KR950014686B1 - 반도체집적회로장치의 배선접속구조 및 그 제조방법 - Google Patents

반도체집적회로장치의 배선접속구조 및 그 제조방법 Download PDF

Info

Publication number
KR950014686B1
KR950014686B1 KR1019910014771A KR910014771A KR950014686B1 KR 950014686 B1 KR950014686 B1 KR 950014686B1 KR 1019910014771 A KR1019910014771 A KR 1019910014771A KR 910014771 A KR910014771 A KR 910014771A KR 950014686 B1 KR950014686 B1 KR 950014686B1
Authority
KR
South Korea
Prior art keywords
layer
aluminum
aluminum wiring
wiring layer
film
Prior art date
Application number
KR1019910014771A
Other languages
English (en)
Other versions
KR920005304A (ko
Inventor
시게루 하라다
쥰이찌 아리마
겐쇼 후지기
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16854919&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR950014686(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR920005304A publication Critical patent/KR920005304A/ko
Application granted granted Critical
Publication of KR950014686B1 publication Critical patent/KR950014686B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체직접회로장치의 배선접속구조 및 그 제조방법
제1도는 이 발명의 1실시예에 의한 반도체집적회로장치의 배선접속구조를 표시하는 부분단면도.
제2a, b, c, d, e, f, g도는 제1도에 표시된 배선접속구조의 형성방법을 공정순으로 표시하는 부분단면도.
제3a, b도는, 제1알루미늄배선층과 제2알루미늄배선층과의 계면에 있어 작용을 설명하기 위해 그 접속 구조를 확대하여 표시하는 부분단면도.
제4도는 이 발명의 배선접속구조에 있어 티탄막두께의 최적치가 존재하는 것을 설명하기 위해, 그 배선 접속구조를 확대하여 표시하는 부분단면도.
제5도는 이 발명의 타의 실시예에 의한 반도체집적회로장치의 배선접속구조를 표시하는 부분단면도.
제6도는 종래의 반도체집적회로장치의 배선접속구조를 표시하는 부분단면도.
제7a~g도는, 제6도에 표시된 종래의 배선접속구조의 형성방법을 고정순으로 표시하는 부분단면도.
제8a, b도는, 종래의 배선접속구조의 형성공정에 있어 스패터ㆍ에칭처리가 시행될때의 상황을 표시하는 부분단면도.
제9도는 종래의 배선접속구조를 확대하여 표시하는 부분단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘반도체기판 3 : 하지절연막
4 : 제1알루미늄배선층 5 : 층간절연막
6 : 접속구멍 100 : 제2알루미늄배선층
101 : 티탄막 102 : 질화티탄막
103 : 알루미늄막 또는 알루미늄합금막
이 발명은, 반도체집적회로장치의 배선접속구조 및 그 제조방법에 관한 것이고, 특히, 다층알루미늄배선층의 각층이 접속구멍을 통하여 접속된 반도체집적회로장치의 배선접속구조 및 그 제조방법에 관한 것이다.
반도체장치에 있어서는, 통상, 반도체기판상에 트렌지스터등의 소자(에리먼트)가 형성된다.
이들의 소자간이나, 소자와 외부회로와의 사이를 전기적으로 접속하기 위해, 각종의 배선이 반도체기판상에 형성된다. 종래, 이들의 배선으로서는, 다결정실리콘막, 고융점금속막, 고융점금속시리사이드막, 알루미늄이나 알루미늄합금막등이 사용되어 왔다.
최근, 고속성이 요구되어, 고집적화가 기도된 반도체집적회로장치에 있어서는, 배선저항을 작게할 필요가 있다.
그 때문에, 비저항이 작은 알루미늄막이나 알루미늄합금막에 의해 형성된 알루미늄다층배선구조가 반도체 집적회로장치에 있어 필수의 배선구조로 되어 있다.
제6도는, 종래의 반도체집적회로장치에 있어 알루미늄다층배선구조의 1예를 표시하는 부분단면도이다.
도면에 있어, 실리콘반도체기판(1)의 위에는 DRAM(Dynamic Random Access Memory) 셀(2)이 스택트ㆍ셀구조를 가지도록 형성되어 있다.
이 DRAM셀(2)상에는, 하지절연막(3)이 형성되어 있다. 이 하지절연막(3)상에는, 서로 소정의 간격을 두고 제1알루미늄배선층(4)이 형성되어 있다.
제1알루미늄배선층(4)을 덮도록, 층간절연막(5)이 형성되어 있다.
층간절연막(5)에는 접속구멍(Via-hole) 또는 스루홀(through-hole)(6)이 형성되어 있다.
제2알루미늄배선층(7)은, 층간절연막(5)상에 형성되어, 접속구멍(6)을 통하여 제1알루미늄배선층(4)에 접속되어 있다. 이들의 DRAM셀(2)이나 제1알루미늄배선층(4) 및 제2알루미늄배선층(7)을 덮고, 외부에서 침입하는 수분등에서 보호하기 위해 보호절연막(8)이 형성되어 있다.
제6도에 표시되는 종래의 알루미늄다층배선구조에 있어서는, 제1알루미늄배선층과 제2알루미늄배선층과의 접속부(이하, 바이어홀부라 칭한다)의 안정성이, 반도체장치의 제품비율이나 신뢰성레벨을 기술적으로 좌우한다.
이하, 제6도에 표시되는 종래의 알루미늄다층배선구종의 제조방법에 대히, 특히 바이어ㆍ홀부의 형성에 착안하여 설명한다.
더욱, 다층배선구조로서는, 다결정시리콘배선, 고융점금속배선, 고융점금속시리사이드배선, 및 알루미늄배선을 조합된 것이 일반적이다.
그러나, 여기서는 제1층의 배선 및 제2층의 배선이 공히 알루미늄배선인 알루미늄 2층배선구조의 경우에 대해 설명한다. 제7a~g도는 종래의 반도체집적회로장치에 있어 알루미늄 2층배선구조의 제조방법을 공정순으로 표시하는 부분단면도이다.
제7a도를 참조하여, 실리콘반도체기판(1)의 표면에 DRAM셀(2)이 형성된다.
이 DRAM셀(2)은 소자분리용 산화막(301), 트렌스퍼게이트전극(302), 불순물확산층(303), 워드선(304), 기억노드(305), 커패시터절연막(306), 셀프레이트(307) 및 절연막(309)으로 구성되어 있다.
제7b도를 참조하여, DRAM셀(2)의 형성된 실리콘반도체기판(1)의 전면상에 하지절연막(3)이 형성된다.
그후, 사진제판기술이나 에칭기술을 사용하여 하지절연막의 소정의 부분에 컨택트구멍(308)이 열리게 된 이 컨택트구멍(308)을 통하여 불순물확산층(303)에 전기적으로 접촉하도록, 비트선으로서, 제1알루미늄배선층(4)이 형성된다. 최근, 서브미크론오더에 각 에리먼트의 사이즈가 미세화된 반도체집적회로장치에 있어서는, 제1알루미늄배선층(4)으로서, 질화티탄(TiN)이나 티탄턴그스텐(TiW)등의 배리어 메탈(barrier metal)막(310)과, Al-Si-Cu등의 알루미늄합금막(311)이 조합된 구조의 배선층이 사용된다.
이와 같은 구조의 알루미늄배선층은 다음 이유에 의해 사용된다.
①컨택트부에 있어 알루미늄과 실리콘기판(불순물확산층)이 직접접촉하면, 국부적으로 이상반응(아로이스파이크)이 일어난다.
이것에 의해, 그 반응층이 불순물확산층이 영역을 돌판하여, 실리콘기판의 하방으로 늘어난다.
그 결과, 불순물확산층의 접합 리크가 발생한다. 이것을 방지하기 위해서 배리어메탈막이 실리콘기판(불순물확산층)과 직접접촉하도록 형성된다.
②알루미늄합금막중의 실리콘이 고상(固相) 에피택셜성장에 의해 컨택트부에 석출한다.
이것에 의해, 접촉 불량이 발생한다.
이것을 방지하기 위해, 배리어메탈막이 알루미늄합금막의 밑에 형성된다.
③ 알루미늄배선층의 상층에는 층간절연막이나 보호절연막이 형성딘다.
이들의 상층절연막의 막응력에 의해 알루미늄배선이 단선한다.
이와같은 스트레스ㆍ마이그레이션현상에 대한 내성을 높이기 위해, 배리어메탈막이 알루미늄합금막의 밑에 형성된다.
제1알루미늄배선층(4)을 구성하는 막은, 통상, 스패터법으로 퇴적한 후, 사진제판 기술이나 에칭기술을 사용하여 패터닝되는 것에 의해 형성된다.
더욱, 제1알루미늄배선층을 티탄막과 질화티탄막과 알루미늄하유막과의 적층구조로 구성한 것은, 특개소 64-59937호 공보, 특개소 61-90445호 공보에 개지되어 있다.
제7c도를 참조하여, 제1알루미늄배선층(4)의 전면상에 층간 절연막(5)이 형성된다.
이 층간절연막(5)은, 예를 들면, 화학기상성장법(CVD : Chemical Vapor Deporition)에 의해 형성된 실리콘산화막(321)과, 무기도포절연막(322)과, CVD법에 의해 형성된 실리콘산화막(323)이 조합된 절연막이다.
실리콘산화막(321)은, 통상, 시란(SiH4)가스와 산소(O2)가스 또는 이산화질소(N2O)가스와의 혼합가스를 사용하여, 300-450℃의 형성온도로 열이나 프라즈마를 이용한 CVD법에 의해 형성된다.
또, 최근에는, 스텝·카버레이지가 양호하다고 하는 특징을 가지는 TEOS (Tetra-Ethyl-Ortho-Sillicate)등의 유기시란계의 자료를 사용하여 실리콘산화막이 형성된다.
평탄화때문에 형성되는 무기도포절연막(322)은 시라놀(Si(OH)4)등을 주성분으로 하는 것이 일반적이다.
이 시라놀등을 주성분으로하는 재료를 회전도포한 후, 400-450℃의 온도를 베이크처리를 시행하고, 실리콘산화막화하는 것에 의해, CVD법으로 형성된 실리콘산화막(321)의 표면이 평탄화된다.
더욱, 이 무기도포절연막(322)은, 흡습성이 높기 때문에, 바이어ㆍ홀부의 측벽에 노출하면, 가스방출등의 악영향을 끼친다.
그때문에, 무기도포절연막(322)의 표면이 바이어ㆍ홀부의 측벽에 있어 노출되지 않도록, 불소계가스나 알곤가스에 의한 드라이에칭기술을 사용하여 에치백처리가 이 무기도포절연막(322)에 시행된다.
무기도포절연막(322)상에는, 실리콘산화막(321)의 형성과 동일의 방법에 의해, 실리콘산화막(323)이 형성된다.
제7d도를 참조하여, 제1알루미늄배선층(4)의 소정의 표면영역을 노출하도록, 접속구멍(6)이 사진제판기술과 에칭기술을 사용하여 열리게 된다.
이 공정을 다음과 같이 행하여 진다.
사진제판기술을 사용하여 접속구멍(6)이 형성되는 영역이외의 영역이 포토레지스트(324)로 덮인다.
그후, 층간절연막(5)이 예를들면 테이퍼ㆍ에칭법을 사용하여 선택적으로 제거되는 것에 의해, 접속구멍(6)이 열린다. 테이퍼ㆍ에칭법이란, 불산계용액에 의한 습식에칭과, CHF3과 O2가스등을 주성분으로한 혼합가스를 사용한 반응성이온에칭을 조합한 에칭법을 말한다.
더욱, 포토리지스트(324) 및 에칭시에 생기는 반응생성물등은, 에칭 후에 산소(O2)프라즈마나 습식화학처리법을 사용하여 제거된다.
제7e도를 참조하여, 접속구멍(6)의 형성고정중에, 제1알루미늄배선층(4)의 표면은 CHF3등의 불소계가스나 산소가스의 프라즈마에 쬐이기 때문에, 접속구멍(6)에 있어 제1알루미늄배선층(4)의 표면에는 100Å 정도의 알루미늄의 변질층(불화물이나 산화물을 포함하는 층)(201)이 형성되어 있다.
그 때문에, 이들의 얇은 알루미늄의 변질층으로되는 절연막을 제고하고, 안전된 컨택트저항을 얻기 위해, 제2알루미늄배선층이 형성되기 전에, 알곤이론(Ar+)(202)을 사용한 스패터ㆍ에칭처리가 시행된다.
제7f도에 표시되는 것과 같이, 그후, 진공중에서 연속하여, 제2알루미늄배선층(7)이 스패터법을 사용하여 퇴적된다. 이 제2알루미늄배선층(7)으로서는, Al-Si, Al-Si-Cu, Al-Cu등의 알루미늄합금막이 사용된다.
더욱, 이들막은, 제1알루미늄배선층과 동일하게, 사진제판기술이나 에칭기술을 사용하여 패터닝되는 것에 의해 형성된다.
더욱, 접속구멍(6)에 있어 제1알루미늄배선층(4)과 제2알루미늄배선층(7)과의 전기적인 컨택트를 취하기 위해, 제2알루미늄배선층(7)이 형성된 후, 400-450℃ 정도의 온도로 열처리가 시행된다.
최후에, 제7g도에 표시하는 것과 같이, 반도체소자나 배선을 외부에서 침입해오는 수분등으로부터 보호하기 위해, 실리콘산화막이나 실리콘질화막등의 보호절연막(8)이, 제2알루미늄배선층(7)상에 CVD법을 사용하여 퇴적된다.
종래의 알루미늄다층배선구조의 문제점에 대해 이하 설명한다. 배선의 미세화에 수반하여, 접속구멍(6)의 경이 작게 된다. 접속구멍(6)의 경이 서브미크론ㆍ레벨로 되면, 이 접속구멍(6)의 부분에 있어 전기적인 접속의 안정성이나 신뢰성에 문제가 생기에 된다.
상기와 같이, 종래, 제2알루미늄배선층(7)을 형성하기 전에, 알콘이온에 의한 스패터ㆍ에칭처리가 시행된다.
이것은, 제8a도에 표시되는 것과 같이, 접속구멍(6)에 있어 제1알루미늄배선층(4)의 표면에 형성된 알루미늄의 변질층(불화물이나 산화물을 포함하는 층)(201)을 알곤이온(202)에 의해 제거된다.
접속구멍(6)의 애스펙트비(aspect ratio)(B/A)[A : 접속구엄의 경, B : 층간절연막의 막두께(1㎛정도)]가 1 이하로 비교적 작은 종래의 구조의 경우에는, 제8a도에 표시되는 것과같이, 알곤이온(202)에 의해 스패터된 알루미늄의 불화물이나 산화물의 입자(203)가 접속구멍(6)의 외부까지 충분히 비산한다.
그 때문에, 알루미늄의 변질층(201)이 제거되는 것에 의해, 접속구멍(6)에 있어 제1알루미늄배선층(4)의 표면을 청정한 표면으로 하는 것이 가능하다.
그러나, 애스펙트비(B/A)가 1을 초과하는, 서브미크론ㆍ레벨의 경을 가지는 접속구멍(6)에 있어서는 제8b도에 표시하는 것과 같이, 알곤이온(202)에 의해 스패터되 알루미늄의 불화물이나 산화물의 입자(203)의 1부가 접속구멍 (6)의 측벽에 방해 되어, 접속구멍(6)의 외부가지 비산할 수가 없다.
이 때문에, 접속구멍(6)의 내부에 그들의 입자의 1부(204)가 재부착한다고하는 형상이 생긴다.
그 결과, 그냥 그대로 진공중에서 연속하여 제2층알루미늄배선층(7)을 퇴적한 경우에도, 제9도에 표시한 것과 같이, 전기적컨택트가 취하게 될, 접속구멍(6)에 있어 제1알루미늄배선층(4)과 제2알루미늄배선층(7)과의 계면(205)에, 스패터ㆍ에칭처리시에 재부착된 알루미늄의 불화물이나, 산화물의 입자(204)가 존재하는 것이 된다.
이것에 의해, 제2알루미늄배선층의 형성 후의 400~450℃ 정도의 열처리에 있어, 제1알루미늄배선층과 제2알루미늄배선층과의 계면(205)에 있어 믹싱이 충분히 행하여 지지 않는다. 그 결과로서, 접속구멍에 있어 컨텍트저항(이하, 바이어ㆍ홀저항이라 칭한다)의 증가나 오픈불량(제1알루미늄배선층과 제2알루미늄배선층이 도통되지 않는다고하는 불량)이 일어나게 된다.
또, 상기의 400~450℃의 열처리에 의해, 초기의 바이어ㆍ홀저항치가 정상으로 된 것도, 제1알루미늄배선층과 제2알루미늄배선층과의 계면(205)에 있어 믹싱이 충분히 되어 있지 않다.
그 때문에 에렉트로ㆍ마이그레이션내양이나 스트레스ㆍ마이그레이션내양등의 접속구멍(6)에 있어 신뢰성이 열화한다고 하는 문제점이 있었다.
이와같은 문제는, 애스펙트비(B/A)가 더욱더 커지는 금후의 서브미크론ㆍ오더에 미세화된 반도체직접회로장치, 하프미크론ㆍ오더에 미세화된 반도체집적회로장치에 있어 현저한 문제가 되는 것이다.
더욱, 애스펙트비(B/A)의 점에서만 말하면, 실리콘반도체기판이나 알루미늄이외이 하층배선과의 컨택트 구멍, 예를 들면, 제7b도에 표시되는 것과 같은 컨택트구멍(308)에 있어서도 같은 것을 말할 수 있다.
그러나, 이 컨택트구멍(308)에 있어서는, 불산이나 타의 최적의 산ㆍ알칼리에 의한 세정처리를 함으로서, 그 표면에 형성된 자연산화막이나 변질층등을 선택적으로 제거하는 것이 가능하다.
이것에 대해, 상기와 같은 바이어ㆍ홀부의 경우에는, 하층배선이 산이나 알카리의 용액에 약한 알루미늄배선층으로 구성된다.
그때문에, 상기와 같은 강한 산이나 알카리에 의한 세정처리에 의해 변질층등을 제거하는 것이 불가능하다.
그래서, 이 발명은, 상기와 같은 문제점을 해결하기 위해 이루워진 것이고, 하층의 알루미늄배선층과 상층의 알루미늄배선층과의 접속부에 있어, 하층의 알루미늄배선층과 상층의 알루미늄배선층과의 계면의 믹싱을 촉진하여, 안전한 바이어ㆍ홀저항을 얻는 동시에, 바이어ㆍ홀부에 있어 에렉트로ㆍ마이그레이션내량이나 스트레스ㆍ마이그레이션내양등의 신뢰성의 레벨을 향상되게하여, 고품질로 높은 제품비율의 반도체집적 회로 장치의 배선접속구조 및 그 제조방법을 제공하는 것을 목적으로 한다.
이 발명에 따른 반도체집적회로장치의 배선접속구조는, 반도체기판과, 제1알루미늄배선층상과, 절연층, 제2의 알루미늄배선층을 구비한다.
제1알루미늄배선층은, 반도체기판의 주표면상에 형성되어 있다. 절연층은, 제1알루미늄배선층에 형성되어, 그 제1의 알루미늄배선용 표면에 달하는 관통구멍을 가진다.
제2의 알루미늄배선층은, 절연층의 위에 형성되어, 관통구멍을 통하여 제1의 알루미늄배선층에 전기적으로 접속되어 있다.
제2의 알루미늄배선층은, 티탄층과 티탄화합물층과 알루미늄함유층을 포함한다.
티탄층은, 관통구멍을 통하여 제1알루미늄배선층의 표면에 접촉하도록 절연층상에 형성되어 있다.
티탄화합물층은, 티탄층상에 형성되어 있다.
알루미늄함유층은, 티탄화합물층상에 형성되어 있다.
이 발명에 따른 반도체집적회로장치의 배선접속구조의 제조방법에 의하면, 우선, 제1알루미늄배선층이 반도체기판의 주표면상에 형성된다.
절연층은 제1알루미늄배선층상에 형성된다.
이 절연층을 선택적으로 제거하는 것에 의해, 적어도 상기 제1알루미늄배선층의 표면을 노출되게 하는 관통구멍이 형성된다.
그 관통구멍을 통하여 제1알루미늄배선층 표면에 접촉하도록 티탄층이 절연막상에 형성된다.
티탄화합물층은 티탄층상에 형성된다.
알루미늄함유층은 티탄화화층상에 형성된다.
이 발명의 배선접속구조에 있어서는, 관통구멍의 부분에서 하층의 제1의 알루미늄배선층과 접촉하는 상층의 제2의 알루미늄배선층의 밑에 까는 막으로서, 티탄층과 티탄화합물로 되는 적층구조가 채용되고 있다.
하층의 제1알루미늄배선층의 표면에는 티탄층이 접촉한다. 이 티탄층은, 불소나 산소와의 결합력이 강함으로, 접속구멍부분에서 하층의 제1알루미늄배선층의 표면에 스패터ㆍ에칭처리시의 재부착에 의한 알루미늄의 불화물이나 산화물의 입자가 잔존하여도, 다음과 같은 역할을 한다.
① 티탄층은, 알루미늄의 불화물이나 산화물의 입자를 티탄의 불화물이나 산화물로서 받아들여 분해한다.
② 티탄층은, 하층의 제1알루미늄배선층과의 대응하여, 금속간 화합물(TiAl3)을 형성하는 것에 의해, 제1알루미늄배선층과 제2알루미늄배선층과의 사이의 계면을 충분히 반응되게 한다.
한편, 티탄층상에 형성되는 티탄화합물층은, 하층의 제1알루미늄배선층과 접하는 티탄층이 상층의 알루미늄함유층과 먼저 반응하는 것을 방지하고, 티탄층이 하층의 제1알루미늄배선층과 우선적으로 반응하도록 작용한다.
즉, 티탄화합물층이 형성되지 않는 경우에는, 티탄층과 상층의 알루미늄함유층과의 계면에는 양자의반응을 방해하는 층은 존재하지 않는다.
그 때문에, 티탄층은 하층의 제1알루미늄배선층과 반응하기 전에 상층의 알루미뉴함유층과 200-300℃정도의 비교적 낮은 온도로 용이하게 반응하고, 금속간화합물(TiAl3)을 형성한다. 이 경우, 티탄층은 접속구멍의 부분에 있어 하층의 제1알루미늄배선층의 표면에 잔존하는 알루미늄의 불화물이나 산화물을 충분히 분해하지 않고, 하층의 제1알루미늄배선층과 반응하여 금속간화합물을 형성하지 않는다.
이것에 대해, 티탄층상에, 알루미늄과의 반응성이 작은 티탄화합물층을 배설하면, 티탄층과 상층의 알루미늄함유층과의 반응이 억제된다.
그 때문에, 상층의 알루미늄함유층을 형성한 후, 300-450℃로 열처리하는 것에 의해, 접속구멍의 부분에 있어 하층의 제1알루미늄배선층의 표면에 잔존하는 알루미늄의 불화물이나 산화물(스패터ㆍ에칭처리시의 재부착에 의한 것)이 티탄의 불화물이나 산화물로서 거두어 들여 분해되게 한다.
또, 티탄층과 하층의 제1알루미늄배선층이 반응하고, 금속간 화합물( TiAl3)이 형성되어, 티탄화합물층은 티탄층과 제1알루미늄배선층과의 계면을 충분히 반응되게 하는 역할을 다한다.
이와같이하여 서브미크론ㆍ레벨의 경을 가지는 접속구멍에 있어서도 전기적인 컨택트저항(바이어스ㆍ홀저항)이 안정하게 된다.
또, 에렉트로ㆍ마이그레이션내량이나 스트레스ㆍ마이그레이션내양등의 바이어ㆍ홀부분에 있어 신뢰성의 레벨도 향상된다.
[실시예 1]
이하, 이 발명의 1실시예를 도면에 대해 설명한다.
제1도는, 이 발명에 따른 배선접속구조의 1예를 표시하는 부분단면도이다.
도면에 있어, 실리콘반도체기판(1)상에는, DRAM(2)이 형성되어 있다.
이 DRAM(2)상에는, 하지절연막(3)이 형성되어 있다.
하지절연막(3)상에는, 서로 간격을 두고 제1알루미늄배선층(4)이 형성되어 있다.
제1알루미늄배선층(4)을 덮도록 층간절연막(5)이 형성되어 있다.
층간절연막(5)에는, 제1알루미늄배선층(4)의 표면에 달하도록 구멍이 뚫린 접속구멍(6)이 형성되어 있다.
이 접속구멍(6)을 통하여 제1알루미늄배선층(100)이 층간절연막(5)상에 형성된다.
제2알루미늄배선층(100)은, 티탄막(101)과 질화티탄막(102)과 알루미늄막 또는 알루미늄합금막(103)으로 된다.
티탄막(101)은, 제2알루미늄배선층(100)의 하지막으로 형성되어, 제1알루미늄배선층(4)의 표면과 접한다.
질화티탄막(102)은, 제2알루미늄배선층(100)의 하지막으로서 형성되어, 티탄막(101)상에 형성된다.
알루미늄막 또는 알루미늄합금막(103)은, 질화티탄막(102)상에 형성된다.
이 배선구조를 외부환경에서 보호하기 위해 보호절연막(8)이 전면상에 형성되어 있다.
더욱, 티탄막(101)과 제1알루미늄배선층(4)과의 반응에 의해, 그 계면에 금속간화합물(TiAl3)층(206)이 형성된다.
다음은, 제1도에 표시되는 배선접속구조의 1실시예에 있어서, 특히 하층의 제1알루미늄배선층(4)과 상층의 제2알루미늄배선층(100)과의 접속부(바이어ㆍ홀부)의 형성방법에 대해 설명한다.
제2a-g도는, 제1도에 표시된 배선접속구조의 형성방법을 공정순으로 표시하는 부분단면도이다.
더욱, 종래의 기술에 있어 제7a~d도를 참조하여 설명된 형성공정은 본 발명의 형성공정과 동일한기 때문에, 그 설명은 생략한다.
제2a도를 참조하여, 접속구멍(6)의 형성공정중에, CHF3등의 불소계가스나 산소가스의 프라즈마에 쪼여지게하기 위해, 접속공(6)에 있어 알루미늄배선층(4)의 표면에는 100Å정도의 두께를 가지는 제1의 알루미늄의 변질층(불화물이나 산화물을 포함하는 층)(201)이 형성되어 있다.
이 얇은 변질층(201)을 제거하고, 안정한 바이어ㆍ홀저항을 얻기위해,우선 알곤이온(202)에 의해 스패터ㆍ에칭처리가 시행된다.
제2b도를 참조하여, 애스팩트비(B/A)가 1을 초과하는 서브미크론ㆍ레벨의 접속구멍(6)의 경우에는, 알곤이온(202)에 의한 스패터ㆍ에칭처리만으로서는, 상기와 같이, 알곤이온에 의해 스패터된 알루미늄의 불화물이나 산화물의 입자의 재부착이 발생한다.
그때문에, 접속구멍(6)에 있어 제1알루미늄배선층의 표면(205)에는, 알루미늄의 불화물이나 산화물의 입자(204)가 잔존하다.
제2c도에 표시하는 것과 같이, 알루미늄의 변질층(201)의 대부분이 스패터ㆍ에칭처리에 의해 제거된 후 잔존한 약간의 알루미늄의 변질물의 입자(204)을 분해하기 위해, 티탄막(101)이 진공중에서 연속하여, 스패터법을 사용하여 50~150Å정도의 막두께로 전면에 퇴적된다.
다음은, 제2d도를 참조하여, 티탄막(101)의 위에 질화티탄막(102)이 500~1000Å의 막두께로 퇴적된다.
이 퇴적방법으로서는, 통상, Ti 타게트를 사용하여, Ar+N2가스의 분위기하에서 스패터하는 반응성스패터법이 사용된다.
이 질화티탄막(102)은, 바이어ㆍ홀부에 있어 제1알루미늄배선층(4)과 접하는 티탄막(101)이 상층의 알루미늄함유막과 먼저 반응하는 것을 억제하는 역할을 다한다.
이 때문에, 상층의 알루미늄함유막과의 반응성이 작고, 또한 바이어ㆍ홀저항의 증가를 될 수 있는한 억제하기 위해, 250~400μΩㆍcm 정도의 비저항이 작은 질화티탄막이 사용된다. 더욱, 통상, 실리콘기판과의 컨택트부에 있어 배리어메탈막으로서 사용되는 질화티탄막은, 실리콘이나 알루미늄에 대한 배리어성이 필요하기 때문에, 400~2000μΩㆍcm 정도의 비저항이 높은막이 사용된다.
그러나, 이와같은 질화티탄막을 바이어ㆍ홀부에서 사용하면, 바이어ㆍ홀저항이 종래의 구조에 비해 수배로 높게된다고 하는 문제가 있다.
바이어ㆍ홀부에서 사용되는 질화티탄막(102)은, 상기와 같이, 티탄막(101)과 상층의 알루미늄함유막과의 반응을 억제하는 것을 목적으로하여 형성된다.
그 때문에, 이 질화티탄막(102)은 알루미늄에 대한 배리어성을 그렇게 필요로 하지 않는다.
이런 것에서, 250~400μΩㆍcm 정도의 비저항이 작은 질화티탄막을 사용할 수가 있다.
그 결과로서, 바이어ㆍ홀저항의 증가도 50% 이하로 실용상, 문제가 없는 레벨로 할 수가 있다.
또, 질화티탄막(102)의 막두께는, 하층의 티탄막(101)이 상층의 알루미늄함유막과 반응하는 것을 억제하는 것 및 바이어ㆍ홀저항의 증가를 실용상문제가 없는 레벨로 억제하는 것을 이유로 하여, 500~1000Å 정도로 하게 된다.
그후, 제2e도를 참조하여, 제2알루미늄배선층(100)의 최상층으로서, 예를들면, Al-Si-Cu막과 같은 알루미늄합금막(103)이 연속하여 스패터법으로 퇴적된다.
다음은, 티탄막(101),질화티탄막(102) 및 알루미늄합금막(103)으로되는 3층구조의 제2알루미늄배선층(100)이, 제1알루미늄배선층(4)과 동일하게, 사진제판기술이나 에칭기술을 사용하여 패터닝된다.
더욱, 제2f도를 참조하여, 제1알루미늄배선층(4)과 제2알루미늄배선층(100)과의 사이의 계면의 믹싱을 촉진하기 위해, 300-450℃의 온도로 15-60분 정도의 열처리가 시행된다.
이것에 의해, 바이어ㆍ홀부에 있어 제1알루미늄배선층(4)의 표면(205)에 잔존하고 있는 알루미늄의 불화물이난 산화물입자(204)가 티탄막(101)의 작용에 의해 분해된다.
또, 제1알루미늄배선층(4)과, 티탄막(101)이 반응하여, 금속간 화합물(TiAl3)층(206)이 형성된다.
제3a 및 b도에는, 제1알루미늄배선층(4)과 제2알루미늄배선층(100)과의 사이의 계면의 믹싱작용을 설명하기 위해, 그 접속구조가 확대하여 표시되어 있다.
제3a도를 참조하여 스패터ㆍ에칭처리시에 있어 알루미늄의 불화물이나 산화물의 입자의 재부착에 의해, 제1알루미늄배선층(4)의 표면(205)에 알루미늄의 변질물의 입자(204)가, 제2알루미늄배선층(100)의 형성 후에 있어서도 잔존하고 있다. 이 입자(204)는, 제1알루미늄배선층(4)과 제2알루미늄배선층(100)과의 사이의 계면(205)에 있어 믹싱작용을 방해한다. 그 때문에, 제3b도에 표시되는 것과 같이, 제2알루미늄배선층(100)을 형성한 후, 상기와 같이 300~450℃의 온도로 15~60분 정도의 열처리가 시행된다.
이것에 의해, 알루미늄의 변질물의 입자(204)는, 티탄의 산화물이나 불화물로서 거두워들여, 분해된다.
이것은, 티탄막(101)이 알루미늄의 변질물을 구성하는 불소나 산소와의 결합력이 강하고, 300~450℃의 열처리로, 용이하게 티탄의 불화물이나 산화물을 형성하기 위해서다.
더욱, 이 열처리로, 제1알루미늄배선층(4)과 티탄막(101)이 반응하여, 금속간화합물(TiAl3)층(206)이 형성된다.
이것에 의해, 이 계면(205)에 있어 믹싱작용이 촉진된다. 최후에, 제2g도를 참조하여, 반도체기판에 형성된 반도체 소자나 배선을 외부에서 침입하여오는 수분등에서 보호하기 위해, 실리콘산화막이나 실리콘질화막등의 보호절연막(8)이, 제2알루미늄배선층(100)상에 CVD법을 사용하여 퇴적된다. 더욱, 이 발명의 배선 접속구조에 있어 사용되는 티탄막(101)의 막두께에 대해서는, 이하의 이유에 의해 최적치가 존재함으로, 제4도를 참조하여 설명한다.
제2알루미늄배선층(100)이 형성된 후, 300~450℃의 열처리에 의해, 티탄막(101)은 제1알루미늄배선층(4)과 반응하여, 금속간 화합물(TiAl3)층(206)이 형성한다.
그것과 동시에, 티탄막(101)은, 제1알루미늄배선층(4)중에 1-2중량% 정도 포함되는 실리콘(207)도 반응하여, TiSi2(208)도 형성한다.
이 제1알루미늄배선층(4)중의 실리콘은, 실리콘기판과의 컨택트부(308)에 있어 접합리크를 방지하기 위해 첨가되어 있다. 즉, 제1알루미늄배선층(4)의 배리어메탈막으로서 사용되는, 비저항이 높은(400~2000μΩㆍcm 정도) 질화티탄막(310)을 형성하는 것만으로서는, 실리콘이나 알루미늄에 대하는 배리어성이 완전하지 않기 때문이다.
제2알루미늄배선층(100)의 하지막으로서 사용되는 티탄막(101)의 막두께가 지나치게 크면, 제1알루미늄배선층(4)중의 실리콘 농도의 저하를 초래하고, 컨택트부(308)에 있어 접합리크가 발생한다.
한편, 티탄막(101)의 막두께가 지나치게 작으면, 제3a 및 b도를 참조하여 설명되는 것과 같은, 알루미늄의 불화물이나 산화물의 입자분해나 계면의 믹싱작용의 촉진이라 효과가 충분치 않다.
이상과 같은 이유로, 이 발명의 배선접속구조에 사용되는 티탄막(101)이 막두께에는 상하한치가 존재한다.
본 발명자등의 시험에 의해 얻은 지견에 의하면, 티탄막(101)의 막두께는 50Å 이상 150Å 이하의 범위내인것이 바람직하다. 더욱, 상기 실시예에서는 제2알루미늄배선층을 구성하는 알루미늄합금막(103)과 티탄막(101)과의 반응을 억제하기 위해, 티탄막(101)상에 질화티탄막(102)을 설치하는 경우에 대해 설명하고 있다.
그러나, 동일하게 양자의 상호반응을 억제하는 작용을 하는 산화티탄막이나 산질화티탄막등의 타의 티탄화합물막이더라도 같은 효과를 얻게 된다.
이들의 막은, 어느것이고 상기 실시예와 동일하게 반응성 스패터법을 사용하여 퇴적할 수가 잇다.
즉, 산화티탄막을 퇴적하는 경우에는 Ar+O2가스분위기중에서, 산질화티탄막을 퇴적하는 경우에는, Ar+O2+N2가스분위기중에서, 각각 Ti를 타게트로서 사용하여 스패터하면, 소망의 티탄화합물막을 퇴적할 수가 있다.
또, 상기 실시예에서는, 알루미늄 2층배선구조에 대해 설명했으나, 3층 이상의 알루미늄다층배선구조를 가지는 반도체 집적회로장치에 본 발명을 적용하여도 같은 효과를 얻는다.
더욱, 상기 실시예에서는, 반도체기판의 표면에 DRAM셀이 형성된 반도체집적회로장치에 본 발명을 적용한 경우에 대해 설명했으나, 타의 소자가 형성된 반도체집적회로장치에 적용하여도 같은 효과를 얻는다,
예를 들면, 반도체기판의 표면에 SRAM(Static Random Access memory)셀이 형성된 반도체집적회로장치에, 본 발명에따른 알루미늄다층배선구조를 적용한 실시예가 제5도에 표시되고 있다.
SRAM셀을 가지는 반도체집적회로장치의 구조에 관한 상세한 설명을 생략하고, 그의 주된 구성만을 설명한다.
제5도를 참조하여, 실리콘반도체기판(1)의 표면에 더블웰ㆍCMOS(Complementary Metal Oxide Semiconductor)구조를 가지는 SRAM셀(410)이 형성되어 있다.
실리콘반도체기판(1)에는, p형 웰영역(411)과 n형 웰영역(412)이 인접하여 형성되어 있다.
그들의 웰영역(411,412)을 전기적으로 분리하기 위해, 실리콘반도체기판(1)상에 소자분리용산화막(413)이 간격을 두고 형성되어 있다.
p형 웰영역(411)에는 서로 간격을 두고 떨어진 n형 불순물확산층(415)이 형성되어, 그들 사이에 게이트전극(414)이 형성되어 있다.
또, n형 웰영역(412)에는, 서로 간격을 두고 떨어진 p형 불순물 확산층(416)이 형성되어, 그들 사이에 게이트전극(414)이 형성되어 있다.
게이트전극(414)을 덮도록 절연막(409)이 형성되어 있다.
이 절연막(409)상에는 다결정실리콘배선층(417)이 간격을 두고 형성되고 있다.
SRAM(410)상에는 하지절연막(3)이 퇴적되어 있다.
이 하지절연막(3) 및 절연막(409)에는, n형 불순물확산층(415) 또는 p형 불순물확산층(416)의 표면에 달하는 컨택트구멍(418)이 형성되어 있다.
이 컨택트구멍(418)를 통하여 불순물확산층(415,416)에 접촉하도록 제1알루미늄배선층(4)이 하지절연막(3)의 위에 형성되어 있다.
제1알루미늄배선층(4)과 제2알루미늄배선층(100)과의 접속구조에 대해서는, 제1도에 표시된 구조와 동일하다.
동일하게, 실리콘반도체기판(1)의 표면에 형성되는 소자는, DRAM셀이나 SRAM셀 이외의 타의 소자 예를들면, EPROM(Erasable Proramble Read Only Memory)셀, E2PROM(Elecrtrcal Erasable Programable ROM)셀, 마이크로ㆍ컴퓨터회로소자, CMOS 논리회로소자, 바이포라ㆍ트랜지스터소자등의 타의 구조를 가지는 소자이라도 좋다.
이상과 같이, 이 발명에 의하면, 하층의 알루미늄배선층과 접속구멍을 통하여 접하는 상층의 알루미늄배선층의 밑에 까는 막으로, 티탄층과 티탄화합물로 되는 적층구조막을 사용하는 것에 의해, 다층알루미늄배선구조의 접속구멍의 부분에 있어 안정된 컨택트를 얻을 수가 있다.
그 때문에, 전기적인 컨택트저항이 안정되는 동시에, 에렉트로ㆍ마이그레이션내량이나 스트레스ㆍ마이그레이션내량등의 접속구멍의 부분에서의 반도체집적회로장치의 신뢰성의 레벨이 향상한다.

Claims (2)

  1. 다층알루미늄배선층의 각층이 접속구멍을 통하여 접속된 반도체집적회로장치의 배선접속구조에 있어, 주표면을 가지는 반도체기판과, 상기 반도체기판의 주표면상에 형성된 제1알루미늄배선층과, 상기 제1의 알루미늄배선층상에 형성되어, 상기 제1의 알루미늄배선층 표면에 달하는 관통구멍을 가지는 절연층과, 상기 절연층상에 형성되고, 상기 관통구멍을 절연층과, 상기 절연층상에 형성되고, 상기 관통구멍을 통하여 상기 제1의 알루미늄배선층에 전기적으로 접속된 제2의 알루미늄배선층을 구비하고, 상기 제2의 알루미늄배선층은, 상기 관통구멍을 통하여 상기 제1의 알루미늄배선층의 표면에 접촉하도록 상기 절연층상에 형성된 티탄층과, 상기 티탄화합물층상에 형성된 알루미늄함유층을 포함하는, 반도체집적회로장치의 배선접속구조.
  2. 다층알루미늄배선층의 각층이 접속구멍을 통하여 접속된 반도체집적회로장치의 배선접속구조의 제조방법에 있어, 반도체기판의 주표면상에 제1의 알루미늄배선층을 형성하는 공정과, 상기 제1의 알루미늄배선층상에 절연층을 형성하는 공정과, 상기 절연층을 선택적으로 제거하는 것에 의해, 적어도 상기 제1의 알루미늄배선층의 표면을 노출되게 하는 관통구멍을 형성하는 공정과, 상기 관통구멍을 통하여 상기 제1의 알루미늄배선층 표면에 접촉하도록 상기 절연층상에 티탄층을 형성하는 공정과, 상기 티탄층상에 티탄화합물층을 형성하는 공정과, 상기 티탄화합물층상에 알루미늄함유층을 형성하는 공정을 구비한, 반도체집적회로장치의 배선접속구조의 제조방법.
KR1019910014771A 1990-08-28 1991-08-26 반도체집적회로장치의 배선접속구조 및 그 제조방법 KR950014686B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP90-227061 1990-08-28
JP2227061A JP2598335B2 (ja) 1990-08-28 1990-08-28 半導体集積回路装置の配線接続構造およびその製造方法
JP2-227061 1990-08-28

Publications (2)

Publication Number Publication Date
KR920005304A KR920005304A (ko) 1992-03-28
KR950014686B1 true KR950014686B1 (ko) 1995-12-13

Family

ID=16854919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014771A KR950014686B1 (ko) 1990-08-28 1991-08-26 반도체집적회로장치의 배선접속구조 및 그 제조방법

Country Status (5)

Country Link
US (2) US5313101A (ko)
JP (1) JP2598335B2 (ko)
KR (1) KR950014686B1 (ko)
DE (1) DE4128421C2 (ko)
IT (1) IT1251290B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2811126B2 (ja) * 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP3086556B2 (ja) * 1993-02-09 2000-09-11 株式会社神戸製鋼所 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US6675361B1 (en) * 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
US5671397A (en) * 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
DE19515564B4 (de) 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
JPH0864695A (ja) * 1994-08-24 1996-03-08 Sony Corp コンタクトプログラム方式ｒｏｍ及びその作製方法
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
US5573171A (en) * 1995-02-16 1996-11-12 Trw Inc. Method of thin film patterning by reflow
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
JPH1027797A (ja) * 1996-07-10 1998-01-27 Oki Electric Ind Co Ltd Ａｌ／Ｔｉ積層配線およびその形成方法
US5956612A (en) * 1996-08-09 1999-09-21 Micron Technology, Inc. Trench/hole fill processes for semiconductor fabrication
US5998296A (en) * 1997-04-16 1999-12-07 Texas Instruments Incorporated Method of forming contacts and vias in semiconductor
US6077778A (en) * 1997-04-17 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of improving refresh time in DRAM products
KR100241506B1 (ko) * 1997-06-23 2000-03-02 김영환 반도체 소자의 금속 배선 형성 방법
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
JPH11340228A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd Ａｌ合金配線を有する半導体装置
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6096651A (en) * 1999-01-11 2000-08-01 Taiwan Semiconductor Manufacturing Company Key-hole reduction during tungsten plug formation
KR100358063B1 (ko) * 1999-08-04 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6833623B2 (en) * 1999-08-11 2004-12-21 Micron Technology, Inc. Enhanced barrier liner formation for via
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
JP2001127270A (ja) * 1999-10-27 2001-05-11 Nec Corp 半導体装置及びその製造方法
JP4190118B2 (ja) * 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
JP4344101B2 (ja) * 2001-02-14 2009-10-14 Ｏｋｉセミコンダクタ株式会社 配線構造部
KR100455380B1 (ko) * 2002-02-27 2004-11-06 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
KR100463178B1 (ko) * 2002-04-19 2004-12-23 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
US7170176B2 (en) * 2003-11-04 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US9960118B2 (en) 2016-01-20 2018-05-01 Globalfoundries Inc. Contact using multilayer liner
US10418314B2 (en) * 2017-11-01 2019-09-17 Advanced Semiconductor Engineering, Inc. External connection pad for semiconductor device package
US20220352198A1 (en) * 2021-04-29 2022-11-03 Sandisk Technologies Llc Three-dimensional memory device with intermetallic barrier liner and methods for forming the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS57208161A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
CA1222543A (fr) * 1984-04-11 1987-06-02 Hydro-Quebec Anodes denses d'alliages de lithium pour batteries tout solide
JPS6190445A (ja) * 1984-10-09 1986-05-08 Nec Corp 半導体装置
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
JPS6351630A (ja) * 1986-08-21 1988-03-04 Sanken Electric Co Ltd シリコン基板への電極形成法
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JP2581097B2 (ja) * 1987-08-31 1997-02-12 ソニー株式会社 半導体装置
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US5070392A (en) * 1988-03-18 1991-12-03 Digital Equipment Corporation Integrated circuit having laser-alterable metallization layer
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US4917759A (en) * 1989-04-17 1990-04-17 Motorola, Inc. Method for forming self-aligned vias in multi-level metal integrated circuits
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
US5051812A (en) * 1989-07-14 1991-09-24 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5052812A (en) * 1990-11-19 1991-10-01 New Brunswick Scientific Co., Inc. Bath shaker
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH0529254A (ja) * 1991-07-24 1993-02-05 Sony Corp 配線形成方法
US5200359A (en) * 1991-10-03 1993-04-06 Micron Technology, Inc. Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process

Also Published As

Publication number Publication date
US5488014A (en) 1996-01-30
JP2598335B2 (ja) 1997-04-09
DE4128421C2 (de) 1996-10-24
ITMI912260A0 (it) 1991-08-20
KR920005304A (ko) 1992-03-28
DE4128421A1 (de) 1992-03-05
ITMI912260A1 (it) 1992-02-29
JPH04107954A (ja) 1992-04-09
US5313101A (en) 1994-05-17
IT1251290B (it) 1995-05-08

Similar Documents

Publication Publication Date Title
KR950014686B1 (ko) 반도체집적회로장치의 배선접속구조 및 그 제조방법
KR960011863B1 (ko) 다층배선구조를 가지는 반도체장치 및 그의 제조방법
US5341026A (en) Semiconductor device having a titanium and a titanium compound multilayer interconnection structure
KR960006692B1 (ko) 반도체장치의 배선접속구조 및 그 제조방법
KR100572036B1 (ko) Ｃｖｄ 장벽층을 갖는 보더리스 비아들
KR950014685B1 (ko) 반도체 집적 회로 장치의 배선 접속 구조 및 그의 제조 방법
US6004876A (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
JPH08107087A (ja) 半導体装置及びその製造方法
US6777811B2 (en) Semiconductor device and its fabrication method
JP2769331B2 (ja) 半導体集積回路の製造方法
US6136697A (en) Void-free and volcano-free tungsten-plug for ULSI interconnection
US6043148A (en) Method of fabricating contact plug
US6319826B1 (en) Method of fabricating barrier layer
US20020043722A1 (en) Semiconductor device and method of manufacturing the same
JPH09283624A (ja) 半導体装置の製造方法
JP2626927B2 (ja) 半導体装置
JPH04271143A (ja) 半導体装置
JP3029507B2 (ja) 半導体装置の配線層接続構造
JPH1187499A (ja) 半導体装置及びその製造方法
JP2626927C (ko)
JP3914281B2 (ja) 半導体集積回路装置の製造方法
KR100363984B1 (ko) 반도체집적회로장치및그제조방법
JPH04152657A (ja) 半導体装置，およびその製造方法
JPH088337A (ja) 半導体装置およびその製造方法
JPH10270554A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 16

EXPY Expiration of term