KR930020856A - 데이타 일치 검출 회로 - Google Patents

데이타 일치 검출 회로 Download PDF

Info

Publication number
KR930020856A
KR930020856A KR1019920003985A KR920003985A KR930020856A KR 930020856 A KR930020856 A KR 930020856A KR 1019920003985 A KR1019920003985 A KR 1019920003985A KR 920003985 A KR920003985 A KR 920003985A KR 930020856 A KR930020856 A KR 930020856A
Authority
KR
South Korea
Prior art keywords
data
output signal
signal
inverter
unit
Prior art date
Application number
KR1019920003985A
Other languages
English (en)
Other versions
KR950011302B1 (ko
Inventor
조성일
신기호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920003985A priority Critical patent/KR950011302B1/ko
Priority to JP04301389A priority patent/JP3080341B2/ja
Priority to US08/029,597 priority patent/US5398270A/en
Publication of KR930020856A publication Critical patent/KR930020856A/ko
Application granted granted Critical
Publication of KR950011302B1 publication Critical patent/KR950011302B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 데이타 일치 검출 회로는 n비트의 데이타를 입력하는 레지스터부; 상기 n비트의 데이타와 비교하기 위하여 2n까지의 수를 카운터 하는 카운터부와; 상기 레지스터부의 출력신호와 상기 카운터부의 출력신호의 각각을 비교하여 일치 검출신호를 발생하는 비교부와, 상기 비교부의 출력에 연결되어 상기 n비트의 데이타가 입력되는 시점에서 종료되는 시점까지 마스크 하기 위한 마스크부와, 상기 비교부의 출력에 연결되어 상기 n비트의 데이타가 입력되는 시점에서 종료되는 시점까지 마스크 하기 위한 마스크부와, 상기 마스크부의 출력신호와 상기 비교부의 출력 신호를 논리합하여 출력하는 것을 특징으로 한다.
따라서, 오류없는 정확한 데이타의 일치 검출이 가능하다.

Description

데이타 일치 검출 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 데이타 일치 검출 회로를 나타내는 것이다.

Claims (9)

  1. n비트의 데이타를 입력하는 레지스터부; 상기 n비트의 데이타와 비교하기 위하여 2n까지의 수를 카운터하는 카운터부와; 상기 레지스터부의 출력신호와 상기 카운터부의 출력신호의 각각을 비교하여 일치 검출신호를 발생하는 비교부와, 상기 비교부의 출력에 연결되어 상기 n비트의 데이타가 입력되는 시점에서 종료되는 시점까지 마스크 하기 위한 마스크부와, 상기 마스크부의 출력신호와 상기 비교부의 출력 신호를 논리합하여 출력하는 것을 특징으로 하는 데이타 일치 검출회로.
  2. 제1항에 있어서, 상기 레지스터부는 n비트의 순서적으로 데이타를 저장하기 위한 n개의 래치로 구성된 것을 특징으로 하는 데이타 일치 검출 회로.
  3. 제2항에 있어서, 상기 래치는 인에이블 신호에 응답하여 입력신호를 전송하는 제1전송 게이트와, 상기 전송 게이트의 출력 신호를 버퍼하여 출력하는 2개의 직렬연결된 제1, 제2인버터와, 상기 제1전송 게이트의 출력 신호를 래치하기 위하여 상기 제1인버터의 출력에 연결되고 직렬연결된 제3인버터와, 상기 제3인버터의 출력신호를 반전 인에이블 신호에 응답하여 상기 제인버터의 입력에 전송하기 위한 제2전송 게이트를 구비한 것을 특징으로 하는 데이타 일치 검출회로.
  4. 제1항에 있어서, 상기 카운터부는 n비트의 발생될 수 있는 모든 경우의 수를 순서대로 카운터 하는 것을 특징으로 하는 데이타 일치 검출회로.
  5. 제4항에 있어서, 상기 카운터부는 클럭신호에 비동기적인 n개의 직렬 연결된 T플립플롭으로 이루어진 것을 특징으로 하는 데이타 일치 검출회로.
  6. 제5항에 있어서, 상기 T플립플롭은 리세트 신호에 의해서 출력을 리세트 시키기 위한 제1NAND 게이트와 제1인버터와, 클럭 신호 응답하여 상기 제1 인버터의 출력신호를 전송하기 위한 제1 전송 게이트와 제2 인번터와, 동시에 제1 NAND 게이트의 출력 신호를 반전한 제3인버터의 출력 신호를 래치 시키기 위해 상기 제1NAND게이트의 입력에 전하는 제2전송 게이트와 반전 클럭 신호에 응답하여 상기 제2인버터의 출력신호를 반전한 제4인버터의 출력 신호를 래치시키기 위해 상기 제2인버터의 입력에 절달하는 제3 전송 게이트를 구비한 것을 특징으로 하는 데이타 일치 검출회로.
  7. 제1항에 있어서, 상기 비교부는 각 비트 신호를 비교하는 n개의 EXOR게이트와 상기 n개의 EXOR 게이트의 출력 신호가 모두 "로우"레벨일때 데이타 일치 검출 신호를 발생하는 논리수단으로 구성된 것을 특징으로 하는 데이타 일치 검출회로.
  8. 제1항에 있어서, 상기 마스크부는 상기 레지스터부에 n비트의 데이타가 입력되는 시점에서 종료 되는 시점까지를 마스크 하는 것을 특징으로 하는 데이타 일치 검출회로.
  9. 제8항에 있어서, 상기 마스크부는 제1데이타 인에이블 신호를 하나의 입력단자에 입력하는 제1NOR 게이트와 상기 제1NOR 게이트의 출력신호와 제n데이타 인에이블 신호를 입력하고 그 출력신호를 상기 제1NOR 게이트의 다른 하나의 입력단자에 연결하는 제2NOR 게이트로 구성된 것을 특징으로 하는 데이타 일치 검출회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920003985A 1992-03-11 1992-03-11 데이타 일치 검출 회로 KR950011302B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920003985A KR950011302B1 (ko) 1992-03-11 1992-03-11 데이타 일치 검출 회로
JP04301389A JP3080341B2 (ja) 1992-03-11 1992-11-11 データ一致検出回路
US08/029,597 US5398270A (en) 1992-03-11 1993-03-11 Data coincidence detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920003985A KR950011302B1 (ko) 1992-03-11 1992-03-11 데이타 일치 검출 회로

Publications (2)

Publication Number Publication Date
KR930020856A true KR930020856A (ko) 1993-10-20
KR950011302B1 KR950011302B1 (ko) 1995-09-30

Family

ID=19330246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003985A KR950011302B1 (ko) 1992-03-11 1992-03-11 데이타 일치 검출 회로

Country Status (3)

Country Link
US (1) US5398270A (ko)
JP (1) JP3080341B2 (ko)
KR (1) KR950011302B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US5781544A (en) * 1996-01-17 1998-07-14 Lsi Logic Corporation Method for interleaving network traffic over serial lines
US5896426A (en) * 1996-02-05 1999-04-20 Lsi Logic Corporation Programmable synchronization character
US5781038A (en) * 1996-02-05 1998-07-14 Lsi Logic Corporation High speed phase locked loop test method and means
JPH10111346A (ja) * 1996-10-07 1998-04-28 Oki Electric Ind Co Ltd 半導体集積回路のスキャン試験方法
US6208621B1 (en) 1997-12-16 2001-03-27 Lsi Logic Corporation Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US6341142B2 (en) 1997-12-16 2002-01-22 Lsi Logic Corporation Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method
US6331999B1 (en) 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
US6781435B1 (en) * 2003-02-03 2004-08-24 Hypres, Inc. Apparatus and method for converting a multi-bit signal to a serial pulse stream
KR100830582B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
FR2932625B1 (fr) * 2008-06-16 2010-05-28 Airbus France Dispositif de comptage d'oscillations d'un signal temporel oscillant
US8401600B1 (en) 2010-08-02 2013-03-19 Hypres, Inc. Superconducting multi-bit digital mixer
KR101483047B1 (ko) * 2013-07-02 2015-01-19 김성갑 스폿 용접기의 타점 누락 방지 시스템
TWI538402B (zh) * 2014-06-04 2016-06-11 新唐科技股份有限公司 計數器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554604A (en) * 1978-06-26 1980-01-14 Fujitsu Ltd Buffer register
JPS5983254A (ja) * 1982-11-04 1984-05-14 Oki Electric Ind Co Ltd ウオツチドツグタイマ
JPH0691431B2 (ja) * 1987-03-02 1994-11-14 沖電気工業株式会社 フリツプフロツプ回路用クロツク制御回路
JPH01147441U (ko) * 1988-03-31 1989-10-12
JPH03235411A (ja) * 1990-02-09 1991-10-21 Nec Corp ラッチ回路及びフリップ・フロップ回路
US5170074A (en) * 1990-03-13 1992-12-08 Nec Corporation Master-slave clocked flip-flop circuit
JPH0437904A (ja) * 1990-06-01 1992-02-07 Mitsubishi Electric Corp カウンタ装置

Also Published As

Publication number Publication date
KR950011302B1 (ko) 1995-09-30
US5398270A (en) 1995-03-14
JPH06110654A (ja) 1994-04-22
JP3080341B2 (ja) 2000-08-28

Similar Documents

Publication Publication Date Title
KR930020856A (ko) 데이타 일치 검출 회로
KR950004747A (ko) 경계 검색 셀 및 전자 장치의 내부 논리 블럭과 전자 장치 사이의 신호 통로를 제어하는 방법
US4160154A (en) High speed multiple event timer
KR870010688A (ko) 잡음펄스 억제회로
US3145293A (en) Bi-directional binary counter
US7298811B2 (en) Synchronous frequency dividers and components therefor
KR930018871A (ko) 러닝디스패러티 측정을 수행하는 방법 및 회로
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
KR960006290A (ko) 비트순차식 병렬 비교기
US5719798A (en) Programmable modulo k counter
KR0161863B1 (ko) 리셋트 발생회로
US20030042933A1 (en) Detection of errors in dynamic circuits
SU1513435A1 (ru) Устройство дл синхронизации приема сигналов
Kristiansen et al. Notes on fragments of first-order concatenation theory
JPH04302523A (ja) パルス発生装置
SU437226A1 (ru) Счетчик импульсов
SU684539A1 (ru) Устройство дл логарифмировани чисел
SU875462A1 (ru) Регистр сдвига
KR930005653B1 (ko) 클럭 가변회로
SU395989A1 (ru) Накапливающий двоичный счетчик
KR0142297B1 (ko) 쏘네트 비3 오버헤드 바이트 검출장치
JPH10135838A (ja) Ｃｍｉ／ｎｒｚ変換回路
KR0121064Y1 (ko) 동화상 전화기의 fas검색 및 에러검출회로
SU798813A1 (ru) Устройство дл сравнени чисел
SU650071A1 (ru) Устройство дл группового сравнени двоичных чисел

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee