KR930018871A - 러닝디스패러티 측정을 수행하는 방법 및 회로 - Google Patents

러닝디스패러티 측정을 수행하는 방법 및 회로 Download PDF

Info

Publication number
KR930018871A
KR930018871A KR1019930002337A KR930002337A KR930018871A KR 930018871 A KR930018871 A KR 930018871A KR 1019930002337 A KR1019930002337 A KR 1019930002337A KR 930002337 A KR930002337 A KR 930002337A KR 930018871 A KR930018871 A KR 930018871A
Authority
KR
South Korea
Prior art keywords
nibble
circuit
state
disparity
state machine
Prior art date
Application number
KR1019930002337A
Other languages
English (en)
Inventor
씨. 글라이허트 마크
Original Assignee
토마스 더브류. 암스트롱
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 더브류. 암스트롱, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 토마스 더브류. 암스트롱
Publication of KR930018871A publication Critical patent/KR930018871A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/20—Conversion to or from n-out-of-m codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

8B/10B 디코딩에 필요한 러닝디스패러티 회로는 전원소모를 감소시키며, 게이트의 수와 배타적인 조합기기 대신에 상태형기기의 조합과 조합논리를 사용하여 필요한 실리콘 영역을 실질적으로 감소시킨다.

Description

러닝디스패러티 측정을 수행하는 방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 상태기기의 개략도.
제5도는 본 발명에 따른 바람직한 실시예의 조합논리 다이아그램.

Claims (9)

  1. DC 평형 부호화데이타니블을 디코드 하는 회로와 러닝디스패러티를 확인하며 상기 부호화데이타에 대한 상기 니블의 에러 디스패러티복호화를 플래깅하는 회로를 포함하는 고속이며 연속적인 이진데이타 수신기로서, 러닝디스패러티를 확인하고, 다수의 단계를 갖추고 상기 각 니블에서 1과 0의 수를 카운트하는 상태기 수단을 포함하는 부적절한 디스패러티니블을 플래깅하는 상기 회로와, 각 니블단부에서 상기 상태기에 대한 각 단계의 출력상태를 래치하는 상기 상태기수단에 결합된 다수의 래치와 상기 상태기에 대한 상기 단계의 래치된 상채에 대응하는 조합논리수단 등으로 구성됨을 특징으로 하는 러닝디스패러티 측정을 수행하는 회로.
  2. 제1항에 있어서, 상기 상태기는 죤슨형 카운터임을 특징으로 하는 러닝디스패러티 측정을 수행하는 회로.
  3. 제2항에 있어서, 상기 죤슨형 카운터는 3단계 카운터이며, 각 단계는 출력레지스터에 결합된 멀티플렉서를 포함함을 특징으로 하는 러닝디스패러티 측정을 수행하는 회로.
  4. 제3항에 있어서, 각기 상기 출력레지스터는 리셋가능한 플립플롭임을 특징으로 하는 러닝디스패러티 측정을 수행하는 회로.
  5. 제4항에 있어서, 각기 연속 데이타니블로 마지막 비트의 상태를 래치하는 플립플롭을 포함하며, 여기서 상기 조합논리수단은 연속데이타니블이 하이 혹은 로우로 검색되는지를 나타내는 상기 플롭플롭의 상기 래치상태에 또한 대응함을 특징으로 하는 러닝디스패러티 측정을 수행하는 회로.
  6. 제5항에 있어서, 상기 조합논리는 코드니블이 5B/6B 혹은 3B/4B 패킷인지를 나타내는 니블형 식별기에 또한 대응하며, 니블이 검색되기 전에 리닝디스패러티와 대응함을 특징으로 하는 러닝디스패러티 측정을 수행하는 회로.
  7. 러닝디스패러티를 측정하고 입중계데이타의 각 니블에 디스패러티에러를 플래깅하는 실재시간 방법에 있어서, 각 니블용 다단계 상태기에 상기 입중계데이타열 전송을 카운트하는 단계, 각 니블단부에서 상기 상태에 대한 각 단계의 출력을 래치하는 단계, 각 니블의 마지막 비트 값을 검색하여 래치하는 단계 및, 상기 다단계 상태기의 상기 래치상태와 상기 러닝디스패러티를 새롭게 하고 상기 디스패터리에러를 플래그하는 상기 마지막 비트에 대응하는 조합논리를 수행하는 단계등으로 이루어짐을 특징으로 하는 러닝디스패러티 측정을 수행하는 방법.
  8. 제7항에 있어서, 상기 다단계 상태기는 3단계를 갖춘 죤슨카운터이며, 상기 입중계데이타열의 1은 상기 죤슨카운터의 제1단계로 하여금 상태를 변화시키게 함을 특징으로 하는 러닝디스패러티 측정을 수행하는 방법.
  9. 제8항에 있어서, 상기 다단계 카운터의 상기 제2및 제3단계는 입중계데이타열의 단지 하나의 발생으로 이전 단계의 상태를 취하게 됨을 특징으로 하는 러닝디스패러티 측정을 수행하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930002337A 1992-02-21 1993-02-19 러닝디스패러티 측정을 수행하는 방법 및 회로 KR930018871A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/839,602 US5229769A (en) 1992-02-21 1992-02-21 Method and circuit for performing running disparity measurements
US07/839,602 1992-02-21

Publications (1)

Publication Number Publication Date
KR930018871A true KR930018871A (ko) 1993-09-22

Family

ID=25280182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002337A KR930018871A (ko) 1992-02-21 1993-02-19 러닝디스패러티 측정을 수행하는 방법 및 회로

Country Status (6)

Country Link
US (1) US5229769A (ko)
EP (1) EP0556980B1 (ko)
JP (1) JPH05284037A (ko)
KR (1) KR930018871A (ko)
DE (1) DE69306010T2 (ko)
ES (1) ES2093921T3 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989458B1 (ko) * 2008-05-13 2010-10-22 주식회사 하이닉스반도체 반도체 장치의 카운터

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998023060A1 (fr) * 1996-11-22 1998-05-28 Sony Corporation Procede et dispositif de transmission des donnees
KR100358353B1 (ko) * 1999-12-27 2002-10-25 한국전자통신연구원 러닝 디스패리티 에러 검출 장치 및 방법
FR2817683B1 (fr) * 2000-12-05 2003-01-31 Bull Sa Procede de codage/decodage de donnees numeriques transmises sur une liaison serie, notamment du type dit "8b/10b", et dispositif de mise en oeuvre
JP2004147041A (ja) * 2002-10-24 2004-05-20 Mitsubishi Electric Corp 検出回路及び復号回路
KR100520302B1 (ko) * 2002-11-23 2005-10-13 한국전자통신연구원 ８ｂ／１０ｂ 선로부호그룹 적절성 검출장치 및 방법
CN101247212B (zh) * 2007-02-14 2012-06-20 中芯国际集成电路制造(上海)有限公司 数据检测电路
JP5657242B2 (ja) * 2009-12-09 2015-01-21 株式会社東芝 半導体装置及びメモリシステム
US20230146120A1 (en) * 2021-11-05 2023-05-11 Samsung Display Co., Ltd. Dc balanced transition encoding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US4547890A (en) * 1982-09-28 1985-10-15 Abraham M. Gindi Apparatus and method for forming d.c. free codes
NL8402444A (nl) * 1984-01-20 1986-03-03 Philips Nv Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze.
NL8403078A (nl) * 1984-10-10 1986-05-01 Philips Nv Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze.
US4975916A (en) * 1988-07-26 1990-12-04 International Business Machines Corporation Character snychronization
GB8912471D0 (en) * 1989-05-31 1989-07-19 Int Computers Ltd Data transmission code
US5144304A (en) * 1989-07-17 1992-09-01 Digital Equipment Corporation Data and forward error control coding techniques for digital signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989458B1 (ko) * 2008-05-13 2010-10-22 주식회사 하이닉스반도체 반도체 장치의 카운터

Also Published As

Publication number Publication date
US5229769A (en) 1993-07-20
ES2093921T3 (es) 1997-01-01
EP0556980A1 (en) 1993-08-25
DE69306010T2 (de) 1997-05-07
DE69306010D1 (de) 1997-01-02
JPH05284037A (ja) 1993-10-29
EP0556980B1 (en) 1996-11-20

Similar Documents

Publication Publication Date Title
CA1075817A (en) Sequential encoding and decoding of variable word length fixed rate data codes
Gilbert et al. Variable‐Length Binary Encodings
JP3851274B2 (ja) 高速アプリケーションのための８ｂ／１０ｂ符号化および復号化
Cheng et al. High-speed parallel CRC implementation based on unfolding, pipelining, and retiming
CN104333365B (zh) 一种三段式时间数字转换电路
CA2064240A1 (en) Method and circuit for decoding a manchester code signal
KR930018871A (ko) 러닝디스패러티 측정을 수행하는 방법 및 회로
Reinhardt The complexity of translating logic to finite automata
KR950011302B1 (ko) 데이타 일치 검출 회로
KR910013736A (ko) 반도체 집적회로 및 그의 프로그램 가능한 논리 장치
US7197721B2 (en) Weight compression/decompression system
Yuan et al. A power efficient test data compression method for SoC using alternating statistical run-length coding
EP0631391B1 (en) Decoded counter with error check and self-correction
Bund et al. Near-optimal metastability-containing sorting networks
US3835467A (en) Minimal redundancy decoding method and means
Langholz et al. Foundations of digital logic design
Boker On the (in) succinctness of Muller automata
IE46668B1 (en) A device for detecting errors ina digital transmission system
Ostrand et al. Parsing regular grammars with finite lookahead
KR920005244Y1 (ko) 디지탈 반복 신호의 디코딩 회로
SU930666A2 (ru) Устройство дл декодировани циклических линейных кодов
RU2128878C1 (ru) N-разрядный счетчик
KR920003276B1 (ko) 순차 "i"검출회로
KR970072833A (ko) 디지탈 통신용 선로 디코더
KR0142297B1 (ko) 쏘네트 비3 오버헤드 바이트 검출장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid