KR930020682A - 반 주문형 집적 회로 - Google Patents

반 주문형 집적 회로 Download PDF

Info

Publication number
KR930020682A
KR930020682A KR1019930004650A KR930004650A KR930020682A KR 930020682 A KR930020682 A KR 930020682A KR 1019930004650 A KR1019930004650 A KR 1019930004650A KR 930004650 A KR930004650 A KR 930004650A KR 930020682 A KR930020682 A KR 930020682A
Authority
KR
South Korea
Prior art keywords
circuit
semi
integrated circuit
peripheral
custom integrated
Prior art date
Application number
KR1019930004650A
Other languages
English (en)
Other versions
KR0127492B1 (ko
Inventor
다께시 스고
히사시 스기야마
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR930020682A publication Critical patent/KR930020682A/ko
Application granted granted Critical
Publication of KR0127492B1 publication Critical patent/KR0127492B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반 주문형 집적 회로에 있어서 주변 회로 셀의 용도의 자유도를 높이고, 내부회로와 주변회로 셀 사이의 최적배선을 가능하게 해서 유틸리티 향상, 동작 고속화, 저 스큐화등의 성능 향상을 도모하는 것을 목적으로 한다.
집적 회로 칩(11)상의 주변의 패드 영역에 패드(12)가 배치되고, 그 내측 영역에 주변 회로 셀(13)이 배치되며, 또 그 내측 영역에 내부회로(14)가 배치되고, 상기 주변회로 셀 및 내부회로에 전원을 공급하기 위한 전원라인(15)가 배치되는 반 주문형 반도체에 있어서, 상기 주변회로 셀은 ECL 레벨 혹은 TTL레벨중 임의의 한쪽에 대응 가능한 입력 회로 혹은 출력 회로로서 사용할 수 있도록 구성되어 있는 것을 특징으로 한다.

Description

반 주문형 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반 주문형 IC의 한 실시예에 있어서 칩의 레이 아웃을 도시하는 도면이다.
제2도는 제1도중의 주변 회로 셀의 일부 및 전원 라인의 일부를 추출한 레이아웃의 한예를 도시하는 도면이다.
제3도는 제1도중의 주변회로 셀에 포함되는 ECL입력 회로의 한예를 도시하는 회로도이다.
제4도는 제1도중의 주변회로 셀에 포함되는 TTL 입력 회로의 한예를 도시하는 회로도이다.

Claims (5)

  1. 집적 회로 칩(11)상 주변의 패드 배치 영역에 배치된 패드군(12)와, 상기 패드 배치 영역의 내측 영역에 배치되고 각각 ECL레벨 혹은 TTL 레벨의 임의의 한쪽에 대응할 수 있는 입력 회로 혹은 출력 회로로서 사용할 수 있도록 구성된 주변회로 셀 군(13)과, 상기 주변 회로 셀군의 내측 영역에 배치된 내부회로(14)와, 상기 주변 회로 셀군 및 내부회로에 전원을 공급하기 위한 전원라인(15)를 구비하는 것을 특징으로 하는 반 주문형 집적회로.
  2. 제1항에 있어서, 상기 내부회로는 ECL회로인 것을 특징으로 하는 반주문형 집적회로.
  3. 제1항 또는 제2항에 있어서, 상기 전원 라인은 상기 주변회로 셀군상에 중복하도록 배치된 3종류의 주 전원라인(151∼153)을 갖는 것을 특징으로 하는 반주문형 집적회로.
  4. 제3항에 있어서, 상기 전원 라인은 제3층째의 배선으로 이루어지는 상기 주 전원라인과, 3종류의 주 전원라인에 직교하는 방향으로 형성된 제1층째의 배선으로 이루어지는 3종류의 분기 전원라인(161∼163)과, 상기 3종류의 주 전원라인과 상기 3종류의 분기 전원라인과의 각 대응하는 전원라인 상호를 선택적으로 접속하기 위해 형성된 제2층째의 배선으로 이루어지는 층간 접속 전원 라인을 갖는 것을 특징으로 하는 반주문형 집적회로.
  5. 제4항에 있어서, 상기 주변회로 셀은, ECL 레벨 입력 회로, TTL레벨 입력 회로, ECL 레벨 출력 회로, TTL레벨 출력 회로를 포함하고, 이들 회로가 선택적으로 상기 주 전원라인에 접속되도록 선택적으로 사용되는 것을 특징으로 하는 반주문형 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004650A 1992-03-26 1993-03-25 반 주문형 집적 회로 KR0127492B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04068387A JP3137413B2 (ja) 1992-03-26 1992-03-26 セミカスタム集積回路
JP92-068387 1992-03-26

Publications (2)

Publication Number Publication Date
KR930020682A true KR930020682A (ko) 1993-10-20
KR0127492B1 KR0127492B1 (ko) 1997-12-29

Family

ID=13372263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004650A KR0127492B1 (ko) 1992-03-26 1993-03-25 반 주문형 집적 회로

Country Status (5)

Country Link
US (1) US5539223A (ko)
EP (1) EP0562613B1 (ko)
JP (1) JP3137413B2 (ko)
KR (1) KR0127492B1 (ko)
DE (1) DE69329042T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
TW360962B (en) * 1998-02-16 1999-06-11 Faraday Tech Corp Chip with hybrid input/output slot structure
US8263105B2 (en) 2004-12-01 2012-09-11 Tyco Healthcare Group Lp Biomaterial drug delivery and surface modification compositions
JP2007027314A (ja) * 2005-07-14 2007-02-01 Nec Electronics Corp 半導体集積回路装置
JP4492736B2 (ja) 2008-06-12 2010-06-30 ソニー株式会社 半導体集積回路
JP6190295B2 (ja) 2014-03-12 2017-08-30 株式会社東芝 半導体チップ、および半導体パッケージ
KR101926710B1 (ko) * 2016-07-19 2018-12-07 이준석 원심 분리용 용기, 및 원심 분리용 용기 내의 물질 이동 방법
KR101899105B1 (ko) * 2016-07-28 2018-09-14 이준석 원심 분리용 용기
KR102051207B1 (ko) 2018-01-30 2019-12-03 이준석 원심분리용 피스톤

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943631A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd レベル変換入力回路
JPS6080250A (ja) * 1983-10-07 1985-05-08 Hitachi Ltd 半導体装置
JPS61228654A (ja) * 1985-04-02 1986-10-11 Nec Corp マスタ−スライス型半導体集積回路
JPS61253928A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 集積回路
JPS61264747A (ja) * 1985-05-20 1986-11-22 Matsushita Electronics Corp 半導体装置
JPS62106657A (ja) * 1985-11-05 1987-05-18 Fujitsu Ltd 半導体装置
JPH02310945A (ja) * 1989-05-26 1990-12-26 Hitachi Ltd 半導体装置
JPH0357245A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 半導体装置の製造方法
JPH03109767A (ja) * 1989-09-25 1991-05-09 Nec Corp 半導体集積回路装置
JPH03148132A (ja) * 1989-11-04 1991-06-24 Ricoh Co Ltd スタンダードセル方式の半導体集積回路装置
JPH0327529A (ja) * 1990-02-23 1991-02-05 Seiko Epson Corp 半導体集積回路装置
JP2683948B2 (ja) * 1990-06-19 1997-12-03 三菱電機株式会社 半導体集積回路

Also Published As

Publication number Publication date
JP3137413B2 (ja) 2001-02-19
EP0562613A2 (en) 1993-09-29
JPH05275535A (ja) 1993-10-22
EP0562613A3 (ko) 1994-05-04
DE69329042D1 (de) 2000-08-24
EP0562613B1 (en) 2000-07-19
KR0127492B1 (ko) 1997-12-29
DE69329042T2 (de) 2001-03-22
US5539223A (en) 1996-07-23

Similar Documents

Publication Publication Date Title
KR900013616A (ko) 집적회로의 배치배선방식
KR910001975A (ko) 반도체장치 및 그 번인방법
KR880010494A (ko) 매스터 슬라이스형 집적회로
KR970063679A (ko) 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로
ATE164702T1 (de) Integrierte halbleiterschaltung mit einem schutzmittel
KR930020682A (ko) 반 주문형 집적 회로
KR900015306A (ko) 보호회로를 구비한 반도체장치
KR890017794A (ko) 마스터-슬라이스형 반도체집적회로
KR900013622A (ko) 반도체 집적회로장치
KR970053608A (ko) 반도체 장치
KR950010098A (ko) 반도체 기억장치
KR970051163A (ko) 반도체 메모리장치
KR970063275A (ko) 반도체집적회로 및 그것을 사용한 회로장치
KR840001778A (ko) 반도체 집적회로 장치(半導體 集積回路 裝置)
EP0041844A2 (en) Semiconductor integrated circuit devices
KR920009015A (ko) 반도체 칩의 보호회로
KR910020896A (ko) 반도체집적회로
KR900017165A (ko) 스탠다드셀방식의 반도체집적회로
KR920702552A (ko) 반도체 집적회로 장치
KR950010020A (ko) Bi-CMOS 게이트 어레이 반도체 집적 회로 및 그에 포함된 내부셀 구조
KR910015039A (ko) 반도체웨이퍼
KR900017164A (ko) 반도체장치
TW364192B (en) Semiconductor integrated circuit having efficient layout of wiring lines
KR970077390A (ko) 패드를 이용한 반도체 장치
TW349263B (en) Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070927

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee