KR920702552A - 반도체 집적회로 장치 - Google Patents
반도체 집적회로 장치Info
- Publication number
- KR920702552A KR920702552A KR1019920700623A KR920700623A KR920702552A KR 920702552 A KR920702552 A KR 920702552A KR 1019920700623 A KR1019920700623 A KR 1019920700623A KR 920700623 A KR920700623 A KR 920700623A KR 920702552 A KR920702552 A KR 920702552A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- power supply
- semiconductor integrated
- integrated circuit
- circuit device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 본 발명의 실시예 1에 따르는 반도체 집적회로장치의 전원배선 설치를 설명하기 위한 레이아우트도, 제2도는 실시예 1에 따르는 신호 배선이 공통버스라인에 모여지는 부분을 도시한 레이아우트도, 제3도는, 본 발명의 실시예 2에 따르는 신호 배선이 공통 버스라인에 모여지는 부분을 레이아우트도.
Claims (7)
- 복수의 신호 배선의 접속용역이 이산적으로 설치된 신호처리 회로와, 상기 신호 처리 회로에 집속된 상기한 신호 배선이 복수의 전원 배선간에 병열하도록 모여져 있는 배선이 부설되영역을 최소한 갖는 반도체 집적회로 장치에 있어서, 상기 전원 배선이 분지되어 있는 모전원 배선이, 상기한 접속영역의 근처에 따라서 설치 되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 신호 처리회로는, 복수의 메모리 셀 블럭에 의해 구성된 메모리 셀 영역의 주변에 설치되어 있는 복수의 주변회로이며, 상기한 배선 부설대 영역인 공통버스라인에 의해, 이 주변회로와 상기한 메모리 셀 블럭의 사이에 설치되어 있는 디코더 회로가 접속되어 있는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제1항 또는 제2항에 있어서, 상기한 모전원 배선은, 상기 한 신호 처리 회로의 전원배선과 병렬로 설치되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항 또는 제2항에 있어서, 상기 모전원 배선은, 상기한 신호 처리 회로의 전원배선인 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항 내지 제4항중의 어느 한항에 있어서, 상기 모전원 배선은 상기한 배선부설대 영역과 직각으로 설치되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항 내지 제5항중의 어느 한 항에 있어서, 상기 모전원 배선은, 상기한 접속영역과 교차하도록 설치되어 있으며, 상기 접속 영역은, 이 모전원 배선 및 상기한 신호 배선이 형성된 제1의 배선층의 위층 및 아래층의 어느것에 절연층을 개재해서 적층된 제2의 배선층에 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
- 제6항에 있어서, 상기 제1의 배선층은, 알루미늄 배선층이며, 상기 제2의 배선층은, 알루미늄 배선층 및 다결정 실리콘 배선층중의 어느 하나인 것을 특징으로 하는 반도체 집적회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19423790 | 1990-07-23 | ||
JP90-194237 | 1990-07-23 | ||
PCT/JP1991/000970 WO1992002043A1 (en) | 1990-07-23 | 1991-07-19 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920702552A true KR920702552A (ko) | 1992-09-04 |
KR100247267B1 KR100247267B1 (ko) | 2000-03-15 |
Family
ID=16321260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920700623A KR100247267B1 (ko) | 1990-07-23 | 1991-07-19 | 반도체 집적회로 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5378925A (ko) |
EP (1) | EP0493615B1 (ko) |
JP (1) | JP3182762B2 (ko) |
KR (1) | KR100247267B1 (ko) |
DE (1) | DE69129445T2 (ko) |
WO (1) | WO1992002043A1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4027438B2 (ja) | 1995-05-25 | 2007-12-26 | 三菱電機株式会社 | 半導体装置 |
KR0172426B1 (ko) * | 1995-12-21 | 1999-03-30 | 김광호 | 반도체 메모리장치 |
US5808900A (en) * | 1996-04-30 | 1998-09-15 | Lsi Logic Corporation | Memory having direct strap connection to power supply |
JPH1092857A (ja) | 1996-09-10 | 1998-04-10 | Mitsubishi Electric Corp | 半導体パッケージ |
US6344667B1 (en) * | 1998-03-02 | 2002-02-05 | Kabushiki Kaisha Toshiba | Wiring board with reduced radiation of undesired electromagnetic waves |
DE19906382A1 (de) | 1999-02-16 | 2000-08-24 | Siemens Ag | Halbleiterspeicher mit Speicherbänken |
JP3913927B2 (ja) * | 1999-04-19 | 2007-05-09 | 富士通株式会社 | 半導体集積回路装置 |
KR100715970B1 (ko) * | 2001-03-08 | 2007-05-08 | 삼성전자주식회사 | 메모리 모듈 |
US6598216B2 (en) | 2001-08-08 | 2003-07-22 | International Business Machines Corporation | Method for enhancing a power bus in I/O regions of an ASIC device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5840344B2 (ja) * | 1980-06-10 | 1983-09-05 | 富士通株式会社 | 半導体記憶装置 |
JPS60182742A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 集積回路 |
JPS61241964A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体装置 |
JPS6344742A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置 |
JPS63199444A (ja) * | 1987-02-16 | 1988-08-17 | Oki Electric Ind Co Ltd | 標準セル方式半導体装置 |
JPS63188949U (ko) * | 1987-05-27 | 1988-12-05 | ||
JP2606845B2 (ja) * | 1987-06-19 | 1997-05-07 | 富士通株式会社 | 半導体集積回路 |
JPH02268439A (ja) * | 1989-04-10 | 1990-11-02 | Hitachi Ltd | 半導体集積回路装置 |
-
1991
- 1991-07-19 DE DE69129445T patent/DE69129445T2/de not_active Expired - Fee Related
- 1991-07-19 US US07/842,352 patent/US5378925A/en not_active Expired - Lifetime
- 1991-07-19 EP EP91913084A patent/EP0493615B1/en not_active Expired - Lifetime
- 1991-07-19 JP JP51285391A patent/JP3182762B2/ja not_active Expired - Fee Related
- 1991-07-19 WO PCT/JP1991/000970 patent/WO1992002043A1/ja active IP Right Grant
- 1991-07-19 KR KR1019920700623A patent/KR100247267B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3182762B2 (ja) | 2001-07-03 |
EP0493615A1 (en) | 1992-07-08 |
KR100247267B1 (ko) | 2000-03-15 |
DE69129445T2 (de) | 1998-11-26 |
US5378925A (en) | 1995-01-03 |
DE69129445D1 (de) | 1998-06-25 |
EP0493615B1 (en) | 1998-05-20 |
WO1992002043A1 (en) | 1992-02-06 |
EP0493615A4 (ko) | 1994-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970063679A (ko) | 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로 | |
KR970024295A (ko) | 반도체 장치(semiconductor device) | |
KR840006872A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR860001473A (ko) | 멀티레벨 실리콘 회로판 | |
KR940012602A (ko) | 반도체 장치 | |
KR920702552A (ko) | 반도체 집적회로 장치 | |
KR910019209A (ko) | 반도체 집적회로 장치 | |
KR920010872A (ko) | 멀티칩 모듈 | |
KR980006220A (ko) | 정전기 보호회로를 구비한 반도체장치 | |
KR100390667B1 (ko) | 집적회로 | |
KR970051163A (ko) | 반도체 메모리장치 | |
JPH0127578B2 (ko) | ||
EP0041844A2 (en) | Semiconductor integrated circuit devices | |
KR900001005A (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
KR850002679A (ko) | 대규모 집적회로 실장의 다중신호 경로 분배 시스템 | |
KR960030442A (ko) | 파워 금속 산화막 반도체(mos) 트랜지스터 | |
KR890007406A (ko) | 고밀도 집적회로 | |
KR970072293A (ko) | 반도체 집적회로 및 시스템 | |
KR950021139A (ko) | 반도체 장치 | |
KR920007093A (ko) | 하이브리드형 반도체장치 | |
KR850006786A (ko) | 다층 배선을 가진 반도체 집적회로 | |
JP2529342B2 (ja) | チャネル配線方法 | |
JP2778235B2 (ja) | 半導体装置 | |
KR100909134B1 (ko) | 기준 전압 발생 장치 | |
KR930001418A (ko) | 반도체 집적 회로 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071123 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |