KR930008849A - 듀얼-포트메모리 - Google Patents

듀얼-포트메모리 Download PDF

Info

Publication number
KR930008849A
KR930008849A KR1019920018247A KR920018247A KR930008849A KR 930008849 A KR930008849 A KR 930008849A KR 1019920018247 A KR1019920018247 A KR 1019920018247A KR 920018247 A KR920018247 A KR 920018247A KR 930008849 A KR930008849 A KR 930008849A
Authority
KR
South Korea
Prior art keywords
input
data
serial
serial data
output
Prior art date
Application number
KR1019920018247A
Other languages
English (en)
Other versions
KR960003598B1 (ko
Inventor
후꾸다 히로유끼
오가와 도시유끼
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR930008849A publication Critical patent/KR930008849A/ko
Application granted granted Critical
Publication of KR960003598B1 publication Critical patent/KR960003598B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Abstract

시어리얼 입출력 버퍼(120)은 다중·분배회로(124)를 포함한다.
이 다중·분배회로(124)는 메모리셀 어레이(6)에서 판독된 n행분의 데이터를 m(m<n)개의 시어리얼 데이터에 다중화하여 B포트에 출력한다.
또, 다중·분배회로(124)는 B포트에서 입력되는 m개의 다중화된 시어리얼 신호를 n개의 시어리얼신호로 분배하여 출력한다.

Description

듀얼-포트메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 의한 듀얼-포트메모리의 구성을 표시하는 블록도.
제2도는 제1도에 표시되는 듀얼-포트메모리의 특징부분의 구성을 상세하게 표시하는 블록도.

Claims (5)

  1. 데이터의 랜덤기록과 판독의 제1의 입출력포트에 접속된 랜덤 액세스(2-6,11)와, 상기 랜덤 액세스 메모리에서 동시에 판독된 n(n은 2이상의 정수)행분의 병렬데이타를 n개의 시어리얼 데이터에 변환하여 출력하고, 또한 제공된 n개의 시어리얼 데이터를 n행의 병렬데이터에 변환하고 상기 랜덤 액세스 메모리에 제공되는 시어리얼 액세스 메모리, 그리고 상기 시어리얼 액세스 메모리에서 출력되는 n개의 시어리얼 데이터m(<n)개의 시어리얼 데이터에 다중화하여 상기 제2의 입출력포트에 출력하고, 또한 상기 제2의 입출력포트에서 입력되는 다중화된 m개의 시어리얼 데이터를 n개의 시어리얼 데이터에 분배하여 상기 상기 랜덤 액세스 메모리에 제공되는 다중분배수다늘 구비하는 듀얼포트 메모리.
  2. 제1항에 있어서, 상기 다중분배수단은 서로가 다른 위상을 가지는 복수의 타이밍신호(φA,φB)에 응답하고 시어리얼 데이터어의 다중과 분배를 실시하는 듀얼포트 메모리.
  3. 제2항에 있어서, 외부입력 제어신호에 의거한 서로 다른 위상을 가지는 상기 복수의 타이밍신호를 발생하는 타이밍 제너레이터(130)을 더욱 구비하는 듀얼포트 메모리.
  4. 제1항에 있어서, 상기 제2의 입출력포트는 m시어리얼신호 입출력핀을 가지는 듀얼포트 메모리.
  5. 제4항에 있어서, 상기 다중분배수단에서 출력된 m개의 시어리얼 데이터를 개별적으로 증폭하는 출력(122')의 m증폭수단과, 그리고 상기 다중분배수단에서 상기 제2의 입출력포트에서 적용되는 m개의 시어리얼 데이터를 개별적으로 증폭하는 입력(123')의 m증폭수단을 더욱 구비하는 듀얼포트 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018247A 1991-10-07 1992-10-06 듀얼-포트메모리 KR960003598B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3259273A JPH05101646A (ja) 1991-10-07 1991-10-07 デユアルポートメモリ
JP91-259273 1991-10-07

Publications (2)

Publication Number Publication Date
KR930008849A true KR930008849A (ko) 1993-05-22
KR960003598B1 KR960003598B1 (ko) 1996-03-20

Family

ID=17331805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018247A KR960003598B1 (ko) 1991-10-07 1992-10-06 듀얼-포트메모리

Country Status (4)

Country Link
US (1) US5307323A (ko)
JP (1) JPH05101646A (ko)
KR (1) KR960003598B1 (ko)
DE (1) DE4233249A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435205B2 (ja) * 1994-03-16 2003-08-11 株式会社東芝 半導体記憶装置
KR0141665B1 (ko) * 1994-03-31 1998-07-15 김광호 비디오램 및 시리얼데이타 출력방법
JPH08106779A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置におけるシリアルデータ読み出し方法
US5854767A (en) * 1994-10-28 1998-12-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having a plurality of blocks each including a parallel/serial conversion circuit
KR0144494B1 (ko) * 1995-05-15 1998-08-17 김주용 메모리 장치용 멀티플렉서
US5796930A (en) * 1995-11-13 1998-08-18 Varis Corporation System architecture for processing and transporting page-map or bit-map data to a raster print engine
DE19713153B4 (de) * 1997-03-27 2004-02-19 BSH Bosch und Siemens Hausgeräte GmbH Bedien- bzw. Anzeigevorrichtung mit einer elektronischen Steuereinheit
US6983428B2 (en) * 2002-09-24 2006-01-03 Sandisk Corporation Highly compact non-volatile memory and method thereof
US6891753B2 (en) * 2002-09-24 2005-05-10 Sandisk Corporation Highly compact non-volatile memory and method therefor with internal serial buses
US6940753B2 (en) * 2002-09-24 2005-09-06 Sandisk Corporation Highly compact non-volatile memory and method therefor with space-efficient data registers
US7974124B2 (en) * 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347587A (en) * 1979-11-23 1982-08-31 Texas Instruments Incorporated Semiconductor integrated circuit memory device with both serial and random access arrays
US4498155A (en) * 1979-11-23 1985-02-05 Texas Instruments Incorporated Semiconductor integrated circuit memory device with both serial and random access arrays
US4897818A (en) * 1983-12-30 1990-01-30 Texas Instruments Incorporated Dual-port memory with inhibited random access during transfer cycles
JPH0748301B2 (ja) * 1987-12-04 1995-05-24 富士通株式会社 半導体記憶装置
JP3028963B2 (ja) * 1988-09-21 2000-04-04 株式会社東芝 ビデオメモリ装置
JPH03173995A (ja) * 1989-09-25 1991-07-29 Mitsubishi Electric Corp マルチポート・ランダム・アクセス・メモリ

Also Published As

Publication number Publication date
US5307323A (en) 1994-04-26
DE4233249A1 (de) 1993-04-08
KR960003598B1 (ko) 1996-03-20
JPH05101646A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
KR930703739A (ko) 프로그램가능한 논리쎌과 그 배열
KR950015374A (ko) 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
KR930007277A (ko) 표준 디지탈 비디오 신호를 디스플레이하는 시스템 및 방법
JPS6489678A (en) Signal processing system
KR930008849A (ko) 듀얼-포트메모리
KR920010617A (ko) 반도체 기억장치
KR930005030A (ko) 반도체 메모리
KR950009711A (ko) 동기형 다이나믹 랜덤 억세스 메모리
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
TW331007B (en) Semiconductor memory device
KR910005321A (ko) 반도체 기억장치
KR850700177A (ko) 메모리 장치
KR940008488A (ko) 병렬 구조를 갖는 기억 장치
EP0366588A3 (en) Memory organization with arrays having an alternate data port facility
KR870009392A (ko) 반도체 기억장치
KR890012320A (ko) 반도체기억장치
KR920017115A (ko) 반도체기억장치
KR910008566A (ko) 동기 벡터 프로세서용 제2 인접 통신 네트워크, 시스템 및 방법
KR910020450A (ko) 반도체기억장치를 위한 테스트장치
US4500986A (en) Asymmetrical time division matrix apparatus
KR920007187A (ko) 반도체 기억장치
KR940016258A (ko) 센스 인에이블 신호 발생기
KR920005150A (ko) 씨모오스디램의 센스 앰프 구성방법
KR970051398A (ko) 메모리 장치의 테스트 회로
KR950001477A (ko) 기억 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000317

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee