KR930004441B1 - 화상 처리장치 - Google Patents

Abstract

내용 없음.

Description

화상 처리장치

제 1 도는 화상 데이타 처리장치의 일반적인 구조를 간단하게 도시한 블록다이어그램.

제 2 도는 본 발명에 따른 화상데이타 처리 장치의 첫번째 구체적 실시예의 통신인터페이스의 구조를 간단하게 도시한 블록 다이어그램.

제 3 도는 본 발명에 따른 화상 데이타 처리장치의 첫번째 구체적 실시예의 동작을 설명하는 제어시스템을 도시한 다이어그램.

제 4 도는 본 발명에 따른 화상 데이타 처리장치의 두번째 구체적 실시예의 통신 인터페이스의 구조를 간단하게 도시한 블록 다이어그램.

제 5 도는 본 발명에 따른 화상데이타처리 장치의 두번째 구체적 실시예의 버스 조정 제어 동작의 개념을 설명하는 다이어그램.

제 6(a) 도, 제 6(b) 도는 본 발명에 따른 화상데이타처리장치의 두번째 구체적 실시예의 동작을 설명하는 플로우차트.

* 도면의 주요부분에 대한 부호의 설명

10 : 제어모듈 26 : 자기 디스크

27 : 자기 디스크장치 34 : CPU

36 : 인터페이스회로 38 : 메인메모리

42 : 디스플레이장치 44 : 디스플레이제어장치

58 : 통신인터페이스 62 : 서브 CPU

64 : DMAC 80 : 인터럽션제어장치

81 : ROM

본 발명은 일반적으로 화상 데이타처리장치에 관한 것으로 특히 통신 라인을 통해 외부장치와 통신이 가능하게되는 화상데이타 파일링 장치와 같은 화상 데이타 처리장치에 관한 것이다.

최근에는 대량으로 발생되는 문서들과 같은 화상 데이타를 2차원 스캐너를 통해 판독하고, 상기의 판독된 화상 데이타를 광 디스크 장치에 저장하며, 저장된 화상데이타를 검색하고 판독하며, 예를들어 CRT 디스플레이 장치와 같은 출력 장치에서 가시 상태로 출력하는 화상데이타 처리장치가 유용하게 사용되고 있다.

상기의 화상 데이타 처리장치에서, 마이크로컴퓨터(이하 CPU로 명명됨)는 광디스크장치에서 판독된 화상데이타를 처리혹은 검색하기 위한 처리장치로 사용되고, 상기의 CPU는 장치의 메모리 및 다양한 처리 모듈액세스 가능하다.

통신 인터페이스는 일반적으로 화상데이타처리장치와 일부 장치 사이에서 통신 회로를 경유하여 화상 데이타를 전송/수신하기 위하여 상기의 처리 모듈중의 하나로서 설치된다.

이 통신 인터페이스는 CPU의 제어하에서 동작한다.

그러나 상기의 화상 데이타처리 장치에서의 하나의 문제점은 CPU가 통신 인터페이스를 직접적으로 제어함으로써 CPU에는 과부하가 걸리게 되어서 시스템이 지시된 실행을 수행할 수 없게되는 것이다.

이러한 상황은 각각 상이한 신속한 처리능력을 필요로 하는 다양한 외부 장치들이 통신 인터페이스에 연결될때 발생하게 된다.

이러한 결점은 LAN(Local Area Network)제어장치등이 CPU에 연결되는 것과 같이 외부장치가 과부하를 지닐때 가장 현저하게 나타난다.

DMA(Direct Memory Access) 채널이 일반적으로 다른 처리모듈로서 설치된다.

이 DMA 채널의 제어하에서 화상데이타의 전송/수신이 시스템 버스를 통하여 메모리와 외부장치 사이에서 수행된다.

따라서 시스템버스의 사용이 CPU및 DMA 채널에서 동시에 요청된다.

이와같은 상황이 발생될때 시스템 버스를 사용할 수 있는 권리를 CPU 및 DMA 채널의 어느 것에 주는 가를 조정 및 제어하는 것이 필요하다.

다수의 버스 마스터가 존재하는 경우에는 버스 조성을 위한 라운드 로빈 시스템이 공지되어 있다.

이 라운드 로빈 시스템은 버스의 사용이 특정한 버스 마스에 집중되는 것을 방지하기 위하여 가장 최근에 버스를 사용한 버스 마스터에 가장 적은 우선권을 부여함으로써 버스의 사용을 제어하는 방법이다.

그러나 이 라운드로빈 시스템은 버스 마스터의 수가 증가함에 따라 버스 제어회로가 복잡해지고 화상데이타 처리장치를 포함하는 하드웨어 엘리먼트의 수가 증가되는 문제점을 지닌다.

전술한 바와같이 처리 모듈중의 하나에 있어서, CPU는 통신 인터페이스를 직접 제어한다.

따라서 CPU에는 과부하가 걸리게 되고 전체의 시스템은 다양한 종류의 장치가 통신 인터페이스에 연결되기 때문에 지시된 실행을 행하지 않는다.

따라서 각각의 외부 장치에 상이한 유형의 처리동작을 신속하게 제공하기 위한 인터페이스가 필요하게 된다.

다른 유형의 처리 모듈에 있어서, 버스 마스터의 수가 증가함에 따라 조정 제어회로는 더욱 복합하게 되고, 라운드 로빈 시스템이 사용된다면 하드웨어 엘리먼트의 수가 증가하게 된다.

따라서 본 발명의 목적은 종래의 장치가 지니는 단점을 극복할 수 있는 화상데이타 처리 장치를 제공하는 것이다.

본 발명이 다른 목적은 CPU의 부하를 감소시켜서 계획된 대로 실행가능한 화상 데이타 처리 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 하드웨어 엘리먼트의 수의 증가가 제한되도록 버스 마스터의 수가 증가될지라도 조정 제어회로가 복잡해지지 않은 화상 데이타처리 장치를 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명의 한 측면에 따른 화상 데이타 처리장치는 기록매체, 데이타처리 장치에 연결된 외부장치, 데이타를 기록 매체에 기록하거나 혹은 기록 매체에서 판독하는 첫번째 제어장치.

첫번째 제어장치에 응답하여 기록 매체와 외부 장치 사이에서 데이타의 통신을 제어하기 위한 통신유닛, 첫번째 제어장치에 응답하여 데이타를 저장하기위한 통신 유닛의 저장장치, 저장장치에 저장된 데이타에 응답하여 외부장치를 제어하기에 유효한 두번째 제어장치를 포함하고 이때 첫번째 제어장치는 저장장치에 명령 데이타를 저장하고, 두번째 제어장치는 저장장치에 저장된 명령 데이타에 응답하여 외부장치를 제어한다.

상기의 목적을 달성하기 위하여 본 발명의 다른 측면에 따른 화상데이타 처리 장치는 데이타가 기록되고 판독될 수 있는 기록매체, 기록매체에 혹은 기록매체로부터 화상 데이타를 전송하고 수신하는 첫번째 버스, 첫번째 버스에 연결되고 기록매체에 혹은 기록매체로부터 데이타를 기록하고 판독하는 첫번째 처리장치, 첫번째 버스에 연결되는 두번째 버스, 두번째 버스를 통하여 첫번째 버스에 연결되는 두번째 처리장치의 그룹, 두번째 처리장치의 그릅에서 서브-그룹을 선택하기에 유효한 첫번째 결정장치, 두번째 처리장치의 선택된 서브-그룹으로부터 단일한 두번째 처리장치를 선택하기에 유효한 두번째 결정장치 및 선택된 단일한 두번째 처리장치가 첫번째 처리장치와 통신하기위하여 두번째 버스를 사용 가능하게 하는 버스 제어장치를 포함한다.

본 발명의 다른 목적 및 장점은 이하에서 구체화되고 본 명세서의 일부를 구성하는 하기의 기술 및 첨부된 도면을 연구함으로써 이 기술 분야에 숙련된 사람들에게는 자명하게 된다.

본 발명이 이하의 기술을 참고로하여 첨부된 도면들과 관련하여 숙고될때 본 발명의 완전한 이해 및 많은 부수적인 장점들이 쉽게 획득할 수 있게 된다.

본 발명은 제 1 도 내지 제 6 도를 참조하여 더욱 상세하게 기술된다.

도면을 통하여 동일하거나 혹은 동등한 참조번호 혹은 문자들은 설명을 단순하게 하기 위하여 동일하거나 혹은 동등한 엘리먼트를 나타내는 대에 사용된다.

이제 제 1 도와 관련하여 본 발명의 상세한 기술이 시작되기전에 화상 데이타 처리 장치의 일반적인 구조가 간단하게 설명된다.

제 1 도는 화상 데이타 처리장치의 일반적인 구조로 도시한 블록 다이어그램이다.

화상 데이타 처리장치는 제어모듈(10), 메모리모듈(12), 화상처리모듈(14), 통신제어모듈(16), 스캐너(18), 광디스크(20) 및 광 디스크장치(22), 키보드(23), CRT디스플레이 장치(24), 프린터(25), 자기디스크(26) 및 자기디스크장치(27), 마우스(29), 시스템버스(30) 및 화상버스(32)로 구성된다.

제어모듈(10)은 화상데이타의 저장, 검색 및 편집등과 같은 다양한 처리를 수행하는 CPU(34)와 광디스크 장치(22) 및 자기 디스크장치(27)를 CPU(34)에 연결시키는 인터페이스회로(36)를 포함한다.

키보드(23) 및 마우스(29)는 CPU(34)에 연결된다.

인터페이스 회로(36)는 DMA채널 및 부속회로를 포함하고, 광디스크장치(22)혹은 자기 디스크장치(27)와 메모리모듈(12), 화상처리 모듈(14) 혹은 CPU(34)를 포함하지 않는 통신제어모듈의 메모리 사이에서 데이타를 고속으로 전송한다.

메모리 모듈(12)은 다양한 처리프로그램(화상데이타 및 제어 데이타등의 저장, 탐색, 편집등과 같은 동작을 수행하는)을 저장하는 메인메모리(33), 페이지 메모리(40), (A4사이즈 문서의 많은 페이지의 화상 데이타에 해당하는 저장 능력을 지니는 화상 메모리임), 디스플레이의 인터페이스로서의 디스플레이 메모리(42) 및 디스플레이 제어장치(44)를 포함한다.

페이지 메모리(40)의 요부는 버퍼메모리 영역(40a)에 배치된다.

도시되지 않은 카운터에 의해 이 버퍼 메모리 영역(40a)에/으로부터 쓰기/읽기가 제어된다.

페이지 메모리(40)는 예를들어, 광디스크(20)에 저장되거나 혹은 상기 광 디스크에서 판독되는 화상데이타를 일시적으로 저장하기 위한 메모리이다.

디스플레이 메모리(42)에서 CRT디스플레이 장치(24)에 형성되는 (도시되지 않은) 디스플레이 윈도우에 표시되는 화상데이타, 즉 확대 축소, 회전, 삽입 혹은 역전된 페이지 메모리(40)의 흑백의 화상 데이타가 저장된다.

디스플레이 제어장치(44)는 CRT 디스플레이 장치(24)의 디스플레이 처리를 제어한다.

화상 데이타 처리 모듈(14)은 화상데이타의 확대/축소를 수행하는 확대/축소회로(46), 화상데이타의 종횡변환에 의해 화상 데이타의 회전을 수행하는 종횡변환회로(48), 압축(여유도 (redundancy)를 축소) 및 팽창(축소된 여유도를 회복)시킴으로써 부호화 처리를 실행하는 CODEC(compression/expansion circuit)(50), 스캐너(18)용 스캐너 인터페이스(52), 프린터(25)용 프린터 인쇄회로기판(54) 및 확대축소 회로(46)와 종횡변환회로(48), CODEC(50), 스캐너 인터페이스(52)와 프린터 인터페이스(54)를 연결하는 내부 버스(56)로 구성된다.

통신제어모듈(16)은 통신라인을 통하여 메인 메모리(38)에 전송된 검색 데이타를 제공하고 수신된 검색데이타에 해당하는 화상 데이타를 전송하는 통신 인쇄회로기판(58)를 포함한다.

더우기 상기의 통신 인터페이스는 광디스크(20)에 저장되어 있는 화상 데이타를 페이지 메모리(40)에 제공함과 동시에 화상 데이타에 해당하는 검색 데이타를 메인 메모리(38)에 제공한다.

통신 인터페이스(58)의 상세한 내용은 이하에서 설명된다.

시스템 버스(30)는 모듈 사이에서 제어 데이타를 전송/수신하는 버스이고 제어모듈(10), 메모리 모듈(12), 화상 처리 모듈(14) 및 통신제어모듈(16)를 연결시킨다.

화상버스(32)는 화상데이타를 전송/수신하는 버스이고 메모리 모듈(12), 화상처리 모듈(14) 및 통신제어 모듈(16)을 연결시킨다.

스캐너(18)는, 예를들면, 레이저 광선으로 기록의 표면을 2차원적으로 주사함으로써 원래의 기록의 화상 데이타에 해당하는 전기 신호를 발생시키는 2차원 스캐너이다.

광디스크장치(22)는 저장수단으로 기능하고, 스캐너(18)에 의해 광디스크(20)에서 연속적으로 판독된 화상 데이타를 저장하며, 키보드(23)등에 의해 지정된 검색 데이타에 해당하는 화상 데이타를 광디스크(20)에서 검색한다.

키보드(23)는 광 디스크(20)에 저장되는 화상 데이타에 해당하는 특수한 검색데이타를 입력시키기 위하여 사용되며 저장, 검색, 편집처리 등과 같은 다양한 동작을 명령한다.

더우기, 마우스(29)는 CRT 디스플레이 장치(24)의 디스플레이 윈도우에 표시되는 커서(도시되지 않음)를 수직 및 수평 방향으로 이동시킴으로써 원하는 위치에서 명령을 하여 커서가 위치하는 위치에서의 표시 내용(예를들면, 다양한 동작모드, 편집된 화상 또는 아이콘(icon)용 에리어의 지정)을 선택 또는 지정하기 위하여 사용된다.

CRT 디스플레이장치(Cathode Ray Tube disply device)(24)는 스캐너(18)에 의해 판독되거나 광디스크(20)에서 검색된 화상데이타를 표시하도록 동작한다.

이 CRT디스플레이장치(24)는, 예를들어 화상데이타의 4개의 다른 세트가 동시에 표시 가능하도록 표시영역에 형성된 4개의 윈도우(도시되지않음)를 지니는 멀티-윈도우형 디스플레이장치이다.

각각의 윈도우에 표시되는 화상 데이타의 각각의 세트는 독립적으로 확대, 축소, 회전, 화면이동(scroll)된다.

프린터(25)는 스캐너(18)를 통하여 판독되고, 광디스크(20)에서 검색되며, CRT디스플레이 장치(24)에서 표시되는 화상데이타를 프린트 및 출력하는 작용을 한다.

자기 디스크장치(27)는 이 자기디스크장치(27)에 로드되는 자기 디스크(28)의 다양한 처리프로그램들을 저장하고 더우기 키보드(23)에서 입력되는 검색데이타 및 검색데이타에 해당하는 화상 데이타가 저장되어 있는 광디스크(20)의 저장번지, 화상 사이즈등으로 구성되는 검색 데이타를 저장한다.

이제 통신 인터페이스(58)가 제 2 도에 도시된 블록다이어그램을 참조하여 상세하게 설명된다.

이 도면에서 제 1 제어수단인 CPU(34)는 전술된 바와같이 시스템 버스(30)를 통하여 저장, 검색 및 편집처리를 포함하는 다양한 처리를 실행한다.

상기 CPU(34)는 시스템 버스(30)를 통하여 처리 모듈중의 하나인 통신 인터페이스(58)에 연결된다.

통신 수단으로써 작용하는 통신 인터페이스(58)는 고정된 버스를 통하여 다수의 장치에 의해 액세스되고, 시스템 버스(30) 및 로칼버스(63)를 통하여 액세스되는 공통 메모리(70a) 및 로칼버스963) 과 (67)을 통하여 액세스 되는 공통 메모리(70b)로 구성되는 공통 메모리(70)를 포함한다.

로칼버스(63)에는 서브 CPU(62), DMAC(Direct Memory Access Controller)(64), 인터럽션 제어장치(80), ROM(81), RS-232C 인터페이스제어장치(82), GP-IB(General Purpose-Interface BUS) 인터페이스 제어장치(83) 및 SCSI 인터페이스 제어장치(84)가 공통 메모리(70a)및 (70b)에 추가하여 연결된다.

DMAC(64)는 서브 CPU(62)를 사용함이 없이 공통 메모리(70a) 및 (70b)와 인터페이스 제어장치(82), (83) 및 (84) 사이에서 데이타 전송/수신을 실행한다.

인터럽션 데어장치(80)는 서브 CPU(62)의 다양한 인터럽션을 제어한다.

더우기, ROM(81)은 서브 CPU(62) 제어프로그램 및 지시된 데이타를 저장하기 위한 리드온리 메모리이다.

RS-232C 인터페이스 제어장치(82), GP-IB 인터페이스 제어장치(83) 및 SCSI 인터페이스 제어장치(84)는 상기 인터페이스 제어장치(82), (83) 및 (84)에 연결되는 도시되지 않은 외부 장치들을 제어한다.

로칼 버스(67)에는 서브 CPU(66), DMAC(기능을 지니는 LAN(Local Area Network)인터페이스 제어장치(85) 및 ROM(86)이 공통 메모리(70b)에 추가하여 연결된다.

이 구체적 실시예에서 서브 CPU(62) 및 서브 CPU(66)는 제 2 제어수단으로써 작용된다.

DMAC기능을 지니는 LAN 인터페이스 제어장치(85)는 서브 CPU(66)를 사용함이 없이 공통 메모리(70b) 및 LAN 인터페이스 제어장치(85) 사이에서 데이타 전송/수신을 실행하고 도시되지 않은 외부 장치인 로칼 에리어 네트웍을 제어한다.

ROM(86)은 서브 CPU(66) 제어 프로그램 및 지시된 데이타를 저장하기 위한 리드 온리 메모리이다.

다음으로, 전술한 구성의 본 발명의 화상 데이타 처리장치의 동작을 제 3 도에 도시된 제어시스템 플로우 챠트를 참조하여 설명한다.

더우기 제 3 도에는 인터페이스 제어장치(82),(83),(84) 및 (85)가 CPU(34)의 지시에 따라 제어될때의 상태가 도시되어 있다.

먼저, 예를들어, 데이타가 RS-232C 인터페이스 제어장치(82)에서 입력될때의 동작을 설명한다.

통신 제어 인터페이스(58)를 구동시키기 위하여, CPU(34)에서 서브 CPU(62)로 명령된다.

이 명령은 CPU(34)가 공통 메모리(70)의 도시되지 않은 공통 에리어에 명령을 기록하고, 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 서브 CPU(62)에 입력시키는 방식으로 이루어진다.

상기 인터럽션 요구가 수신될때 서브 CPU(62)는 로칼 버스(63)를 통하여 공통 메모리(70a)의 명령 에리어에 저장된 명령을 판독하고, 명령에 해당하는 처리를 시작한다.

즉, DMAC(64)는 명령, 예를들어, RC-232C 인터페이스 제어장치(82)에 의해 지시된 목적을 위하여 기동되고, 그후 데이타 전송이 DMAC(64)의 제어하에서 RC-232C 인터페이스 제어장치와 공통 메모리(70a)사이에서 실행된다.

데이타 전송이 종료될때, 서브 CPU(62)는 공통 메모리(70a)의 도시되지 않은 상태 에리어에 상태를 저장하고 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 CPU(34)에 입력시킨다.

상기 인터럽션 요구를 수신했을때 CPU(34)는 공통 메모리(70a)의 상태 및 시스템 버스(30)를 통하여 공통 메모리(70a)에 저장되는 전송된 데이타를 판독하고, 예를들어, 페이지 메모리(40)에 저장한다.

그후 일련의 입력 동작을 종료된다.

다음으로 데이타가, 예를들어, RS-232C 인터페이스 제어장치(82)에 출력되었을때의 동작을 설명한다.

먼저, 상기한 바와같은 방식으로 명령이 CPU(34)에서 서브 CPU(62)로 입력된다.

즉, CPU(34)는 시스템 버스(30)를 통하여 공통 메모리(70a)의 명령 에리어에 명령을 기록한다.

그후 CPU(34)는 시스템 버스(30)를 통하여 공통 메모리(70a)의 도시되지 않은 데이타 에리어에 전송되는 데이타를 기록하고 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 서브 CPU(62)에 입력한다.

인터럽션 요구를 수신할때 서브 CPU(62)는 로칼 버스(63)를 통하여 공통 메모리(70a)의 명령 에리어에 저장된 명령을 판독하고, 이 명령을 분석하고 명령에 해당하는 처리를 시작한다.

즉, DMAC(64)가 기동하여 공통 메모리(70a)의 데이타 에리어에 저장된 데이타가 DMAC(64)의 제어하에 RS-232C 인터페이스 제어장치(82)로 출력된다.

데이타 전송이 종료될때 서브 CPU(62)는 그 상태를 공통 메모리(70a)의 상태 에리어에 저장하고 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 CPU(34)에 입력한다.

이 인터럽션 요구를 수신할때 CPU(34)는 시스템 버스(30)를 통하여 공통 메모리(70a)에 저장된 상태를 판독한다.

따라서 일련의 데이타출력동작이 종료된다.

GP-IB 인터페이스 제어장치(83) 및 SCSI 인터페이스(84)로의 데이타 전송을 전술한 바와같은 방식으로 실행되므로 그에 대한 설명은 생략한다.

다음으로 데이타가 LAN 인터페이스 제어장치(85)에서 입력될때의 동작을 설명한다.

먼저, 명령이 서브 CPU(62)로 입력된다.

이 경우에 CPU(34)는 시스템 버스(30)를 통하여 메모리(70a)의 공통 에리어에 명령을 기록하고 도시되지 않은 인터럽션 라인을 구도시킴으로써 인터럽션 요구를 서브 CPU(62)에 입력한다.

그후 서브 CPU(62)는 로칼 버스(63)를 통하여 공통 메모리(70a)의 명령에 에리어에 저장된 명령을 판독하고, 상기 명령을 분석하고 명령에 해당하는 처리를 시작한다.

이 경우에 명령이 LAN 인터페이스 제어장치(85)에 대한 스타트 명령이라는 것이 인식될때 서브 CPU(62)는 로칼 버스(63)를 통하여 공통 메모리(70b)의 도시되지 않은 명령 에리어에 명령을 기록하고, 동시에, 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 서브 CPU(66)에 입력한다.

인터럽션요구를 수신할때 서브 CPU(66)는 로칼버스(67)를 통해 공통 메모리(70b)의 공통 에리어 저장된 명령을 판독하고, 상기 명령을 분석하며, 상기 명령에 해당하는 처리를 시작한다.

즉, 서브 CPU(66)는 명령에 의해서 지시되며 LAN 인터페이스 제어장치(85)에 내장된 DMAC를 기동시키며, 그후에 데이타 전송이 DMAC의 제어하에서 LAN 인터페이스 제어장치(85)와 공통메모리(70b) 사이에서 실행된다.

데이타 전송이 종료될때 서브 CPU(66)는 공통 메모리(70b)의 도시되지 않은 상태 에리어에 그 상태를 저장하고 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 서브 CPU에 입력한다.

인터럽션 요구가 수신될때, 서브 CPU(62)는 상태를 로칼 버스(63)를 통하여 공통 메모리(70b)에서 공통 메모리(70a)로 전송하고, 동시에, 공통 메모리(70b)에 저장된 전송 데이타를 공통 메모리(70a)에 전송한다.

공통 메모리(70b)에서 공통 메모리(70a)로의 상기의 데이타 전송이 전송이 종료될 때, 서브 CPU(62)는 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션요구를 CPU(34)에 입력한다.

상기 인터럽션 요구가 수신될 때 CPU(34)는 시스템버스(30)를 통하여 공통 메모리(70a)에서 상태를 수신하고, 동시에 공통 메모리(70a)에 저장된 전송 데이타를 수신하여, 예를 들면, 페이지 메모리(40)에 저장시킨다. 따라서 일련의 입력동작이 종료한다.

다음으로, 예를들어, 데이타가 LAL 인터페이스 제어장치(85)에 출력될 때의 동작이 설명된다. 먼저, 전술한 바와같은 방식으로 CPU(34)에서 서브 CPU(62)로 명령이 입력된다. 즉, CPU(34)는 시스템 버스(30)를 통하여 공통 메모리(70a)의 명령 에리어에 명령을 기록한다. 그후 시스템 버스(30)를 통하여 공통 메모리(70a)의 데이타 에리어에 전송된 데이타를 기록하고, 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 서브 CPU(62)에 입력시킨다.

상기의 인터럽션 요구가 수신 될때, 서브 CPU(62)는 로칼버스(63)를 통하여 공통 메모리(70a)의 명령어리어에 저장된 명령을 판독하고, 분석하여 상기 명령에 해당하는 처리를 시작한다.

이 경우에 명령이 LAN 인터페이스 제어장치(85)에 대한 스타트 명령이라는 것이 인식될 때 서브 CPU(62)는 로칼버스(63)를 통하여 공통 메모리(70b)의 명령 에리에 명령을 기록하고, 공통 메모리(70a)의 데이타 에리어의 데이타를 공통 메모리(70b)의 데이타 에리어에 전송하며 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 서브 CPU에 입력시킨다. 인터럽션 요구를 수신할 때, 서브 CPU(66)는 로칼버스(67)를 통하여 공통 메모리(70b)의 명령 에리어에 저장된 명령을 판독하고, 분석하여 명령에 해당하는 처리를 시작한다. 즉, 서브 CPU(66)는 명령에 의해서 지시되며 LAN 인터페이스 제어장치(85)에 내장된 DMAC를 기동시키고, 그후 공통 메모리(70b)의 데이타 에리어에 저장된 데이타를 판독하고, 데이타를 LAN 인터페이스 제어장치(85)에 전송하여, 상기 인터페이스 제어장치는 그대로 데이타를 도시되지 않은 라인에 전송한다. 이러한 방식으로 데이타 전송이 종료될때 서브 CPU(66)는 상태신호를 공통 메모리(70b)의 상태 에리어에 저장하고 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 서브 CPU(62)에 입력시킨다.

상기 인터럽션 요구가 수신될 때, 서브 CPU(62)는 로칼 버스(63)를 통하여 사태 신호를 공통 메모리(70b)에서 공통 메모리(70)로 전송한다. 상기의 공통 메모리(70b)에서 공통 메모리(70a)로의 상태 전송이 종료될때 서브 CPU(62)는 도시되지 않은 인터럽션 라인을 구동시킴으로써 인터럽션 요구를 CPU(34)에 입력시킨다. CPU(34)는 시스템 버스(30)를 통하여 공통 메모리(70a)에 저장된 상태를 수신한다. 그후 일련의 데이타 전송 동작이 종료된다.

전술된 바와같이 본 발명에 의해 제공되는 화상 데이타 처리장치는 상기의 화상 데이타 처리장치와 외부 장치 사이에서 데이타를 전송/수신하는 통신 인터페이스(58)에 공통 메모리(70a), 서브 CPU(62)와 (66)이 설치된 구성의 것이다. 공통 메모리(70)는 CPU(34)에서 통신 인터페이스(58)를 액세스 할때 액세스 되고 통신 인터페이스(58)에 설치된 서브 CPU(62)와 (66)은 공통 메모리(70)의 내용에 따라 인터페이스 제어장치(82), (83), (84) 및 (85)에 연결된 외부장치를 제어하고 화상 데이타는 전술된 바와 같이 공통 메모리(70)를 통하여 전송/수신된다. CPU(34)와 서브 CPU(62) 및 (66)이 병렬적으로 그리고 독립적으로 동작하는 것이 가능하며 더우기 종래에는 CPU(34)에 의해 실행되던 처리과정의 일부가 현재에는 서브 CPU(62)와 (66)에 의해 실행가능하다. 따라서 CPU(34)에 인가되는 로드가 축소되며, 전체의 화상 데이타처리 장치가 지시된 명령대로 동작 가능하게 된다.

다음으로 통신 인터페이스(58)가 제 4 도에 도시된 블록 다이어그램을 상세히 참조하여 설명한다. 이 도면에서, CPU는 전술된 바와같이 시스템 버스(30)를 통하여 화상 데이타의 저장, 검색 및 편집을 포함하는 다양한 처리를 수행하고, 처리 모듈의 하나인 통신 인터페이스(58)에 연결된다. 통신 인터페이스(58)에는 버스 마스터가 되는 4개의 마스터 장치가 설치된다: 서브 CPU-A(62), 서브 CPU-B(66), DMAC-A(64) 및 DMAC-B(68).

여기에서 언급되는 버스 마스터는 메모리 버스(61)를 사용할 수 있는 권리를 지니는 모듈이고, 메모리 버스(61)를 배타적으로 사용하는 것이 허용된다. 서브 CPU-A(62) 및 DMAC-A(64)는 로칼버스A(63)를 통하여 3-웨이 라운드 로빈형 조정제어회로(60)이다. 서브 CPU-B(66) 및 DMAC-B(68)는 로칼버스 B(67)를 통하여 조정제어회로(60)에 연결된다. 조정제어회로(60)에 의해 메모리버스(61)를 사용할 수 있는 권리가 서브 CPU-A(62), 서브 CPU-B(66), DMAC-A(64) 및 DMAC-B(68)중의 하나에 주어져서 공통 메모리(70)가 액세스 가능하게 된다.

또한 조정제어회로(60)는 시스템 버스(30)에 연결되어서 CPU(34) 및 메모리 모듈(12)내의 모든 메모리가 액세스 가능하게 된다. 공통 메모리(70)는 메모리 버스(61) 및 조정제어회로(60)를 통하여 서브 CPU-A(62), 서브 CPU-B(66), DMAMC-A(64) 및 DMAC-B(68)에 연결되어서 상기 장치에 의해 공통으로 사용된다. 더우기 인터페이스 제어장치(72)가 DMAMC-A(64)에 연결되고 도시되지 않은 입력/출력장치가 인터페이스 제어장치(72)에 연결된다. 예를 들면 RS 232C 인터페이스 제어장치, GPIB 인터페이스 제어장치, SCSI 인터페이스 제어장치 등이 인터페이스 제어장치(72)를 위하여 사용된다. LAN 제어장치(74)는 DMAC-A(68)에 연결되고 다양한 입력/출력 장치가 도시되지 않은 라인을 통하여 LAN제어장치(74)에 연결된다.

전술한 구체적 실시예의 개념이 제 5 도를 참조하여 설명된다. 즉, 제 5 도는 5버스 마스터가 존재할 때의 버스 조정 상태를 도시하고 있다. 이 도면에서 버스 마스터(2)와 버스 마스터(3)중의 하나가 "HOLD REQUEST/HOLD ACKNOWLEDGE SYSTEM" 버스 조정 PPC(Priority Right Control2)에 의해 버스를 사용하도록 허용된 캔디 데이트로서 선택된다. 그후 선택된 버스 마스터가 버스 마스터(A)로 간주된다. 마찬가지로 버스 마스터(A) 및 버스 마스터(5)중의 하나가 HOLDREQ/HOLDACK 시스템 버스 조정 PRC2에 의해 선택되고 선택된 버스 마스터는 버스 마스터(B)로 간주된다.

상기의 사항이 실행단계(phase)(1)에서의 버스 조정이다. 그후 버스를 사용할 수 있는 버스 마스터가 3 버스 마스터; 버스 마스터(A), 버스 마스터(B) 및 버스 마스터(1) (버스 마스터(C))에서 "라운드 로빈형"(Pound Robin Type) 버스 조정에 의해, 선택된다. 이 사항이 제 2 단계 버스 조정이다. 실행단계(2)의 종료시에는 버스에 액세스 가능한 버스 마스터만이 선택된다.

다음을 통신 인터페이스(58)에서 메모리 버스(61)를 사용할 수 있는 권리가 획득되는 동작이 제 6 도에 도시된 플로우 챠트를 참조하여 제 4 도에 도시된 구성에서 설명된다. 실행단계(1)(스텝 S1-S10)에서 로칼버스 A(63) 및 B(67)용 버스 마스터가 HOLD REQUEST/HOLD ACKNOWLEDGE 시스템에 의해 결정된다.

이하에서 로칼버스 A(63)용 버스조정에 설명된다. 서브 CPU-A(62)는 정상적으로는 로칼버스 A(63)를 사용할 권리를 지니며 버스 마스터로써 동작한다. 이제, 요구신호를 사용하는 버스인 HOLD REQUEST 신호가 DMAC-A(64)에서 전송되고, 상기 신호가 서브 CPU-A(62)에 의해 인식될 때 인가(apprcval) 신호를 사용하는 버스인 HOLD ACKNOWLEDGE 신호가 DMAMC-A(64)에 리턴되고 로칼버스 A(63)는 홀드 상태에 놓여진다(스텝 S4). 따라서 DMAC-A(64)는 메모리 버스(61)를 사용하는 권리를 획득하여 버스 마스터가 된다. HOLDACK 신호가 수신될 때 DMAC-A(64)는 로칼버스 A(63)을 통하여 명령을 조정제어회로(60)에 전송한다(스텝 S5). 또한 전술한 바와같은 동일한 동작이 로칼버스 B(67)측에서 서브 CPU-B(66) 및 DMAC-B(68)에 대하여 실행(스텝 S7-S10)되므로 여기에서 이 동작의 설명은 생략된다. 메모리 액세스가 CPU(34)에서 요구될때 명령이 전술한 바와같이 CPU(34)에서 시스템 버스(30)를 통하여 조정제어 회로(60)에 전송된다(스텝 S5). 그후, 실행단계(1) 동작이 종료되고 실행단계(2)(스텝 S11-S13)가 시작된다. 즉, 먼저 공통 메모리에 대한 액세스 요구 명령이 있는지가 판단된다(스텝 DLS11). 명령이 없다고 판단될 때 버스 조정 동작을 종료한다. 명령이 있다고 판단될 때 메모리 버스(61)용 버스 마스터는 라운드 로빈 시스템에 의해 결정된다(스텝 S12). 공통 메모리(70)용 액세스 요구는 3종류의 액세스에 유용하다; 시스템 버스(30)를 통한 CPU(34)에 의한 액세스, 로칼버스 A(63)으로부터의 액세스 및 로칼버스 B(67)으로부터의 액세스.

상기 액세스들은 3-웨이 라운드 로빈 시스템을 사용하고 메모리 버스(61)용 버스 마스터를 결정하는 조정제어회로(60)에 의해 제어된다. 그후 공통 메모리(70)는 선택된 버스 마스터에 의해 액세스된다(스텝 S13). 따라서 버스 조정 동작이 완료된다. 또한 공통 메모리(70)에 대한 액세스가 종료할 때 DMAC-A(64)는 HOLD REQUEST 신호의 전송을 중단한다. 따라서 서브 CPU-A(62) 또는 서브 CPU-B(66)는 HOLD ACKNOWLEDGE 신호의 전송을 중단하고 로칼버스(63) 또는 로칼버스(67)용 버스 마스터로 리턴된다.

전술된 바와같이 버스 조정제어가 소위 개층구조(hierarchic structure)로 이루어지기 때문에 다수의 버스 마스터들 사이에서 한쌍의 서브 CPU-A와 DMAC-A(CPU-B와 DMAC-B)로 구성되는 다수의 그룹이 형성된다. 서브 CPU-A 및 DMAC-A(CPU-B 및 DMAC-B), 버스 마스터는 예를 들어 HOLD REQUEST/HOLD ACKOWLEDGE 시스템을 사용하여 결정된다. 각각의 그룹을 나타내는 결정된 버스 마스터로부터 버스를 사용할 수 있는 권리를 지닌 버스 마스터가 예를 들어, 라운드 로빈 시스템을 사용하여 결정된다. HOLD REQUEST/HOLD ACKNOWLEDGE 시스템에 따른 버스 조정제어를 위하여 어떠한 특별한 회로가 요구되지 않는다. 라운드 로빈 시스템에 따른 버스 조정제어회로는 버스 마스터처럼 마스터장치의 수가 중합 증가할 때에도 복잡하지 않으며, 따라서 화상 데이타처리 장치에 제공되는 하드웨어의 수의 증가가 억제되게 된다. 또한 상기의 구체적 실시예에서와 같은 효과가 발생된다. 더우기 통신 인터페이스를 지니는 화상데이타처리장치에 적용되는 본 발명이 전술한 구체적 실시예에 기술되어 있을지라도 본 발명은 상기의 구체적 실시예에 있어서, CPU 및 DMA 제어장치가 아래쪽이 계층 버스 마스터로서 사용되는 실시예가 설명되지만 본 발명은 상기의 실시예에 한정되지 않고 버스 마스터가 HOLD REQUEST/HOLD ACKOWLEDGE 시스템에 의해 결정되는 다른 경우에도 마찬가지로 적용 가능하며, 전술한 구체적 실시예에 한정되지 않고 광범위하게 상기의 구체적 실시예에서의 동일한 효과와 더불어 컴퓨터 시스템 등의 로드의 분산을 필요로 하는 장치에 적용 가능하다.

전술한 바와같이 본 발명에 의해 매우 바람직한 화상 데이타 처리장치가 제공된다. 현재에 본 발명의 바람직한 구체적 실시예라고 생각되는 것이 도시되고 기술되어 있을지라도 본 발명이 속한 기술분야에 숙련된 사람들에 의하여 다양한 변화 및 수정예가 이루어질 수 있으며 본 발명의 정신을 벗어남이 없이 본 발명의 소자를 등가물과 대치할 수 있다. 더우기, 많은 수정예들이 본 발명의 핵심적인 정신을 벗어남이 없이 특별한 상황 또는 물질을 적용시키기 위하여 본 발명의 기술에 대하여 이루어진다.

따라서 본 발명은 본 발명을 실시하기 위하여 생각되는 최적의 모드로서 기술된 특정한 구체적 실시예에 한정되는 것이 아니라 첨부된 특허 청구의 범위의 정신내에 포함되는 모든 구체적 실시예들을 포함한다.

Claims (22)

1. 외부정보 처리수단을 장치에 연결시키는 장치(82,83,84) 및 화상정보를 검색하기 위하여 화상정보를 관련된 정보와 함께 저장하고 관련된 검색정보를 사용하여 기록매체(20)에서 소정의 화상정보를 재생산하는 기록매체(20)를 구동시키는 장치(22)로 구성되고, 기록매체(20)와 외부정보 처리수단 사이에서 화상 정보의 통신을 처리하기위한 화상처리장치에 있어서, 장치가; 기록매체(20)와 외부정보 처리수단 사이에서 화상 정보의 통신을 명령하고 화상 정보를 전송하기 위하여 정보를 송신하는 제 1 처리수단(34); 제 1 처리수단(34)에서 관련된 전송 정보를 저장하는 저장수단(70); 및 저장수단(70)에 저장된 관련된 전송정보의 제어하에 화상정보를 전송하기 위한 인터페이스성 수단(82,83,84) 및 구동수단(22)을 제어하기 위하여 제 1 처리수단(34)에 응답하는 제 2 처리수단(62)으로 구성되는 것을 특징으로 하는 기록매체(20) 및 외부 정보처리 수단 사이에서 화상정보의 통신을 처리하는 화상처리장치.
2. 제 1 항에 있어서, 상기의 기록매체가 광디스크인 것을 특징으로 하는 화상처리장치.
3. 제 2 항에 있어서, 상기의 인터페이싱 수단은 RC-232C제어장치(82)를 포함하는 것을 특징으로 하는 화상처리장치.
4. 제 2 항에 있어서, 상기의 인터페이싱 수단은 GP-IB 인터페이스 제어장치(83)를 포함하는 것을 특징으로 하는 화상처리장치.
5. 제 2 항에 있어서, 상기의 인터페이싱 수단은 SCSI 인터페이스 제어장치(84)를 포함하는 것을 특징으로 하는 화상처리장치.
6. 제 2 항에 있어서, 상기의 제 2 처리 수단은 서브 CPU(62)를 포함하는 것을 특징으로 하는 화상처리장치.
7. 제 6 항에 있어서, 상기의 제 2 처리수단은 또한 DMAMC(64)를 포함하는 것을 특징으로 하는 화상처리장치.
8. 제 6 항에 있어서, 상기의 제 2 처리수단은 또한 인터럽션 제어장치(80)를 포함하는 것을 특징으로 하는 화상처리장치.
9. 제 6 항에 있어서, 상기의 제 2 처리수단은 또한 ROM(81)을 포함하는 것을 특징으로 하는 화상처리장치.
10. 외부정보 처리수단을 장치에 접속시키기 위한 제 1 및 제 2 수단(82,83,84,85) 및 화상정보를 검색하기 위하여 관련된 정보와 함께 화상정보를 저장하고 관련된 검색 정보를 사용하여 기록매체(20)에서 소정의 화상정보를 재생산 하기 위하여 기록매체(20)를 구동시키는 수단(22)으로 구성되고, 기록매체(20)와 둘 이상의 외부 정보 처리수단 사이에서 화상정보의 통신을 처리하는 화상처리 장치에 있어서, 기록메체(20)와 외부 정보처리 수단 사이에서 화상 정보의 전송을 명령하고 화상정보를 전송하기 위하여 관련된 정보를 전송하는 제 1 처리수단(34); 제 1 처리수단(34)으로부터 관련된 전송정보를 저장하기 위한 제 1 수단(70a); 화상정보의 통신이 제 1 인터페이싱 수단(82/83/84)을 통하여 제 1 처리수단(62)에 의해 명령될 때, 저장수단(70a)에 저장된 관련 전송정보에 제어하에 화상정보를 전송하기 위한 제 1 인터페이싱 수단(82/83/84) 및 구동수단(22)을 제어하는 제 1 처리수단(34)에 응답하고, 기록매체(20)와 외부정보 처리수단 사이에서 화상정보의 전송을 명령하고, 제 2 인터페이싱 수단(85)을 통하여 화상 정보의 전송이 제 1 처리수단(62)에 의해 명령될 때 화상정보를 전송하기 위하여 관련된 정보를 송신하는 제 2 처리수단(62); 제 2 처리수단(62)에서 관련된 전송 정보를 저장하는 제 2 수단(70b); 및 제 2 저장수단(70b)에 저장된 관련 전송 정보의 제어하에 화상정보를 전송하기 위한 제 2 인터페이싱 수단(85) 및 구동수단(22)을 제어하는 제 2 처리수단(62)에 응답하는 제 3 처리수단(66)으로 구성되는 것을 특징으로 하는 기록매체(20)와 둘 이상의 외부 정보처리 수단 사이에서 화상정보의 통신을 처리하는 화상처리장치.
11. 제 10 항에 있어서, 상기의 기록매체가 광디스크 인것을 특징으로 하는 화상처리장치.
12. 제 11 항에 있어서, 상기의 제 1 인터페이싱 수단은 RS-232C 인터페이스 제어장치(82)를 포함하는 것을 특징으로 하는 화상처리장치.
13. 제 11 항에 있어서, 상기의 제 1 인터페이싱 수단은 GP-IB 인터페이스 제어장치(83)을 포함하는 것을 특징으로 하는 화상처리장치.
14. 제 11 항에 있어서, 상기의 제 1 인터페이싱 수단은 SCSI 인터페이스 제어장치(84)를 포함하는 것을 특징으로 하는 화상처리장치.
15. 제 11 항에 있어서, 상기의 제 2 인터페이싱 수단은 LAN 인터페이스 제어장치(85)를 포함하는 것을 특징으로 하는 화상처리장치.
16. 제 11 항에 있어서, 상기의 제 2 처리수단은 서브 CPU(62)를 포함하는 것을 특징으로 하는 화상처리장치.
17. 제 16 항에 있어서, 상기의 제 2 처리수단은 또한 DMA(64)를 포함하는 것을 특징으로 하는 화상처리장치.
18. 제 16 항에 있어서, 상기의 제 2 처리수단은 또한 인터럽션 제어장치(80)를 포함하는 것을 특징으로 하는 화상처리장치.
19. 제 16 항에 있어서, 상기의 제 2 처리수단은 또한 ROM(81)을 포함하는 것을 특징으로 하는 화상처리장치.
20. 제 20 항에 있어서, 상기의 제 3 처리수단은 서브 CPU(66)를 포함하는 것을 특징으로 하는 화상처리장치.
21. 제 11 항에 있어서, 상기의 제 3의 처리수단은 또한 DMA(85)를 포함하는 것을 특징으로 하는 화상처리장치.
22. 제 20 항에 있어서, 상기의 제 3의 처리수단은 또한 ROM(86)은 포함하는 것을 특징으로 하는 화상처리장치.

Images