JPH0793246A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 メモリコントローラとバスとの間の信号線数
を削減する。 【構成】 アドレス制御部５とデータ制御部６との間に
は、アドレス／データコントロール信号線９、アドレス
／データバス１１、及びアドレス／データ信号線１２が
接続される。アドレスバス２に送られるアドレスデータ
は、アドレス制御部５及びデータ制御部６に対応するも
のか否か判定される。この判定が満足されるとき、デー
タバス３上のアドレス制御用データがデータ制御部６及
びアドレス／データ用バス１１を経由してアドレス制御
部５に送られ、データバス３上のデータ制御用データに
ついては、そのままデータ制御部６に取込まれる。メモ
リ７に対するアドレス制御部５及びデータ制御部６のア
クセスに際しては、アドレス／データ用バス１１を通し
てアドレス制御部５とデータ制御部６との間の動作の同
期がとられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像ファイリング装
置などに用いる情報処理装置に関する。

【０００２】

【従来の技術】画像情報の登録や検索を行なう画像ファ
イリング装置では、多量の画像情報が光ディスク装置に
登録され、登録された中から任意の画像情報が検索され
て読出される。

【０００３】登録に際しては、登録量の増大を図るた
め、画像情報が圧縮処理される。そして、読出される画
像情報は伸長処理により元に戻され、出力装置（ＣＲＴ
ディスプレイ装置やプリンタ装置）へ供給される。

【０００４】このような圧縮や伸長などの画像情報処理
に際しては、少なくとも１単位分の画像情報に対応する
記憶容量を有するメモリが使用される。このメモリに関
わる制御回路の要部を図４に示す。

【０００５】図において、１はコントロールバス、２は
アドレスバス、３はデータバスである。これらバス１，
２，３にＣＰＵ４、アドレス制御部５、およびデータ制
御部６が接続される。そして、アドレス制御部５および
データ制御部６にメモリ７が接続される。

【０００６】アドレス制御部５およびデータ制御部６は
両者でメモリコントローラ８を構成しており、両制御部
間にはアドレス／データコントロール信号線９が接続さ
れる。

【０００７】なお、メモリ７が複数個あれば、それに伴
いメモリコントローラ８も複数個用意される。

【０００８】作用を説明する。

【０００９】ＣＰＵ４は、メモリ７に対するアクセスを
行なう場合、初めにメモリコントローラ８に対してポー
トアクセスを行なう。すなわち、アドレス制御部５を動
かすためのアドレス制御用データをアドレス制御部５の
ポートにセットするべく、かつデータ制御部６を動かす
ためのデータ制御用データをデータ制御部６のポートに
セットするべく、制御を行なう。

【００１０】この場合、アドレス制御部５のポートおよ
びデータ制御部６のポートにそれぞれ対応するアドレス
データがＣＰＵ４からアドレスバス２に送られ、アドレ
ス制御用データおよびデータ制御用データがそれぞれＣ
ＰＵ４からデータバス３に送られる。

【００１１】アドレス制御部５は、アドレスバス２上の
アドレスデータが当該アドレス制御部のポートに対応す
るものであればそれを有効としてラッチし、データバス
３上のアドレス制御用データを取込み、それをセットす
る。

【００１２】データ制御部６は、アドレスバス２上のア
ドレスデータが当該データ制御部６のポートに対応する
ものであればそれを有効としてラッチし、データバス３
上のデータ制御用データを取込み、それをセットする。

【００１３】こうして、アドレス制御用データがアドレ
ス制御部５のポートにセットされ、かつデータ制御用デ
ータがデータ制御部６のポートにセットされると、アド
レス制御部５によってメモリ７に対するアドレス指定が
なされ、その指定されたメモリアドレスに対するデータ
（画像情報）の書込み、または指定されたメモリアドレ
スからのデータの読出しがデータ制御部６によってなさ
れる。この場合、アドレス／データコントロール信号線
９を通してアドレス制御部５とデータ制御部６との間の
動作の同期がとられる。

【００１４】このようなアクセス時の作用を図５のタイ
ムチャートに示す。“BALE”はアドレスをラッチするた
めの信号、“IOW ”はデータの書込み時のタイミングを
とるための信号、“IOR ”はデータの読込み時のタイミ
ングをとるための信号である。

【００１５】

【発明が解決しようとする課題】メモリコントローラ８
とバス１，２，３との間には、アドレス制御部５の接続
用として３本の信号線、データ制御部６の接続用として
同じく３本の信号線、合計６本の信号線が設けられる。

【００１６】これら信号線は回路基板へのパターン印刷
によって形成されるが、最近のように装置の小形化が要
求される状況では、回路基板上の限られたスペースにど
のように配線パターンを形成するかが難しい問題となっ
ている。

【００１７】この発明は上記の事情を考慮したもので、
その目的とするところは、メモリアクセスに支障を生じ
ることなくメモリコントローラとバスとの間の信号線数
の削減が図れる情報処理装置を提供することにある。

【００１８】

【課題を解決するための手段】第１の発明の情報処理装
置は、コントロールバス、アドレスバス、およびデータ
バスと、これらバスに接続された制御部と、コントロー
ルバスおよびアドレスバスに接続されたアドレス制御部
と、コントロールバスおよびデータバスに接続されたデ
ータ制御部と、アドレス制御部およびデータ制御部に接
続されたメモリと、アドレス制御部とデータ制御部との
間に接続されたアドレス／データ用バスと、アドレス制
御部およびデータ制御部を指定するためのアドレスデー
タを制御部からアドレスバスに送る制御手段と、アドレ
ス制御部を動かすためのアドレス制御用データを制御部
からデータバスに送る制御手段と、データ制御部を動か
すためのデータ制御用データを制御部からデータバスに
送る制御手段と、アドレスバス上のアドレスデータがア
ドレス制御部に対応するものか否か判定する判定手段
と、この判定が満足されるときデータバス上のアドレス
制御用データをデータ制御部およびアドレス／データ用
バスを経由してアドレス制御部に送る制御手段と、アド
レスバス上のアドレスデータがデータ制御部に対応する
ものか否か判定する判定手段と、この判定が満足される
ときデータバス上のデータ制御用データをデータ制御部
にそのまま取込む制御手段と、メモリに対するアドレス
制御部およびデータ制御部のアクセスに際しアドレス／
データ用バスを通してアドレス制御部とデータ制御部と
の間の動作の同期をとる制御手段とを備える。

【００１９】第２の発明の情報処理装置は、コントロー
ルバス、アドレスバス、およびデータバスと、これらバ
スに接続された制御部と、コントロールバスおよびアド
レスバスに接続されたアドレス制御部と、コントロール
バスおよびデータバスに接続されたデータ制御部と、ア
ドレス制御部およびデータ制御部に接続されたメモリ
と、アドレス制御部とデータ制御部との間に接続された
アドレス／データ用バスおよびアドレス／データ信号線
と、制御部に設けられアドレス制御部およびデータ制御
部を指定するためのアドレスデータをアドレスバスに送
る制御手段と、制御部に設けられアドレス制御部を動か
すためのアドレス制御用データをデータバスに送る制御
手段と、制御部に設けられデータ制御部を動かすための
データ制御用データをデータバスに送る制御手段と、ア
ドレス制御部に設けられアドレスバス上のアドレスデー
タが当該アドレス制御部に対応するものか否か判定する
第１判定手段と、アドレス制御部に設けられ第１判定手
段の判定が満足されるときデータバス上のアドレス制御
用データをデータ制御部およびアドレス／データ用バス
を経由して取込む制御手段と、アドレス制御部に設けら
れアドレスバス上のアドレスデータが当該アドレス制御
部と対をなすデータ制御部に対応するものか否か判定す
る第２判定手段と、アドレス制御部に設けられ第２判定
手段の判定が満足されるとき取込み指令をアドレス／デ
ータ信号線によりデータ制御部に送る制御手段と、デー
タ制御部に設けられアドレス／データ信号線からの取込
み指令に応じてデータバス上のデータ制御用データを取
込む制御手段と、メモリに対するアドレス制御部および
データ制御部のアクセスに際しアドレス／データ用バス
を通してアドレス制御部とデータ制御部との間の動作の
同期をとる制御手段とを備える。

【００２０】第３の発明の情報処理装置は、コントロー
ルバス、アドレスバス、およびデータバスと、これらバ
スに接続された制御部と、コントロールバスおよびアド
レスバスに接続されたアドレス制御部と、コントロール
バスおよびデータバスに接続されたデータ制御部と、ア
ドレス制御部およびデータ制御部に接続されたメモリ
と、アドレス制御部とデータ制御部との間に接続された
アドレス／データ用バスおよびアドレス／データ信号線
と、制御部に設けられアドレス制御部およびデータ制御
部を指定するためのアドレスデータをアドレスバスに送
る制御手段と、制御部に設けられアドレス制御部を動か
すためのアドレス制御用データをデータバスに送る制御
手段と、制御部に設けられデータ制御部を動かすための
データ制御用データをデータバスに送る制御手段と、ア
ドレス制御部に設けられアドレスバス上のアドレスデー
タが当該アドレス制御部に対応するものか否か判定する
第１判定手段と、アドレス制御部に設けられ第１判定手
段の判定が満足されるときデータ要求指令をアドレス／
データ信号線によりデータ制御部に送る制御手段と、デ
ータ制御部に設けられアドレス／データ信号線からデー
タ要求指令を受けるとデータバス上のアドレス制御用デ
ータを取込みそれをアドレス／データ用バスによりアド
レス制御部に送る制御手段と、アドレス制御部に設けら
れアドレスバス上のアドレスデータが当該アドレス制御
部と対をなすデータ制御部に対応するものか否か判定す
る第２判定手段と、アドレス制御部に設けられ第２判定
手段の判定が満足されるときデータ取込み指令をアドレ
ス／データ信号線によりデータ制御部に送る制御手段
と、データ制御部に設けられアドレス／データ信号線か
らデータ取込み指令を受けるとデータバス上のデータ制
御用データを取込む制御手段と、メモリに対するアドレ
ス制御部およびデータ制御部のアクセスに際しアドレス
／データ用バスを通してアドレス制御部とデータ制御部
との間の動作の同期をとる制御手段とを備える。

【００２１】第４の発明の情報処理装置は、コントロー
ルバス、アドレスバス、およびデータバスと、これらバ
スに接続された制御部と、コントロールバスおよびアド
レスバスに接続されたアドレス制御部と、コントロール
バスおよびデータバスに接続されたデータ制御部と、ア
ドレス制御部およびデータ制御部に接続されたメモリ
と、アドレス制御部とデータ制御部との間に接続された
アドレス／データ用バスおよびアドレス／データ信号線
と、制御部に設けられアドレス制御部およびデータ制御
部を指定するためのアドレスデータをアドレスバスに送
る制御手段と、制御部に設けられアドレス制御部を動か
すためのアドレス制御用データをデータバスに送る制御
手段と、制御部に設けられデータ制御部を動かすための
データ制御用データをデータバスに送る制御手段と、ア
ドレス制御部に設けられアドレスバス上のアドレスデー
タが当該アドレス制御部に対応するものか否か判定する
第１判定手段と、アドレス制御部に設けられ第１判定手
段の判定が満足されるときデータ要求指令をアドレス／
データ信号線によりデータ制御部に送る制御手段と、デ
ータ制御部に設けられアドレス／データ信号線からデー
タ要求指令を受けるとデータバス上のアドレス制御用デ
ータを取込みそれをアドレス／データ用バスによりアド
レス制御部に送る制御手段と、アドレス制御部に設けら
れアドレスバス上のアドレスデータが当該アドレス制御
部と対をなすデータ制御部に対応するものか否か判定す
る第２判定手段と、アドレス制御部に設けられ第２判定
手段の判定が満足されるときデータ取込み指令をアドレ
ス／データ信号線により上記データ制御部に送る制御手
段と、データ制御部に設けられアドレス／データ信号線
からデータ取込み指令を受けるとデータバス上のデータ
制御用データを取込む制御手段と、メモリに対するアド
レス制御部およびデータ制御部のアクセスに際しアドレ
ス／データ用バスおよびアドレス／データ信号線のいず
れか一方を通してアドレス制御部とデータ制御部との間
の動作の同期をとる制御手段とを備える。

【００２２】

【作用】第１、第２、第３、および第４の発明のいずれ
の情報処理装置も、アドレスバス上のアドレスデータが
アドレス制御部およびデータ制御部に対応するものか否
か判定する。この判定が満足されるとき、データバス上
のアドレス制御用データをデータ制御部およびアドレス
／データ用バスを経由してアドレス制御部に取込み、デ
ータバス上のデータ制御用データについてはそのままデ
ータ制御部に取込む。そして、メモリに対するアドレス
制御部およびデータ制御部のアクセスに際し、アドレス
／データ用バスを通してアドレス制御部とデータ制御部
との間の動作の同期をとる。

【００２３】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。

【００２４】図１に示すように、制御部であるところの
ＣＰＵ４がコントロールバス１、アドレスバス２、およ
びデータバス３に接続される。アドレス制御部５は、コ
ントロールバス１およびアドレスバス２に接続される。
データ制御部６は、コントロールバス１およびデータバ
ス３に接続される。

【００２５】アドレス制御部５およびデータ制御部６に
メモリ７が接続される。

【００２６】アドレス制御部５とデータ制御部６との間
に、アドレス／データバス１１、およびアドレス／デー
タ信号線１２が接続される。なお、図５の従来装置に設
けられていたアドレス／データコントロール信号線９は
除去される。

【００２７】つぎに、上記の構成の作用を説明する。

【００２８】ＣＰＵ４は、メモリ７に対するアクセスを
行なう場合、初めにメモリコントローラ８に対してポー
トアクセスを行なう。すなわち、アドレス制御部５を動
かすためのアドレス制御用データをアドレス制御部５の
ポートにセットするべく、かつデータ制御部６を動かす
ためのデータ制御用データをデータ制御部６のポートに
セットするべく、制御を行なう。

【００２９】この場合、アドレス制御部５のポートおよ
びデータ制御部６のポートにそれぞれ対応するアドレス
データがＣＰＵ４からアドレスバス２に送られ、アドレ
ス制御用データおよびデータ制御用データがそれぞれＣ
ＰＵ４からデータバス３に送られる。

【００３０】アドレス制御部５は、アドレスバス２上の
アドレスデータが当該アドレス制御部のポートに対応す
るものか否か判定し、この判定が満足されるとき、アド
レスデータをラッチするとともに、低レベル“Ｌ”の信
号をデータ要求指令としてアドレス／データ信号線１２
によりデータ制御部６に送る。

【００３１】データ制御部６は、アドレス／データ信号
線１２からデータ要求指令を受けると、データバス３上
のアドレス制御用データを有効として取込み、それをア
ドレス／データ用バス１１に通してアドレス制御部５に
送る。この場合、アド例制御用データの流れを図１に破
線で示す。

【００３２】アドレス制御部５は、アドレス／データ用
バス１１を通して送られるアドレス制御用データを取込
み、それをセットする。

【００３３】このようなアドレス制御部５に対するポー
トアクセスに際し、ＣＰＵ４からデータ書込み指令があ
ると、このようにして、アドレス制御用データがアドレ
ス制御部５のポートにセットされる際、ＣＰＵ４から書
込み指令があると、アドレス制御部５にラッチされたア
ドレスデータに基づき、メモリ７に対してデータ書込み
用のアドレス指定がなされる。また、アドレス制御用デ
ータがアドレス制御部５のポートにセットされる際、Ｃ
ＰＵ４から読出し指令があると、アドレス制御部５にラ
ッチされたアドレスデータに基づき、メモリ７に対して
データ読出し用のアドレス指定がなされる。

【００３４】このアドレス制御部５に対するアクセス時
の作用を図２のタイムチャートに示している。“BALE”
はアドレスをラッチするための信号、“IOW ”はデータ
の書込み時のタイミングをとるための信号、“IOR ”は
データの読込み時のタイミングをとるための信号であ
る。

【００３５】一方、アドレス制御部５は、アドレスバス
２上のアドレスデータが当該アドレス制御部５と対をな
すデータ制御部６のポートに対応するものか否か判定
し、この判定が満足されるとき、高レベル“Ｈ”の信号
をデータ取込み指令としてアドレス／データ信号線１２
によりデータ制御部６に送るとともに、判定済みのアド
レスデータを取込んでそれをアドレス／データバス１１
によりデータ制御部６に送る。

【００３６】データ制御部６は、アドレス／データ信号
線１２からデータ取込み指令を受けると、アドレス／デ
ータバス１１を通して送られるアドレスデータをラッチ
するとともに、データバス３上のデータ制御用データを
有効として取込み、それをセットする。この場合のデー
タ制御用データの流れを図１に一点鎖線で示す。

【００３７】このようにして、データ制御用データがデ
ータ制御部６のポートにセットされる際、ＣＰＵ４から
書込み指令があると、データバス３上のデータ（画像情
報）がデータ制御部６が取込まれ、それがアドレス制御
部５によって指定されているメモリ７の所定アドレスに
対し書込まれる。また、データ制御用データがデータ制
御部６のポートにセットされる際、ＣＰＵ４から読出し
指令があると、アドレス制御部５によって指定されてい
るメモリ７の所定アドレスから、データ（画像情報）が
読出される。この読出されるデータは、データ制御部６
からデータバス３へ送られる。

【００３８】このデータ制御部６に対するアクセス時の
作用を図３のタイムチャートに示している。

【００３９】ところで、メモリ７に対するアドレス制御
部５およびデータ制御部６のアクセスに際し、アドレス
制御部５によるアドレス指定の動作とデータ制御部６に
よるデータの書込み／読出しの動作との間には同期が必
要であり、この同期のための信号がアドレス／データ用
バス１１を介してアドレス制御部５からデータ制御部６
へ転送される。

【００４０】すなわち、メモリ７に対するアクセスに際
しては、アドレス／データ用バス１１を同期信号の転送
用として使うようにしており、これにより図５の従来装
置に設けられていたアドレス／データコントロール信号
線９が不要となる。

【００４１】以上のように、アドレスバス３上のアドレ
スデータをアドレス制御部５に取込み、その取込んだア
ドレスデータがアドレス制御部５およびデータ制御部６
に対応するものか否か判定し、この判定が満足されると
き、データバス３上のアドレス制御用データをデータ制
御部６およびアドレス／データ用バス１１を経由してア
ドレス制御部５に取込み、データバス３上のデータ制御
用データについてはそのままデータ制御部６に取込む構
成としたので、データバス３とアドレス制御部５との信
号線接続は不要であり、しかもデータ制御部６とアドレ
スバス２との信号線接続も不要である。

【００４２】つまり、メモリコントローラ８とバス１，
２，３との間には合計４本の信号線があればよく、信号
線数の削減が図れる。また、アドレス／データ用バス１
１を同期信号の転送用として兼用する構成であるから、
信号線数の増加を避けることができる。

【００４３】したがって、信号線数の削減が図れる分、
また信号線数の増加を避けることができる分、回路基板
上の限られたスペースを他の部品の取付けや配線パター
ンの印刷に有効に利用することができ、装置の小形化な
どに大きく貢献することができる。

【００４４】なお、上記実施例では画像情報の処理を例
に説明したが、対象となる情報の種類について限定はな
く、要旨を変えない範囲で種々変形実施可能である。

【００４５】ところで、上記実施例が適用される画像記
憶装置いわゆる画像ファイリング装置の一例を図６に示
す。

【００４６】この画像ファイリング装置は、制御モジュ
ール１０、メモリモジュール１２０、画像処理モジュー
ル１４、通信制御モジュール１６、スキャナ装置１８、
光ディスク２０並びに光ディスク装置２２、キーボード
２３、ＣＲＴディスプレイ装置２４、プリンタ装置２
５、磁気ディスク２６並びに磁気ディスク装置２７、マ
ウス２９、システムバス３０、および画像バス３２によ
り構成される。

【００４７】制御モジュール１０は、画像の記憶、検索
および編集処理等のための各種制御を行なうＣＰＵ３４
を備え、かつ光ディスク装置２２および磁気ディスク装
置２７とＣＰＵ３４とを接続するインターフェース回路
３６を備える。また、ＣＰＵ３４に、キーボード２３お
よびマウス２９が接続される。

【００４８】メモリモジュール１２０は、画像の記憶、
検索、編集等の各種制御プログラムおよび管理情報等を
記憶するメインメモリ３８、Ａ４サイズの原稿数頁分の
画像に対応する記憶容量を有する画像メモリとしてのペ
ージメモリ４０、表示用インターフェースとしての表示
メモリ４２、および表示制御部４４などから構成され
る。ページメモリ４０の一部には、バッファメモリ領域
４０ａが設けられる。ページメモリ４０は、たとえば光
ディスク２０に記憶する画像や光ディスク２０から読出
される画像を一時記憶する。

【００４９】表示メモリ４２は、ＣＲＴディスプレイ装
置２４によって表示される画像を一時記憶する。この表
示メモリ４２には、ＣＲＴディスプレイ装置２４におけ
る表示ウィンドウ内に実際に表示される画像、たとえば
ページメモリ４０からの画像、あるいはバッファメモリ
４０ａからの画像に対して、拡大、縮小、回転、挿入ま
たは白黒反転等の処理を施された画像が記憶される。表
示制御部４４は、ＣＲＴディスプレイ装置２４の表示処
理の制御等を行なう。

【００５０】画像処理モジュール１４は、画像の拡大、
縮小処理を施す拡大縮小回路４６、画像の回転処理を行
なう縦横変換回路４８、画像の圧縮（冗長度を少なくす
る）を行なう符号化処理を施しかつ伸長（少なくされた
冗長度を元に戻す）を行なう符号化処理を施す圧縮伸長
回路（ＣＯＤＥＣ）５０、スキャナ装置１８用のスキャ
ナインターフェース５２、プリンタ装置２５用のプリン
タインターフェース５４、および拡大縮小回路４６並び
に縦横変換回路４８と、圧縮伸長回路５０、スキャナイ
ンターフェース５２、プリンタインターフェース５４と
を接続する内部バス５６により構成される。

【００５１】圧縮伸長回路５０は、ＭＨ（Modified Huf
fman）方式、あるいはＭＲ（Modified Read ）方式など
を用いて、帯域圧縮、あるいは帯域伸長を行なう。

【００５２】通信制御モジュール１６は、たとえばＬＡ
Ｎに接続されるＢＣＰ（Bus Communication Processor
）などの通信インターフェース５８によって構成され
る。また、通信制御モジュール１６には、ＦＣＰ（ファ
クシミリ接続機構）、パーソナルコンピュータ等の外部
機器とインターフェースを介して接続されるＵＣＰ（Un
iversal Communication Processor ）が設けられたもの
であってもよい。

【００５３】システムバス３０は、各種装置の制御信号
用のバスであり、制御モジュール１０に対し、メモリモ
ジュール１２０、画像モジュール１４、通信制御モジュ
ール１６を接続している。また、画像バス３２は、画像
用で、メモリモジュール１２０に対し、画像処理モジュ
ール１４および通信制御モジュール１６を接続してい
る。

【００５４】スキャナ装置１８はたとえば２次元操作装
置で、原稿（文書）上をレーザビーム光で２次元操作す
ることにより、原稿上の画像に応じた電気信号を得るも
のである。

【００５５】光ディスク装置２２は、スキャナ装置１８
で読取られた画像を光ディスク２０に順次記憶する。ま
た、キーボード２３等によって指定される検索タイトル
に対応した画像を光ディスク２０から検索する。光ディ
スク２０は追記形でも書替可能形でもよい。

【００５６】キーボード２３は光ディスク２０に記憶す
る画像に対応する固有の検索タイトルおよび記憶、検
索、編集処理等の各種動作指令等を入力するためのもの
である。また、マウス２９は、たとえばＣＲＴディスプ
レイ装置２４の表示ウィンドウ上に表示されるカーソル
（図示せず）を上下、左右方向に任意に移動させ、所望
の位置で指示を与えることにより、カーソルが位置して
いる表示内容（種々の動作モード、画像編集のための領
域指定またはアイコン等）を選択または指示するもので
ある。

【００５７】ＣＲＴディスプレイ装置（陰極線管表示装
置）２４は、スキャナ装置１８で読取られた画像並びに
光ディスク２０から検索された画像を表示する。このＣ
ＲＴディスプレイ装置２４の表示ウィンドウ上の上端、
下端、右端にアイコン等が表示される。

【００５８】プリンタ装置２５は、スキャナ装置１８で
読取られた画像、光ディスク２０から検索された画像ま
たはＣＲＴディスプレイ装置２４で表示している画像を
印字出力（ハードコピー）する。

【００５９】磁気ディスク装置２７は、自身の装置に装
着された磁気ディスク２６に各種制御プログラムを記憶
するとともに、キーボード２３から入力される検索タイ
トルとこの検索タイトルに対応する画像が記憶される光
ディスク２０上の記憶アドレス、画像サイズ、検索頻度
等からなる検索データ（検索情報）を記憶する。

【００６０】上記検索データは文書管理テーブルによっ
て管理されるようになっており、この文書管理テーブル
はタイトル管理テーブル２６ａ、頁管理テーブル２６
ｂ、およびレコード管理テーブル２６ｃにより構成され
る。

【００６１】タイトル管理テーブル２６ａには、複数の
検索キーからなる検索タイトル（画像名）ごとに対応し
て１つの書類番号と書類単位の検索頻度（検索回数：ア
クセス頻度）が記憶される。上記頁管理テーブル２６ｂ
には、１つの書類の頁単位にレコード番号が記憶される
ようになっており、１つの頁ごとに１つのレコード番号
が対応して記憶されている。レコード管理テーブル２６
ｃには、レコード番号ごとに画像の光ディスク１９にお
ける記憶アドレス（記憶開始位置）、文書サイズ（画像
サイズ）、および圧縮方式や解像度などの画像属性が記
憶される。

【００６２】上記記憶アドレスは、論理アドレスであ
り、アクセス時にはここら物理トラックアドレスおよび
物理セクタアドレスが算出される。

【００６３】このような画像ファイリング装置におい
て、ＣＰＵ３４が、上記実施例のＣＰＵ１に対応する。
ページメモリ４０が、上記実施例のメモリ７およびメモ
リコントローラ８に対応する。

【００６４】

【発明の効果】以上述べたようにこの発明によれば、第
１、第２、第３、および第４の発明のいずれの情報処理
装置も、アドレスバス上のアドレスデータがアドレス制
御部およびデータ制御部に対応するものか否か判定し、
この判定が満足されるとき、データバス上のアドレス制
御用データをデータ制御部およびアドレス／データ用バ
スを経由してアドレス制御部に取込み、データバス上の
データ制御用データについてはそのままデータ制御部に
取込み、さらにメモリに対するアドレス制御部およびデ
ータ制御部のアクセスに際しアドレス／データ用バスを
通してアドレス制御部とデータ制御部との間の動作の同
期をとる構成としたので、メモリアクセスに支障を生じ
ることなくメモリコントローラとバスとの間の信号線数
の削減が図れる情報処理装置を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例の制御回路のブロック図。

【図２】同実施例のアドレス制御部へのポートアクセス
時の作用を説明するためのタイムチャート。

【図３】同実施例のデータ制御部へのポートアクセス時
の作用を説明するためのタイムチャート。

【図４】従来装置の制御回路のブロック図。

【図５】従来装置の作用を説明するためのタイムチャー
ト。

【図６】同実施例に関わる画像ファイリング装置のブロ
ック図。

【符号の説明】

１…コントロールバス、２…アドレスバス、３…データ
バス、４…ＣＰＵ、５…アドレス制御部、６…データ制
御部、７…メモリ、８…メモリコントローラ、９…アド
レス／データコントロール信号線、１１…アドレス／デ
ータ用バス、１２…アドレス／データ信号線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コントロールバス、アドレスバス、およ
   びデータバスと、 これらバスに接続された制御部と、 前記コントロールバスおよびアドレスバスに接続された
   アドレス制御部と、 前記コントロールバスおよびデータバスに接続されたデ
   ータ制御部と、 前記アドレス制御部およびデータ制御部に接続されたメ
   モリと、 前記アドレス制御部とデータ制御部との間に接続された
   アドレス／データ用バスと、 前記アドレス制御部およびデータ制御部を指定するため
   のアドレスデータを前記制御部からアドレスバスに送る
   制御手段と、 前記アドレス制御部を動かすためのアドレス制御用デー
   タを前記制御部からデータバスに送る制御手段と、 前記データ制御部を動かすためのデータ制御用データを
   前記制御部からデータバスに送る制御手段と、 前記アドレスバス上のアドレスデータが前記アドレス制
   御部に対応するものか否か判定する判定手段と、 この判定が満足されるとき、前記データバス上のアドレ
   ス制御用データを前記データ制御部およびアドレス／デ
   ータ用バスを経由して前記アドレス制御部に送る制御手
   段と、 前記アドレスバス上のアドレスデータが前記データ制御
   部に対応するものか否か判定する判定手段と、 この判定が満足されるとき、前記データバス上のデータ
   制御用データを前記データ制御部にそのまま取込む制御
   手段と、 前記メモリに対する前記アドレス制御部およびデータ制
   御部のアクセスに際し、前記アドレス／データ用バスを
   通してアドレス制御部とデータ制御部との間の動作の同
   期をとる制御手段と、 を備えたことを特徴とする情報処理装置。
2. 【請求項２】 コントロールバス、アドレスバス、およ
   びデータバスと、 これらバスに接続された制御部と、 前記コントロールバスおよびアドレスバスに接続された
   アドレス制御部と、 前記コントロールバスおよびデータバスに接続されたデ
   ータ制御部と、 前記アドレス制御部およびデータ制御部に接続されたメ
   モリと、 前記アドレス制御部とデータ制御部との間に接続された
   アドレス／データ用バスおよびアドレス／データ信号線
   と、 前記制御部に設けられ、前記アドレス制御部およびデー
   タ制御部を指定するためのアドレスデータを前記アドレ
   スバスに送る制御手段と、 前記制御部に設けられ、前記アドレス制御部を動かすた
   めのアドレス制御用データを前記データバスに送る制御
   手段と、 前記制御部に設けられ、前記データ制御部を動かすため
   のデータ制御用データを前記データバスに送る制御手段
   と、 前記アドレス制御部に設けられ、前記アドレスバス上の
   アドレスデータが当該アドレス制御部に対応するものか
   否か判定する第１判定手段と、 前記アドレス制御部に設けられ、前記第１判定手段の判
   定が満足されるとき、前記データバス上のアドレス制御
   用データを前記データ制御部および前記アドレス／デー
   タ用バスを経由して取込む制御手段と、 前記アドレス制御部に設けられ、前記アドレスバス上の
   アドレスデータが当該アドレス制御部と対をなすデータ
   制御部に対応するものか否か判定する第２判定手段と、 前記アドレス制御部に設けられ、前記第２判定手段の判
   定が満足されるとき、取込み指令を前記アドレス／デー
   タ信号線により前記データ制御部に送る制御手段と、 前記データ制御部に設けられ、前記アドレス／データ信
   号線からの取込み指令に応じて前記データバス上のデー
   タ制御用データを取込む制御手段と、 前記メモリに対する前記アドレス制御部およびデータ制
   御部のアクセスに際し、前記アドレス／データ用バスを
   通してアドレス制御部とデータ制御部との間の動作の同
   期をとる制御手段と、 を備えたことを特徴とする情報処理装置。
3. 【請求項３】 コントロールバス、アドレスバス、およ
   びデータバスと、 これらバスに接続された制御部と、 前記コントロールバスおよびアドレスバスに接続された
   アドレス制御部と、 前記コントロールバスおよびデータバスに接続されたデ
   ータ制御部と、 前記アドレス制御部およびデータ制御部に接続されたメ
   モリと、 前記アドレス制御部とデータ制御部との間に接続された
   アドレス／データ用バスおよびアドレス／データ信号線
   と、 前記制御部に設けられ、前記アドレス制御部およびデー
   タ制御部を指定するためのアドレスデータを前記アドレ
   スバスに送る制御手段と、 前記制御部に設けられ、前記アドレス制御部を動かすた
   めのアドレス制御用データを前記データバスに送る制御
   手段と、 前記制御部に設けられ、前記データ制御部を動かすため
   のデータ制御用データを前記データバスに送る制御手段
   と、 前記アドレス制御部に設けられ、前記アドレスバス上の
   アドレスデータが当該アドレス制御部に対応するものか
   否か判定する第１判定手段と、 前記アドレス制御部に設けられ、前記第１判定手段の判
   定が満足されるとき、データ要求指令を前記アドレス／
   データ信号線により前記データ制御部に送る制御手段
   と、 前記データ制御部に設けられ、前記アドレス／データ信
   号線からデータ要求指令を受けると、前記データバス上
   のアドレス制御用データを取込み、それを前記アドレス
   ／データ用バスにより前記アドレス制御部に送る制御手
   段と、 前記アドレス制御部に設けられ、前記アドレスバス上の
   アドレスデータが当該アドレス制御部と対をなすデータ
   制御部に対応するものか否か判定する第２判定手段と、 前記アドレス制御部に設けられ、前記第２判定手段の判
   定が満足されるとき、データ取込み指令を前記アドレス
   ／データ信号線により前記データ制御部に送る制御手段
   と、 前記データ制御部に設けられ、前記アドレス／データ信
   号線からデータ取込み指令を受けると、前記データバス
   上のデータ制御用データを取込む制御手段と、 前記メモリに対する前記アドレス制御部およびデータ制
   御部のアクセスに際し、前記アドレス／データ用バスを
   通してアドレス制御部とデータ制御部との間の動作の同
   期をとる制御手段と、 を備えたことを特徴とする情報処理装置。
4. 【請求項４】 コントロールバス、アドレスバス、およ
   びデータバスと、 これらバスに接続された制御部と、 前記コントロールバスおよびアドレスバスに接続された
   アドレス制御部と、 前記コントロールバスおよびデータバスに接続されたデ
   ータ制御部と、 前記アドレス制御部およびデータ制御部に接続されたメ
   モリと、 前記アドレス制御部とデータ制御部との間に接続された
   アドレス／データ用バスおよびアドレス／データ信号線
   と、 前記制御部に設けられ、前記アドレス制御部およびデー
   タ制御部を指定するためのアドレスデータを前記アドレ
   スバスに送る制御手段と、 前記制御部に設けられ、前記アドレス制御部を動かすた
   めのアドレス制御用データを前記データバスに送る制御
   手段と、 前記制御部に設けられ、前記データ制御部を動かすため
   のデータ制御用データを前記データバスに送る制御手段
   と、 前記アドレス制御部に設けられ、前記アドレスバス上の
   アドレスデータが当該アドレス制御部に対応するものか
   否か判定する第１判定手段と、 前記アドレス制御部に設けられ、前記第１判定手段の判
   定が満足されるとき、データ要求指令を前記アドレス／
   データ信号線により前記データ制御部に送る制御手段
   と、 前記データ制御部に設けられ、前記アドレス／データ信
   号線からデータ要求指令を受けると、前記データバス上
   のアドレス制御用データを取込み、それを前記アドレス
   ／データ用バスにより前記アドレス制御部に送る制御手
   段と、 前記アドレス制御部に設けられ、前記アドレスバス上の
   アドレスデータが当該アドレス制御部と対をなすデータ
   制御部に対応するものか否か判定する第２判定手段と、 前記アドレス制御部に設けられ、前記第２判定手段の判
   定が満足されるとき、データ取込み指令を前記アドレス
   ／データ信号線により前記データ制御部に送る制御手段
   と、 前記データ制御部に設けられ、前記アドレス／データ信
   号線からデータ取込み指令を受けると、前記データバス
   上のデータ制御用データを取込む制御手段と、 前記メモリに対する前記アドレス制御部およびデータ制
   御部のアクセスに際し、前記アドレス／データ用バスま
   たはアドレス／データ信号線のいずれか一方をを通して
   アドレス制御部とデータ制御部との間の動作の同期をと
   る制御手段と、 を備えたことを特徴とする情報処理装置。