JPH0362250A - 画像情報処理装置 - Google Patents

画像情報処理装置

Info

Publication number
JPH0362250A
JPH0362250A JP1198317A JP19831789A JPH0362250A JP H0362250 A JPH0362250 A JP H0362250A JP 1198317 A JP1198317 A JP 1198317A JP 19831789 A JP19831789 A JP 19831789A JP H0362250 A JPH0362250 A JP H0362250A
Authority
JP
Japan
Prior art keywords
bus
image information
dmac
processing means
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1198317A
Other languages
English (en)
Inventor
Noriaki Shimizu
清水 則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1198317A priority Critical patent/JPH0362250A/ja
Priority to EP19900308250 priority patent/EP0411836A3/en
Priority to KR1019900011844A priority patent/KR930004441B1/ko
Publication of JPH0362250A publication Critical patent/JPH0362250A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えば画像情報登録、検索等を行う画像情
報ファイリング装置等の画像情報処理装置に関し、特に
装置内部の複数のモジュールを接続するバスの制御を容
易にした画像情報処理装置に関する。
(従来の技術) 近年、多量に発生する文書などの画像情報をスキャナ(
2次元走査装置)によって読取り、この読取った画像情
報を光ディスクに記憶し、この記憶されている画像情報
を検索して読出し、それを出力装置たとえばCRTデイ
スプレィ装置あるいは記録装置で目視し得る状態に出力
する画像情報処理装置が実用化されている。
このような画像情報処理装置では、先ディスク装置から
読出した情報を処理したり検索したりするプロセッサと
してマイクロコンピュータ(以下、「CP UJという
。)が用いられており、このCPUはシステムバスを介
してメモリにアクセスするようになっている。また、メ
モリと外部装置との間で情報の送受を行なうためにDM
A (ダイレクト・メモリ・アクセス)チャネルが設け
られるのが一般的であり、このDMAチャネルの制御の
下に、システムバスを介してメモリと外部装置との間の
情報の送受を行なうようになっている。
したがって、システムバスを使用したいという要求がバ
スマスタとしてのCPU及びDMAチャネルから同時に
発生することもあり、このような場合はいずれにシステ
ムバスを使用する権利(使用権)を与えるかを調停制御
しなければならない。
このような、複数のバスマスタが存在する場合のバス調
停方法として、従来、「ラウンド・ロビン方式」が知ら
れている。このラウンド・ロビン方式は、バスの使用要
求が競合した場合、最後にバスを使用したバスマスタの
優先度を最低に設定しておき、バス使用権が特定のバス
マスタに集中しないようにバス調停を行う方法である。
しかしながら、このラウンド・ロビン方式は、バスマス
タの数が増えれば増えるほど調停制御回路が複雑になり
、ひいては画像情報処理装置の71−ドウエア量が増大
するという欠点があった。
(発明が解決しようとする課題) この発明は、上記したようにラウンド・ロビン方式を採
用するものは、バスマスクの数が増えれば増えるほど調
停制御回路が複雑になり、ひいては画像情報処理装置の
ハードウェア量が増大するという欠点を除去するために
なされたもので、バスマスタの数が増えても調停制御回
路が複雑になることなく、シたがってハードウェア量の
増化を抑止することのできる画像情報処理装置を提供す
ることを目的とする。
[発明の構成] (課題を解決するための手段) この発明の画像情報処理装置は、画像情報を記録する記
録媒体と、この記録媒体に対する画像情報の送受を行う
第1のバスと、この第1のバスに接続される第1の処理
手段とを具備し、前記第1のバスを介して前記記録媒体
と前記第1の処理手段との間で画像情報の伝送を行うこ
とにより画像情報の記録再生を行なう画像情報処理装置
において、前記第1の処理手段に第2のバスを介して接
続される複数の第2の処理手段と、この複数の第2の処
理手段を所定の組み合わせで複数のグループに分類し、
この分類された各グループの中で前記第2のバスを優先
的に使用し得る1つの第2の処理手段を決定する第1の
決定手段と、この第1の決定手段により決定された各グ
ループにおける前記第2のバスを優先的に使用し得る第
2の処理手段の中で、さらに前記第2のバスを優先的に
使用し得る第2の処理手段を決定する第2の決定手段と
、この第2の決定手段により決定された第2の処理手段
のみに前記第2のバスの使用を可能ならしめるバス制御
手段とを具備したことを特徴とする。
(作用) この発明は、複数の第2の処理手段のうちの例えば2つ
ずつを組み合わせて複数のグループを形成し、各グルー
プの2つの第2の処理手段の間は例えばrHOLDRE
Q/HOLDACK方式」を用いて第2のバスを使用で
きる第2の処理手段を決定し、このようにして決定され
た各グループを代表する第2の処理手段を、さらに例え
ば「ラウンド・ロビン方式」を用いて第2のバスを使用
できる第2の処理手段を決定するといった、所謂、バス
調停制御を階層構造にしたものである。これにより、H
OLDREQ/HOLDACK方式によるバス調停制御
には特別の回路を必要としないので、バスマスタとして
の処理手段の数が増えてもラウンド・ロビン方式に係る
バス調停制御回路がバスマスタの増加に伴って複雑にな
るということを抑止でき、したがって、画像情報処理装
置のハードウェア量の増加を抑止できるものとなってい
る。
(実施例) 以下、この発明の一実施例について図面を参照して説明
する。
第4図は、この発明に係る画像情報処理装置の構成例を
示すものである。
すなわち、上記画像情報処理装置は、制御モジュール1
0、メモリモジュール12、画像処理モジュール14、
通信制御モジュール16、スキャナ装置18、光ディス
ク20並びに光デイスク装置22、キーボード23、C
RTデイスプレィ装置1124、プリンタ装置25、磁
気ディスク26並びに磁気ディスク装置27、マウス2
9、システムバス30、及び画像バス32によって構成
されている。
制御モジュール10は、画像情報の記憶、検索及び編集
処理等の各種処理を行うCPU34と、光デイスク装置
22及び磁気ディスク装置27とCPU34とを接続す
るインタフェース回路36とから構成されている。CP
U34には、キーボード23及びマウス29が接続され
るようになっている。また、インタフェース回路36は
、DMAチャネル及びその付属回路により構成されるも
ので、光デイスク装置22あるいは磁気ディスク装置2
7とメモリモジュール12内の各メモリ、画像処理モジ
ュール14、あるいは通信制御モジュールとの間で、C
PU34介在することなく、高速にデータ転送を行なう
ものである。
メモリモジュール12は、画像情報の記憶、検索、編集
等の各種処理プログラム及び管理情報等を記憶するメイ
ンメモリ38、A4サイズの原稿数頁分の画像情報に対
応する記憶容量を有する画像メモリとしてのページメモ
リ40.及び表示用インタフェースとしての表示メモリ
42と表示制御部44などから構成されている。
上記ページメモリ40の一部には、バッファメモリ領域
40aが設けられている。このバッファメモリ領域40
aは図示しないカウンタ、によって書込み、読出しの制
御がなされる。ページメモリ40は、例えば光ディスク
20に記憶する画像情報や光ディスク20から読出され
た画像情報を一時記憶するメモリである。また、表示メ
モリ42には、CRTデイスプレィ装置24に形成され
る表示ウィンドウ(図示せず)内に実際に表示される画
像情報、即ちページメモリ40の画像情報に対して拡大
、縮小、回転、挿入、あるいは白黒反転等を施された画
像情報が記憶されるものである。
表示制御部44は、CRTデイスプレィ装置24の表示
処理の制御等を行うものである。
画像処理モジュール14は、画像情報の拡大、縮小を行
う拡大縮小回路46、画像情報を縦横変換することによ
り、画像情報の回転処理を行う縦横変換回路48、画像
情報の圧縮(冗長度を少なくする)及び伸長(少なくさ
れた冗長度を元に戻す)による符号化処理を施す圧縮伸
長回路(CODEC)50、スキャナ装置18用のスキ
ャナインタフェース52、プリンタ装置25用のプリン
タインタフェース54、及び拡大縮小回路46及び縦横
変換回路48と、圧縮伸長回路50゜スキャナインタフ
ェース52、及びプリンタインタフェース54と゛を接
続する内部バス56によって構成されている。
通信制御モジュール16は、通信インタフェース58に
より構成され、通信回線を介して送信されてきた検索情
報をメインメモリ38へ供給したり、送信されてきた検
索情報に対応した画像情報を送信する。さらに、光ディ
スク20に記憶する画像情報をページメモリ40へ供給
するとともに、画像情報に対応した検索情報をメインメ
モリ38へ供給するものである。通信インタフェース5
8の詳細については後述する システムバス30は、各モジュール間の制御情報送受用
のバスであり、制御モジュール10、メモリモジュール
12、画像処理モジュール14、及び通信制御モジュー
ル16の間を相互に接続するものである。また、画像バ
ス32は画像情報送受用のバスであり、メモリモジュー
ル12、画1象処理モジュール14、及び通信制御モジ
ュール16の間を相互に接続するものである。
スキャナ装置18はたとえば2次元走査装置で、原稿(
文書)上をレーザビーム光で2次元走査することにより
、原稿上の画像情報に応じた電気信号を得るものである
光デイスク装置22は、スキャナ装置18で読取られた
画像情報などを光ディスク20に順次記憶するとともに
、キーボード23等によって指定される検索情報に対応
した画像情報を光ディスク20から検索するものである
キーボード23は、光ディスク20に記憶する画像情報
に対応する固有の検索情報及び記憶、検索、編集処理等
の各種動作指令を人力するものである。また、マウス2
9は、たとえばCRTデイスプレィ装置24上の表示ウ
ィンドウ上に表示されるカーソル(図示せず)を上下、
左右方向に任意に移動させ、所望の位置で指示を与える
ことにより、カーソルが位置している表示内容(種々の
動作モード、編集画像のための領域指定またはアイコン
等)を選択または指示するものである。
CRTデイスプレィ装置(陰極線管表示装置)24は、
スキャナ装置18で読取られた画像情報や光ディスク2
0から検索された画像情報を表示するものである。この
CRTデイスプレィ装置24は、画像情報を表示する表
示領域に最大4つのウィンドウ(図示せず)が形成され
ており、4つの画像情報を同時に表示することができる
マルチウィンドウ型表示装置である。この各表示ウィン
ドウに表示された画像情報は、各々独立して画像の拡大
、縮小、回転、スクロール等の処理が行われるようにな
っている。
プリンタ装置25は、スキャナ装置18で読取られた画
像情報や光ディスク20から検索された画像情報、ある
いはCRTデイスプレィ装置24で表示している画像情
報を印字出力(ハードコピー)するものである。
磁気ディスク装置27は、この磁気ディスク装置27に
装着された磁気ディスク28に各種処理プログラムを記
憶するとともに、キーボード23から人力された検索情
報とこの検索情報に対応する画像情報が記憶される光デ
イスク20上の記憶アドレス、画像サイズ等からなる検
索データを記憶するものである。
次に、上記通信インタフェース58の詳細について、第
1図に示すブロック図を参照して説明する。
図において、CPU34は、上述したように、システム
バス30を介して画像情報の記憶、検索及び編集処理等
の各種処理を行なうもので、通信インタフェース58に
接続される。
通信インタフェース58には、バスマスタとなり得る4
つのマスターデバイスである、サブCPU−A62、サ
ブCPU−B66、D M A C−As2、DMAC
−B68が備えられている。
ここで、バスマスタとは、メモリバス61を使用する権
利を獲得し、メモリバス61を専有し得るモジュールを
いう。上記サブCPU−A62、及びDMAC−As2
はローカルバスA63を介して3方向ラウンド・ロビン
方式の調停制御回路60に接続されている。また、上記
サブcpu−866、及びDMAC−868はローカル
バスB67を介して調停制御回路60に接続されている
。調停制御回路60は、ラウンド・ロビン方式により上
記サブCPU−A62、サブCPU−B66、DMAC
−As2、DMAC−B68のうちの1つに対してメモ
リバス61の使用権を与え、共有メモリ70へのアクセ
スを許可するものである。なお、調停制御回路60はシ
ステムバス30にも接続され、CPU34やメモリモジ
ュール12内の各メモリにアクセスできるようになって
いる。
上記共有メモリ70は、メモリバス61、調停制御回路
60を介して上記サブCPU−A62、サブCPU−B
66、DMAC−As2、DMAC−B68に接続され
、これらマスターデバイスが共有して使用するようにな
っている。
また、上記DMAC−A64にはインタフェースコント
ローラ72が接続され、さらに、インタフェースコント
ローラ72には図示しない入出力装置が接続されるよう
になっている。このインタフェースコントローラ72と
しては、例えば、R8232Cインタフエースコントロ
ーラ、GPIBインタフェースコントローラ、SCS 
Iインタフェースコントローラ等が用いられる。
また、上記DMAC−B68にはLANコントローラ7
4が接続され、さらに、LANコントローラ74には図
示しない回線を介して各種入出力装置が接続されるよう
になっている。
次に、本発明の概念につき、第3図を参照して説明する
。すなわち、第3図は、5つのバスマスタが存在すると
きのバス調停の様子を示すものである。図において、バ
スマスタ2とバスマスタ3とはrHOLDREQ/HO
LDACK方式」のバス調停PRC2により、いずれか
一方がバスを使用できる候補として選ばれる。そして、
選ばれた方のバスマスタをバスマスタAとする。
同様に、バスマスタ4とバスマスタ5とからI(OLD
REQ/HOLDACK方式のバス調停PRC2により
、いずれか一方を選び、選ばれた方のバスマスタをバス
マスタBとする。以上が第1段階のバス調停である。次
いで、バスマスクA1バスマスタB1及びバスマスタ1
(バスマスタC)の3つのバスマスタから、「ラウンド
・ロビン方式」のバス調停によりバスを使用できるバス
マスクを選ぶ。これが第2段階のバス調停である。そし
て、第2段階のバス調停が終了した時点で、バスにアク
セスできる唯一のバスマスタが選択されることになる。
次に、第1図に示した構成において、第2図のフローチ
ャートを参照しつつ、通信インタフェース58における
メモリバス61の使用権の獲得動作につき説明する。
フェーズ1(ステップ81〜〜510)では、ローカル
バスA63及びローカルバスB67のバスマスタをHO
LDREQ/HOLDACK方式により決定する。以下
、ローカルバスA63のバス調停について説明する。通
常は、ローカルバスA63の使用権はサブCPU−A6
2が持っていおり、これがバスマスタとして動作する。
今、DMAC−A64からバス使用要求信号であるHO
LDREQ信号が出され、サブCPU−A62において
その旨が判断されると(ステップS3)、バス使用許可
信号であるHOLDACK信号をDMAC−A64に返
送してホールド状態になる(ステップS4)。これによ
りDMAC−A64がメモリバス61の使用権を獲得し
バスマスクとなる。DMAC−A64は上記HOLDA
CK信号を受けるとローカルバスA63を介してコマン
ドを調停制御回路60に送出する(ステップS5)。
上記ステップS3において、DMAC−A64からバス
使用要求信号であるHOLDREQ信号が出されていな
いことが判断されると、サブCPU−A62からメモリ
アクセス要求があるか否かが判断される(ステップS6
)。そして、サブCPU−A62からメモリアクセス要
求があると、ローカルバスA63を介してコマンドを調
停制御回路60に送出する(ステップS5)。
また、ローカルバスB67側のサブCPU−866及び
DMAC−868についても上記と同様の動作を行うの
で(ステップS7〜510)、これらの動作の説明は省
略する。
さらに、CPJJ34からメモリアクセスを要求する場
合は(ステップS1)、上記と同様に、CPU34はシ
ステムバス30を介してコマンドを調停制御回路60に
送出する(ステップS5)。
以上によりフェーズ1の動作を終了し、フェーズ2(ス
テップSll〜513)の動作に移る。
すなわち、先ず、共有メモリ70に対するアクセス要求
のコマンドがあるか否かを判断する(ステップ511)
。そして、上記コマンドが無いことが判断されると、バ
ス調停の動作を終了する。−方、上記コマンドがあるこ
とが判断されると、メモリバス61のバスマスタをラウ
ンド・ロビン方式により決定する(ステップ512)。
共有メモリ70へのアクセス要求は、CPU34が行う
システムバス30からのアクセス、ローカルバスA63
からのアクセス、及びローカルバスB67からのアクセ
スの3種類があり、これらが3方向ラウンド・ロビン方
式を採用した調停制御回路60により制御されてメモリ
バス61のパスマス夕が決定され、共有メモリ70にア
クセスすることになる(ステップ513)。以上により
バス調停動作を終了する。
なお、DMAC−A64又はDMAC−B68は、共有
メモリ70へのアクセスが終了すると、HOLDREQ
信号の出力を停止する。これによりサブCPU−A62
又はサブCPU−B66はHOLDACK信号の出力を
停止し、再びローカルバスA63又はローカルバスB6
7のバスマスクに戻る。
以上のように、複数のバスマスタのうちの例えばサブC
PU−AとDMAC−A (CPU−BとDMAC−B
)とを一対とする複数のグループを形成し、各グループ
のサブCPU−AとD M A C−A (CPU−B
とDMAC−B)との間は例えばrHOLDREQ/H
OLDACK方式」を用いてバスマスタを決定し、この
ようにして決定された各グループを代表するバスマスタ
を、さらに、例えば「ラウンド・ロビン方式」を用いて
バスを使用できるバスマスタを決定するといった、所謂
、バス調停制御を階層構造にしたのて、HOLDREQ
/HOLDACK方式によるバス調停制御には特別の回
路を必要とせず、バスマスクとしてのマスクデバイスの
数が増えてもラウンド・ロビン方式に係るバス調停制御
回路が複雑になることはなく、したがって、画像情報処
理装置のハードウェア量の増加を抑止できるものとなっ
ている。
なお、上記実施例では、下位階層のバスマスタとしてC
PUとDMAコントローラとを用いた場合について説明
したが、これに限定されるものでなく、HOLDREQ
/HOLDACK方式あるいは他の方式によりバスマス
タを決定できるものであれば同様に適用できるものであ
り、上記実施例と同様の効果を奏するものである。
[発明の効果コ 以上詳述したようにこの発明によれば、バスマスクの数
が増えても調停制御回路が複雑になることなく、したが
ってハードウェア量の僧化を抑止することのできる画像
情報処理装置を提供てきる。
【図面の簡単な説明】
図はこの発明の一実施例を示すもので、第1図は通信イ
ンタフェースの構成を概略的に示すブロック、第2図は
動作を説明するためのフローチャート、第3図はバス調
停動作の概念を説明するための図、第4図は画像情報処
理装置の構成を概略的に示すブロック図である。 20・・・光ディスク(記録媒体)、30・・・システ
ムバス(第1のバス)、58・・・通信インタフェース
(第1の処理手段)、60・・・調停制御回路(第2の
決定手段、バス制御手段)、61・・・メモリバス(第
2のバス)、62・・・サブCP U −A(第2の処
理手段) 63・・・ローカルバスA164・・・DM
AC−A (第2の処理手段)、66・・・サブCPU
−B (第2の処理手段)、67・・・ロカルバスB1
68・・・DMAC−B(第2の処理手段)、70・・
・共有メモリ。

Claims (1)

  1. 【特許請求の範囲】 画像情報を記録する記録媒体と、この記録媒体に対する
    画像情報の送受を行う第1のバスと、この第1のバスに
    接続される第1の処理手段とを具備し、前記第1のバス
    を介して前記記録媒体と前記第1の処理手段との間で画
    像情報の転送を行うことにより画像情報の記録再生を行
    なう画像情報処理装置において、 前記第1の処理手段に第2のバスを介して接続される複
    数の第2の処理手段と、 この複数の第2の処理手段を所定の組み合わせで複数の
    グループに分類し、この分類された各グループの中で前
    記第2のバスを優先的に使用し得る1つの第2の処理手
    段を決定する第1の決定手段と、 この第1の決定手段により決定された各グループにおけ
    る前記第2のバスを優先的に使用し得る第2の処理手段
    の中で、さらに前記第2のバスを優先的に使用し得る第
    2の処理手段を決定する第2の決定手段と、 この第2の決定手段により決定された第2の処理手段の
    みに前記第2のバスの使用を可能ならしめるバス制御手
    段と を具備したことを特徴とする画像情報処理装置。
JP1198317A 1989-07-31 1989-07-31 画像情報処理装置 Pending JPH0362250A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1198317A JPH0362250A (ja) 1989-07-31 1989-07-31 画像情報処理装置
EP19900308250 EP0411836A3 (en) 1989-07-31 1990-07-27 Image processing apparatus
KR1019900011844A KR930004441B1 (ko) 1989-07-31 1990-07-31 화상 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198317A JPH0362250A (ja) 1989-07-31 1989-07-31 画像情報処理装置

Publications (1)

Publication Number Publication Date
JPH0362250A true JPH0362250A (ja) 1991-03-18

Family

ID=16389112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198317A Pending JPH0362250A (ja) 1989-07-31 1989-07-31 画像情報処理装置

Country Status (1)

Country Link
JP (1) JPH0362250A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007026022A (ja) * 2005-07-15 2007-02-01 Nec Electronics Corp バス調停装置及びバス調停方法
US7577781B2 (en) 1990-06-04 2009-08-18 Hitachi, Ltd. Bus system for use with information processing apparatus
JP2014035549A (ja) * 2012-08-07 2014-02-24 Ricoh Co Ltd バス制御装置、画像処理装置及びバス制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577781B2 (en) 1990-06-04 2009-08-18 Hitachi, Ltd. Bus system for use with information processing apparatus
US7802045B2 (en) 1990-06-04 2010-09-21 Hitachi, Ltd. Bus system for use with information processing apparatus
JP2007026022A (ja) * 2005-07-15 2007-02-01 Nec Electronics Corp バス調停装置及びバス調停方法
JP2014035549A (ja) * 2012-08-07 2014-02-24 Ricoh Co Ltd バス制御装置、画像処理装置及びバス制御方法

Similar Documents

Publication Publication Date Title
US4945499A (en) Graphic display system
US5195174A (en) Image data processing apparatus capable of composing one image from a plurality of images
JPH04344524A (ja) 画像表示装置
JP3532318B2 (ja) プログラム可能な裁定装置
JPH0362250A (ja) 画像情報処理装置
JPS62271178A (ja) 画像情報検索方式
KR930004441B1 (ko) 화상 처리장치
JP2700552B2 (ja) 画像ファイリングシステム
JPH02170255A (ja) バス制御装置および画像情報処理装置
JPH09186836A (ja) ディジタル複写機
JPH08223208A (ja) ファクシミリ蓄積交換装置
JPH07271946A (ja) 画像情報処理装置
JPH0553975A (ja) バス制御装置
JPH034367A (ja) 情報処理装置
JPS63156455A (ja) マルチメデイア用通信端末装置のハ−ドウエア構成方法
JPH0793512A (ja) 情報処理装置
JPS61273675A (ja) 3次元アドレス発生回路
JPH0793247A (ja) 情報処理装置
JPH07271955A (ja) 画像処理システム
JPS59223880A (ja) 画像処理方法および装置
JPH07271805A (ja) 画像情報処理装置
JPH05143540A (ja) 端末制御装置
JPH0793246A (ja) 情報処理装置
JPS62232275A (ja) 画像記録再生装置
JPH08174924A (ja) プリンタ装置