JPH0362264A - 画像情報処理装置 - Google Patents

画像情報処理装置

Info

Publication number
JPH0362264A
JPH0362264A JP1198341A JP19834189A JPH0362264A JP H0362264 A JPH0362264 A JP H0362264A JP 1198341 A JP1198341 A JP 1198341A JP 19834189 A JP19834189 A JP 19834189A JP H0362264 A JPH0362264 A JP H0362264A
Authority
JP
Japan
Prior art keywords
image information
memory
command
control
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1198341A
Other languages
English (en)
Inventor
Noriaki Shimizu
清水 則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1198341A priority Critical patent/JPH0362264A/ja
Priority to EP19900308250 priority patent/EP0411836A3/en
Priority to KR1019900011844A priority patent/KR930004441B1/ko
Publication of JPH0362264A publication Critical patent/JPH0362264A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的コ (産業上の利用分野) この発明は、例えば画像情報登録、検索等を行う画像情
報ファイリング装置等の画像情報処理装置に関し、特に
内部に設けられたプロセッサの負荷を軽減せしめる画像
情報処理装置に関する。
(従来の技術) 近年、多量に発生する文書などの画像情報をスキャナ(
2次元走査装置)によって読取り、この読取った画像情
報を光ディスクに記憶し、この記憶されている画像情報
を検索して読出し、それを出力装置たとえばCRTデイ
スプレィ装置あるいは記録装置で目視し得る状態に出力
する(2)像情報処理装置が実用化されている。
このような画像情報処理装置では、先ディスク装置から
読出した情報を処理したり検索したりするプロセッサと
してマイクロコンピュータ(以下、rcPUJという)
が用いられており、このCPUはシステムバスを介して
メモリや各種処理モジュールにアクセスするようになっ
ている。このような処理モジュールの1つとして、画像
情報処理装置と外部装置色の間で通信回線を介して情報
の送受を行う通信インタフェースが設けられているのが
一般的である。そして、この通信インタフェースは上記
CPUの制御のもとに動作するようになっている。
しかしながら、上記通信インタフェースは、これに接続
される外部装置の種類が多岐に亙り、その各々に対して
異なった処理を、しかも迅速に行う必要から、上記CP
Uが直接通信インタフェースを制御する構成ではCPU
の負荷が重くなり、装置全体として所定の性能が発揮で
きないという欠点があった。特に、LAN (ローカル
エリアネットワーク)コントローラ等のCPUにとって
負荷の大きい外部装置を接続した際に上記欠点が顕著に
見られた。
(発明が解決しようとする課題) この発明は、上記したように通信インタフェースは、こ
れに接続される装置の種類が多岐に亙り、その各々に対
して與なった処理を、しかも迅速に行う必要から、上記
CPUが直接通信インタフェースを制御する構成ではC
PUの負荷が重くなり、装置全体として所定の性能が発
揮できないという欠点を除去するためになされたもので
、CPUの負荷を軽減し、所定の性能を発揮することの
できる画像情報処理装置を堤供することを目的とする。
〔発明の構成〕
(課題を角ダ決するための手段) この発明の画像情報処理装置は、画像情報を記録する記
録媒体と、この記録媒体に対する画像情報の送受を制御
する第1の制御手段と、この第1の制御手段の制御のも
とに前記記8!媒体と外部装置との間の画像情報の通信
を制御する通信手段とを具備して成る画像情報処理装置
において、前記通信手段内部に設けられ、前記第1の制
御手段との間で情報の送受を行う記憶手段と、この記憶
手段の記憶内容に応じて前記外部装置を制御する第2の
制御手段とを具備し、前記第1の制御手段が前記通信手
段にアクセスする際は、前記通信手段内部の記憶手段に
アクセスし、前記第2の1.1g8手段は前記記憶手段
の記憶内容に応じて前記外部装置を制御することにより
画像情報を記録再生することを特徴とする。
(作 用) この発明は、外部装置との間で情報の送受を行う通信手
段内部に記憶手段と第2の$181手段とを設け、第1
の制御手段から上記通信手段にアクセスするときは上記
記憶手段にアクセスし、通信手段内部に設けられた第2
の制御手段は上記記憶手段の内容に従って外部装置を制
御し、画像情報の送受も上記記憶手段を介して行うよう
にしたものである。これにより、第1の制御手段と第2
の制御手段とは独立に並行して動作可能となり、しかも
、従来は上記第1の314m手段により行われていた処
理の一部を上記第2の制御手段で実行することができる
ので、第1の1i制御手段の負荷が軽減され、所定の性
能を発揮できる両像情報処理装置を得ることができるも
のとなっている。
(実施例) 以下、この発明の一実施例について図面を参照して説明
する。
第3図は、この発明に係る画像情報処理装置の構成例を
示すものである。
すなわち、上記画像情報処理装置は、制御モジュール1
0.メモリモジュール12、画像処理モジュール14、
通信srsモジュール16、スキャナ装ri118、光
ディスク20並びに光ディスク装fe22、−1−−4
−)’23、CRTデイスプレィ装W124、プリンタ
装置25、磁気ディスク26並びに磁気ディスク装置2
7、マウス29、システムバス30.及び画像バス32
によって構成されている。
制御モジュール10は、画像情報の記憶、検索及び編集
処理等の各種処理を行うCPU34と、光デイスク装置
22及び磁気ディスク装置27とCPU34とを接続す
るインタフェース回路36とから構成されている。CP
U34には、キーボード23及びマウス29が接続され
るようになっている。また、インタフェース回路36は
、DMAチャネル及びその0滅回路を含み、光デイスク
装置22あるいは磁気ディスク装置27とメモリモジュ
ール12内の各メモリ、画像処理モジュール14、ある
いは通信制御モジュールとの間で、CPU34介在する
ことなく、高速にデータ転送を行なうものである。
メモリモジュール12は、画像情報の記憶、検索、編集
等の各種処理プログラム及び管理情報等を記憶するメイ
ンメモリ38、A4サイズの原稿数頁分の画像情報に対
応する記憶容量を有する画像メモリとしてのページメモ
リ40、及び表示用インタフェースとしての表示メモリ
42と表示制御部44などからtJIaされている。
上記ページメモリ40の一部には、バッファメモリ領域
40aが設けられている。このバッファメモリ領域40
aは図示しないカウンタによって書込み、読出しの制御
がなされる。ページメモリ40は、例えば光ディスク2
0に記憶する画像情報や光ディスク20から読出された
画、像情報を一時記憶するメモリである。また、表示メ
モリ42には、CRTデイスプレィ装置24に形成され
る表示ウィンドウ(図示せず)内に実際に表示される画
像情報、即ちページメモリ40の画像情報に対して拡大
、縮小、回転、挿入、あるいは白黒反転等を施された画
像情報が記憶されるものである。
表示制御部44は、CRTデイスプレィ装置24の表示
処理の制御等を行うものである。
画像処理モジュール14は、画像情報の拡大、縮小を行
う拡大縮小回路46、画像情報を縦横変換することによ
り、画像情報の回転処理を行う縦横変換回路48、画像
情報の圧縮(冗長度を少なくする)及び伸長(少なくさ
れた冗長度を元に戻す)による符号化処理を施す圧縮伸
長回路(CODEC)50、スキャナ装置18用のスキ
ャナインタフェース52、プリンタ装置25用のプリン
タインタフェース54、及び拡大縮小回路46及び縦横
変換回路48と、圧縮伸長回路50、スキャナインタフ
ェース52、及びプリンタインタフェース54とを接続
する内部バス56によって構成されている。
通信制御モジュール16は、通信インタフェース58に
より構成され、通信回線を介して送信されてきた検索情
報をメインメモリ38へ供給したり、送信されてきた検
索情報に対応した画像情報を送信する。さらに、先ディ
スク20に記憶する画像情報をページメモリ40へ供給
するとともに、画像情報に対応した検索情報をメインメ
モリ38へ供給するものである。通信インタフェース5
8の詳細については後述する システムバス30は、各モジュール間の1.1gl1情
報送受用のバスであり、制御モジュール10、メモリモ
ジュール12、画像処理モジュール14、及び通信制御
モジュール16の間を相互に接続するものである。また
、画像バス32は画像情報送受用のバスであり、メモリ
モジュール12、画像処理モジュール14、及び通信制
御モジュール16の間を相互に接続するものである。
スキャナ装置18はたとえば2次元走査装置で、原稿(
文i!F)上をレーザビーム光で2次元走査することに
より、原稿上の画像情報に応じた電気信号を得るもので
◆る。
光デイスク装置22は、スキャナ装置18で読取られた
画像情報などを光ディスク2oに順次記憶するととも(
+、キーボード23等によって指定される検索情報に対
応した画像情報を光ディスク20から検索するものであ
る。
キーボード23は、光ディスク2oに記憶する画像情報
に対応する固有の検索情報及び記憶、検索、編集処理等
の各種動作指令を人力するものである。また、マウス2
9は、たとえばCRTデイスプレィ装置24上の表示ウ
ィンドウ上に表示されるカーソル(図示せず)を上下、
左右方向に任意に移動させ、所望の位置で指示を与える
ことにより、カーソルが位置している表示内容(II々
の動作モード、編集画像のための領域指定またはアイコ
ン等)を選択または指示するものである。
CRTデイスプレィ装置(陰極線管表示装置)24は、
スキャナ装置18で読取られた画像情報や光ディスク2
0から検索された画像情報を表示するものである。この
CRTデイスプレィ装置24は、画像情報を表示する表
示領域に最大4つのウィンドウ(図示せず)が形成され
ており、4つの画像情報を同時に表示することができる
マルチウィンドウ型表示装置である。この各表示ウィン
ドウに表示された画像情報は、各々独立して画像の拡大
、縮小、回転、スクロール等の処理が行われるようにな
っている。
プリンタ装置25は、スキャナ装置18で読取られた画
像情報や光ディスク20から検索された画像情報、ある
いはCRTデイスプレィ装置24で表示している画像情
報を印字出力(ハードコピー)するものである。
磁気ディスク装置27は、この磁気ディスク装置27に
装着された磁気ディスク28に各種処理プログラムを記
憶するとともに、キーボード23から人力された検索情
報とこの検索情報に対応する画像情報が記憶される光デ
イスク20上の記憶アドレス、画像サイズ等からなる検
索データを記憶するものである。
次に、上記通信インタフェース58の詳細について、第
1図に示すブロック図を参照して説明する。
図において、CPU34は、上述したように、システム
バス30を介して画像情報の記憶、検索及び編集処理等
の各種処理を行なうもので、処理モジュールの1つとし
ての通信インタフェース58に接続されている。
通信インタフェース58は、次のように構成されている
。すなわち、共有メモリ70は複数の装置から所定のバ
スを介してアクセスされるものであり、システムバス3
0及びローカルバス63からアクセスされる共有メモリ
70aと、ローカルバス63及びローカルバス67から
アクセスされる共有メモリ70bとにより構成されてい
る。
上記ローカルバス63には、上記共有メモリ70a、7
0bの他、サブCPU62、DMAC(ダイレクトメモ
リアクセスコントローラ)64、割り込みコントローラ
80、ROM81、R5−232Cインタフエースコン
トローラ82、GP−IBインタフェースコントローラ
83、及び5C8Iインタフエースコントローラ84が
接続されている。
上記D M A C64は、共有メモリ70a170b
と各インタフェースコントローラ82.83.84との
間でサブCPU62の介在なしにデータの送受を行うも
のである。割り込みコントローラ80は、サブCPU6
2に対する各種網り込みを制御するものである。また、
ROM81は、サブCPU62を制御するプログラムや
所定のデータを記憶する読み出し専用のメモリである。
R3−232Cインタフエースコントローラ82、CP
−IBインタフェースコントローラ83、及びscs 
iインタフェースコントローラ84は、それぞれこれら
インタフェースコントローラ82.83.84に接続さ
れる図示しない外部装置を制御するものである。
上記ローカルバス67には、上記共有メモリ70bの他
、サブCPU66、DMAC機能を供えたLANインタ
フェースコントローラ85、及びROM86が接続され
ている。
上記DMAC機・能を供えたLANインタフェースコン
トローラ85は、共有メモリ70bとLANインタフェ
ースコントローラ85との間でサブCPU66の介rE
なしにデータの送受を行うとともに、図示しない外部装
置としてのロカルエリアネットワークを制御するもので
ある。ROMB2は、サブCPU66を制御するプログ
ラムや所定のデータを記憶する読み出し専用のメモリで
ある。
次に、上記構成において本発明の動作につき、第2図に
示す制御体系フローを参照しつつ説明する。なお、tr
42図は、CPU34からの指示により各インタフェー
スコントローラ82.83.84.85のIllgaを
行う場合の様子を示すものである。
先ず、例えばR3−232Cインタフエースコントロー
ラ82からデータを入力する場合の動作について説明す
る。通信制御インタフェース58を駆動する場合は、C
PU34からサプCPU62に対してコマンドを与える
。このコマンドの受は渡しは、CPU34がシステムバ
ス30を介して、共有メモリ70aの図示しないコマン
ド領域にコマンドを書き込むとともに、図示しない割り
込み線を駆動してサブCPU62に割り込みをかけるこ
ろにより行う。この割り込みを受は付けたサブCPU6
2は、ローカルバス63を介して共有メモリ70aの上
記コマンド領域に記憶されているコマンドを読み出し、
これを解析して、そのコマンドに対応した処理を開始す
る。
すなわち、上記コマンドで指定された例えばR8232
Cインタフエースコントローラ82を対象としてDMA
C64を起動し、以下、D M A C64の制御のも
とにR5−232Cインタフエースコントローラ82と
共有メモリ70aとの間でデータの転送を行う。そして
、データ転送が終了するとサブCPU62はステータス
を共Gメモリ70aの図示しないステータス領域に格納
し、CPU34に対して図示しない割り込み線を駆動す
ることにより割り込みをかける。二の割り込みを受は付
けたCPU34は、システムバス30を介して共有メモ
リ70a中のステータスを取り込むとともに、共有メモ
リ70a中に蓄えられた転送データを取り込み、例えば
ページメモリ40に記憶する。これにより、一連の入力
動作を終了する。
次に、例えハRS −232Cインタフェースコントロ
ーラ82に対してデータを出力する場合の動作について
説明する。先ず、上記と同様に、CPU34からサブC
PU62に対してコマンドを与える。すなわち、CPU
34はシステムノくス30を介して、共有メモリ70a
のコマンド領域にコマンドを書き込む。次いで、送出す
べきデータをシステムバス30を介して、共Hメモリ7
0aの図示しないデータ領域に書き込む。そして、図示
しない割り込み線を駆動してサブCPU62に割り込み
をかける。この割り込みを受は付けたサブCPU62は
、ローカルバス63を介して共有メモリ70aの上記コ
マンド領域に記憶されているコマンドを読み出し、これ
を解析して、そのコマンドに対応した処理を開始する。
すなわち、上記コマンドで指定されたR8−232Cイ
ンタフエースコントローラ82を対象としてDMAC6
4を起動し、以下、DMAC64の制御のもとに、先に
共Gメモリ70aのデータ領域に5己憶されているデー
タをR3−232Cインタフエースコントローラ82に
送出する。そして、データ転送が終了するとサブCPU
62はステータスを共*メモリ70aのステータス領域
に格納し、CPU34に対して図示しない割り込み線を
駆動することにより割り込みをかける。この割り込みを
受は付けたCPtJ34は、システムバス30を介して
共有メモリ70a中のステータスを取り込む。これによ
り、一連のデータ出力動作を終了する。
なお、GP−18インタフエースコントローラ83及び
SC3Iインタフェースコントローラ84に対するデー
タ転送も同様の動作で行うものであるので説明は省略す
る。
次に、LANインタフェースコントローラ85からデー
タを人力する場合の動作について説明する。先ず、CP
 U、34からサブCPU62に対してコマンドを与え
る。このコマンドの受は渡しは、CPU34がシステム
バス30を介して、共゛aメモリ70aのコマンド領域
にコマンドを書き込むとともに、図示しない割り込み線
を駆動してサブCPU62に割り込みをかける。これに
より、サブCPU62は、ローカルバス63を介して共
aメモリ70aの上記コマンド領域に記憶されているコ
マンドを読み出し、これを解析して、そのコマンドに対
応した処理を開始する。この際、LANインタフェース
コントローラ85に対する起動指令であることを認識す
ると、サブCPU62は、ローカルバス63を介して」
(有メモリ70bの図示しないコマンド領域にコマンド
を書き込むとともに、図示しない割り込み線を駆動して
サブCPU66に割り込みをかける。この割り込みを受
は付けたサブCPU66は、ローカルバス67を介して
共有メモリ70bの上記コマンド領域に記憶されている
コマンドを読み出し、これを解析して、そのコマンドに
対応した処理を開始する。すなわち、上記コマンドで指
定されたLANインタフェースコントローラ85に内蔵
されるDMACを起動し、以下、DMACの制御のもと
にLANインタフェースコントローラ85と共nメモリ
70bとの間でデータの転送が行われる。そして、デー
タ転送が終了するとサブCPU66はステータスを共有
メモリ70bの図示しないステータス領域に格納し、ザ
ブCPU62に対して図示しない割り込み線を駆動する
ことにより割り込みをかける。この割り込みを受は付け
たサブCPU62は、ローカルバス63を介して共6メ
モリ70bから共有メモリ70aへステータスを転送す
るとともに、共有メモリ70b中に蓄えられた転送デー
タを共有メモリ70aに転送する。そして、この共有メ
モリ70bから共Hメモリ70aへのデータ転送が終了
するとサブCPU62は、CPU34に対して図示しな
い割り込み線を駆動することにより割り込みをかける。
この割り込みを受は付けたCPU34は、システムバス
30を介して共aメモリ70a中のステータスを取り込
むとともに、共有メモリ70a中に蓄えられた転送デー
タを取り込み、例えばページメモリ40に記憶する。こ
れにより、一連の入力動作を終了する。
次に、例えばLANインタフェースコントローラ85に
対してデータを出力する場合の動作について説明する。
先ず、上記と同様に、CPU34からサブCPU62に
対してコマンドをり、える。
すなわち、CPU34はシステムバス30を介して、共
有メモリ70aのコマンド領域にコマンドを書き込む。
次いで、送出すべきデータをシステムバス30を介して
、共有メモリ70aのデータ領域に書き込み、図示しな
い割り込み線を駆動してサブCPU62に割り込みをか
ける。この割り込みを受は付けたサブCPU62は、ロ
ーカルバス63を介して共有メモリ70aの上記コマン
ド領域に記憶されているコマンドを読み出し、これを解
析して、そのコマンドに対応した処理を開始する。この
際、LANインタフェースコントローラ85にχ・tす
る起動指令であることを認識すると、サブCPU62が
ローカルバス63を介して、共aメモリ70bのコマン
ド端域にコマンドを書き込むとともに、上記共有メモリ
70aのデータ領域のデータを共有メモリ70bのデー
タ領域に転送し、続いて図示しない割り込み線を駆動し
てサブCPU66に割り込みをかける。この割り込みを
受は付けたサブCPU66は、ローカルバス67を介し
て共有メモリ70bの上記コマンド領域に記憶されてい
るコマンドを読み出し、これを解析して、そのコマンド
に対応した処理を開始する。すなわち、上記コマンドで
指定されたLANインタフェースコントローラ85に内
蔵されるDMACを起動し、以下、DMACの制御のも
とに、先に共有メモリ70bのデータ領域に記憶されて
いるデータを読み出してLANインタフェースコントロ
ーラ85に送り出し、さらに、LANインタフェースコ
ントローラ85は図示しない回線に送出する。このよう
にしてデータ転送が終了するとサブCPU66はステー
タスを共Hメモリ70bのステータス領域に格納し、サ
ブCPU62に対して図示・しない割り込み線を駆動す
ることにより割り込みをかける。この割り込みを受は付
けたサブCPU62は、ローカルバス63を介して共有
メモリ70bから共有メモリ70aへステータスを転送
する。そして、この共有メモリ70bから共有メモリ7
0aへのステータスの転送が終了すると、CPU34に
対して図示しない割り込み線を駆動することにより割り
込みをかける。これにより、CPU34は、システムバ
ス30を介して共有メモリ70a中のステータスを取り
込む。これにより、一連のデータ送出動作を終了する。
以上のように、本画像情報処理装置と外部装置との間で
データの送受を行う通信インタフェース58内部に、共
−6メモリ70とサブCPU62及びサブCPU66と
を設け、CPU34から上記通信インタフェース58に
アクセスするときは上記共−Hメモリ70にアクセスし
、通信インタフェース58内部に設けられたサブCPU
62及びすブCPU66は上記共有メモリ7oの内容に
従ってインタフェースコントローラ82.83.84.
85に接続される外部装置を制御し、画像データの送受
も上記共有メモリ70を介して行うようにしたので、C
PU34とサブCPU62及びサブCPU66とは独立
に並行して動作可能となり、しかも、従来は上記CPU
34により行われていた処理の一部を上記サブCPU6
2及びサブCPU66で実行することができるので、C
PU34の負荷が軽減され、画像情報処理装置全体とし
て所定の性能を発揮できるものとなっている。
なお、上記実施例では、通信インタフェース58をaす
る画像情報処理装置に適用した場合について説明したが
、これに限定されるものでなく、コンピュータシステム
等の負荷を分散させる必要のある装置に広く適用できる
ものであり、この場合も上記実施例と同様の効果を奏す
るものである。
[発明の効果] 以上詳述したようにこの発明によれば、CPUの負荷を
軽減し、所定の性能を発揮することのできる画像情報処
理装置を提供できる。
【図面の簡単な説明】
図はこの発明の一実施例を示すもので、第1図は通信イ
ンタフェースの構成を概略的に示すブ・、、 凋ヒ第2
図は動作を説明するための制御体系を示す図、第3図は
画像情報処理装置の構成を概略的に示すブロック図であ
る。 20・・・光ディスク(記録媒体)、30・・・システ
ムバス、34・・・CPU (第1の制御手段)、58
・・・通信インタフェース(通信手段)、62゜66・
・・サブCPU (第2の処理手段)、63゜67・・
・ローカルバス、70・・・共有メモリ(記憶手段) 
82・・・R8−232Cインタフエースコントローラ
(外部装置)、83・・・GP−IBインタフェースコ
ントローラ(外部装置)84・・・scs tインタフ
ェースコントローラ(外部装置)、85・・・LANイ
ンタフェースコントローラ(外部装置)。

Claims (1)

  1. 【特許請求の範囲】 画像情報を記録する記録媒体と、この記録媒体に対する
    画像情報の送受を制御する第1の制御手段と、この第1
    の制御手段の制御のもとに前記記録媒体と外部装置との
    間の画像情報の通信を制御する通信手段とを具備して成
    る画像情報処理装置において、 前記通信手段内部に設けられ、前記第1の制御手段との
    間で情報の送受を行う記憶手段と、この記憶手段の記憶
    内容に応じて前記外部装置を制御する第2の制御手段と
    を具備し、前記第1の制御手段が前記通信手段にアクセ
    スする際は、前記通信手段内部の記憶手段にアクセスし
    、前記第2の制御手段は前記記憶手段の記憶内容に応じ
    て前記外部装置を制御することにより画像情報を記録再
    生することを特徴とする画像情報処理装置。
JP1198341A 1989-07-31 1989-07-31 画像情報処理装置 Pending JPH0362264A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1198341A JPH0362264A (ja) 1989-07-31 1989-07-31 画像情報処理装置
EP19900308250 EP0411836A3 (en) 1989-07-31 1990-07-27 Image processing apparatus
KR1019900011844A KR930004441B1 (ko) 1989-07-31 1990-07-31 화상 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198341A JPH0362264A (ja) 1989-07-31 1989-07-31 画像情報処理装置

Publications (1)

Publication Number Publication Date
JPH0362264A true JPH0362264A (ja) 1991-03-18

Family

ID=16389511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198341A Pending JPH0362264A (ja) 1989-07-31 1989-07-31 画像情報処理装置

Country Status (1)

Country Link
JP (1) JPH0362264A (ja)

Similar Documents

Publication Publication Date Title
US5119081A (en) Control apparatus of image filing system
JPH01144171A (ja) 電子ファイリング装置
JPH0212570A (ja) 画像処理装置
US5195174A (en) Image data processing apparatus capable of composing one image from a plurality of images
JPH04344524A (ja) 画像表示装置
US5199102A (en) Image processing apparatus having multiple display areas for editing
US5040232A (en) Information processing apparatus using a data format converter
JPH05266095A (ja) 画像検索装置
JPH0362264A (ja) 画像情報処理装置
JP2856742B2 (ja) 画像処理装置
KR930004441B1 (ko) 화상 처리장치
JPH0512396A (ja) 画像情報処理装置
JP2835062B2 (ja) 画像表示装置
JP2721154B2 (ja) 画像処理装置
JP2809668B2 (ja) 情報検索装置
JPH0793210A (ja) 共有メモリ管理方式
JPH02170255A (ja) バス制御装置および画像情報処理装置
JPH0793247A (ja) 情報処理装置
JPH0793098A (ja) バッファ制御装置及びバッファ制御方法
JPH0362265A (ja) 画像処理装置
JPH0793512A (ja) 情報処理装置
JPH02260030A (ja) 画像処理装置
JPH034367A (ja) 情報処理装置
JPH02260028A (ja) 画像処理装置
JPH1069428A (ja) ビデオ表示装置