JP2611191B2 - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JP2611191B2 JP2611191B2 JP18158691A JP18158691A JP2611191B2 JP 2611191 B2 JP2611191 B2 JP 2611191B2 JP 18158691 A JP18158691 A JP 18158691A JP 18158691 A JP18158691 A JP 18158691A JP 2611191 B2 JP2611191 B2 JP 2611191B2
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- bus
- controlling
- main memory
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は情報処理装置の入出力制
御装置に関し、特に入出力装置を制御する複数のアダプ
タとバスで接続され、また中央処理装置及び主記憶制御
装置とも接続され、アダプタからの主記憶アクセス要求
を制御して主記憶との間のデータ転送を実現する入出力
制御装置に関する。
御装置に関し、特に入出力装置を制御する複数のアダプ
タとバスで接続され、また中央処理装置及び主記憶制御
装置とも接続され、アダプタからの主記憶アクセス要求
を制御して主記憶との間のデータ転送を実現する入出力
制御装置に関する。
【０００２】
【従来の技術】従来この種の入出力制御装置に於いて
は、バスを介して接続できるアダプタは１種類であり、
アダプタからの主記憶アクセス要求があると、入出力制
御装置は主記憶制御装置にアクセスを行いアダプタとの
間のデータ転送を実現するという方式がある。
は、バスを介して接続できるアダプタは１種類であり、
アダプタからの主記憶アクセス要求があると、入出力制
御装置は主記憶制御装置にアクセスを行いアダプタとの
間のデータ転送を実現するという方式がある。
【０００３】
【発明が解決しようとする課題】上述した従来の方式で
は、同一シーケンスによって制御されるアダプタしか接
続できないため、バスの使用効率の悪い方式のアダプタ
を採用したバスには他のアダプタもシーケンスを合わせ
なければならず、互換性をもたせるために性能を向上さ
せることができないという課題があった。
は、同一シーケンスによって制御されるアダプタしか接
続できないため、バスの使用効率の悪い方式のアダプタ
を採用したバスには他のアダプタもシーケンスを合わせ
なければならず、互換性をもたせるために性能を向上さ
せることができないという課題があった。
【０００４】本発明は、上述の課題を解消するためにな
されたものであって、その目的は、異なる制御シーケン
スを持ったアダプタを混在して制御できる入出力制御装
置を提供することである。
されたものであって、その目的は、異なる制御シーケン
スを持ったアダプタを混在して制御できる入出力制御装
置を提供することである。
【０００５】
【課題を解決するための手段】第１の発明の入出力制御
装置は、入出力装置を制御する複数のアダプタとバスで
接続され、また中央処理装置及び主記憶制御装置とも接
続され、前記アダプタからの主記憶アクセス要求を制御
して主記憶との間のデータ転送を実現する入出力制御装
置において、前記アダプタからのバス使用権要求を調停
し前記アダプタに対してバス使用権を与えるバス使用権
調停手段と、前記バス使用権を与えられたアダプタから
の主記憶アクセスのアクセス・アドレスを制御するアド
レス制御手段と、前記アダプタと前記主記憶装置との間
の転送データを一時保持する転送データ記憶手段と、前
記バス使用中のアダプタからのアダプタ種別信号によっ
てアダプタ種別を判別するアダプタ種別認識手段と、該
アダプタ種別認識手段によって認識されたアダプタ種別
によって前記バスの処理シーケンスを切り替えて前記バ
スの制御信号を制御すると共に前記アドレス制御手段及
び転送データ記憶手段を制御する事によって、異なる処
理シーケンスのアダプタを混在させて制御することを可
能とするシーケンス制御手段とを有している。
装置は、入出力装置を制御する複数のアダプタとバスで
接続され、また中央処理装置及び主記憶制御装置とも接
続され、前記アダプタからの主記憶アクセス要求を制御
して主記憶との間のデータ転送を実現する入出力制御装
置において、前記アダプタからのバス使用権要求を調停
し前記アダプタに対してバス使用権を与えるバス使用権
調停手段と、前記バス使用権を与えられたアダプタから
の主記憶アクセスのアクセス・アドレスを制御するアド
レス制御手段と、前記アダプタと前記主記憶装置との間
の転送データを一時保持する転送データ記憶手段と、前
記バス使用中のアダプタからのアダプタ種別信号によっ
てアダプタ種別を判別するアダプタ種別認識手段と、該
アダプタ種別認識手段によって認識されたアダプタ種別
によって前記バスの処理シーケンスを切り替えて前記バ
スの制御信号を制御すると共に前記アドレス制御手段及
び転送データ記憶手段を制御する事によって、異なる処
理シーケンスのアダプタを混在させて制御することを可
能とするシーケンス制御手段とを有している。
【０００６】第２の発明の入出力制御装置は、入出力装
置を制御する複数のアダプタとバスで接続され、また中
央処理装置及び主記憶制御装置とも接続され、前記アダ
プタからの主記憶アクセス要求を制御して主記憶との間
のデータ転送を実現する入出力制御装置において、前記
アダプタからのバス使用権要求を調停し前記アダプタに
対してバス使用権を与えるバス使用権調停手段と、前記
バス使用権を与えられたアダプタからの主記憶アクセス
のアクセス・アドレスを制御するアドレス制御手段と、
前記アダプタと前記主記憶装置との間の転送データを一
時保持する転送データ記憶手段と、前記バス使用中のア
ダプタからの主記憶アクセス要求時の制御信号によるコ
マンドコードによってアダプタ種別を判別するアダプタ
種別認識手段と、該アダプタ種別認識手段によって認識
されたアダプタ種別によって前記バスの処理シーケンス
を切り替えて前記バスの制御信号を制御すると共に前記
アドレス制御手段及び転送データ記憶手段を制御する事
によって、異なる処理シーケンスのアダプタを混在させ
て制御することを可能とするシーケンス制御手段とを有
している。
置を制御する複数のアダプタとバスで接続され、また中
央処理装置及び主記憶制御装置とも接続され、前記アダ
プタからの主記憶アクセス要求を制御して主記憶との間
のデータ転送を実現する入出力制御装置において、前記
アダプタからのバス使用権要求を調停し前記アダプタに
対してバス使用権を与えるバス使用権調停手段と、前記
バス使用権を与えられたアダプタからの主記憶アクセス
のアクセス・アドレスを制御するアドレス制御手段と、
前記アダプタと前記主記憶装置との間の転送データを一
時保持する転送データ記憶手段と、前記バス使用中のア
ダプタからの主記憶アクセス要求時の制御信号によるコ
マンドコードによってアダプタ種別を判別するアダプタ
種別認識手段と、該アダプタ種別認識手段によって認識
されたアダプタ種別によって前記バスの処理シーケンス
を切り替えて前記バスの制御信号を制御すると共に前記
アドレス制御手段及び転送データ記憶手段を制御する事
によって、異なる処理シーケンスのアダプタを混在させ
て制御することを可能とするシーケンス制御手段とを有
している。
【０００７】第３の発明の入出力制御装置は、入出力装
置を制御する複数のアダプタとバスで接続され、また中
央処理装置及び主記憶制御装置とも接続され、前記アダ
プタからの主記憶アクセス要求を制御して主記憶との間
のデータ転送を実現する入出力制御装置において、前記
アダプタからのバス使用権要求を調停し前記アダプタに
対してバス使用権を与えるバス使用権調停手段と、前記
使用権を与えられたアダプタからの主記憶アクセスのア
クセス・アドレスを制御するアドレス制御手段と、前記
アダプタと前記主記憶装置との間の転送データを一時保
持する転送データ記憶手段と、前記バス使用中のアダプ
タからの主記憶アクセス要求時のアドレス情報中に含ま
れたアダプタタイプ種別情報によってアダプタ種別を判
別するアダプタ種別認識手段と、該アダプタ種別認識手
段によって認識されたアダプタ種別によって前記バスの
処理シーケンスを切り替えて前記バスの制御信号を制御
すると共に前記アドレス制御手段及び転送データ記憶手
段を制御する事によって、異なる処理シーケンスのアダ
プタを混在させて制御することを可能とするシーケンス
制御手段とを有している。
置を制御する複数のアダプタとバスで接続され、また中
央処理装置及び主記憶制御装置とも接続され、前記アダ
プタからの主記憶アクセス要求を制御して主記憶との間
のデータ転送を実現する入出力制御装置において、前記
アダプタからのバス使用権要求を調停し前記アダプタに
対してバス使用権を与えるバス使用権調停手段と、前記
使用権を与えられたアダプタからの主記憶アクセスのア
クセス・アドレスを制御するアドレス制御手段と、前記
アダプタと前記主記憶装置との間の転送データを一時保
持する転送データ記憶手段と、前記バス使用中のアダプ
タからの主記憶アクセス要求時のアドレス情報中に含ま
れたアダプタタイプ種別情報によってアダプタ種別を判
別するアダプタ種別認識手段と、該アダプタ種別認識手
段によって認識されたアダプタ種別によって前記バスの
処理シーケンスを切り替えて前記バスの制御信号を制御
すると共に前記アドレス制御手段及び転送データ記憶手
段を制御する事によって、異なる処理シーケンスのアダ
プタを混在させて制御することを可能とするシーケンス
制御手段とを有している。
【０００８】第４の発明の入出力制御装置は、入出力装
置を制御する複数のアダプタとバスで接続され、また中
央処理装置及び主記憶制御装置とも接続され、前記アダ
プタからの主記憶アクセス要求を制御して主記憶との間
のデータ転送を実現する入出力制御装置において、前記
アダプタからのバス使用権要求を調停し前記アダプタに
対してバス使用権を与えるバス使用権調停手段と、前記
バス使用権を与えられたアダプタからの主記憶アクセス
のアクセス・アドレスを制御するアドレス制御手段と、
前記アダプタと前記主記憶装置との間の転送データを一
時保持する転送データ記憶手段と、前記バス使用中のア
ダプタのバス使用権要求信号によってアダプタ種別を判
別するアダプタ種別認識手段と、該アダプタ種別認識手
段によって認識されたアダプタ種別によって前記バスの
処理シーケンスを切り替えて前記バスの制御信号を制御
すると共に前記アドレス制御手段及び転送データ記憶手
段を制御する事によって、異なる処理シーケンスのアダ
プタを混在させて制御することを可能とするシーケンス
制御手段とを有している。
置を制御する複数のアダプタとバスで接続され、また中
央処理装置及び主記憶制御装置とも接続され、前記アダ
プタからの主記憶アクセス要求を制御して主記憶との間
のデータ転送を実現する入出力制御装置において、前記
アダプタからのバス使用権要求を調停し前記アダプタに
対してバス使用権を与えるバス使用権調停手段と、前記
バス使用権を与えられたアダプタからの主記憶アクセス
のアクセス・アドレスを制御するアドレス制御手段と、
前記アダプタと前記主記憶装置との間の転送データを一
時保持する転送データ記憶手段と、前記バス使用中のア
ダプタのバス使用権要求信号によってアダプタ種別を判
別するアダプタ種別認識手段と、該アダプタ種別認識手
段によって認識されたアダプタ種別によって前記バスの
処理シーケンスを切り替えて前記バスの制御信号を制御
すると共に前記アドレス制御手段及び転送データ記憶手
段を制御する事によって、異なる処理シーケンスのアダ
プタを混在させて制御することを可能とするシーケンス
制御手段とを有している。
【０００９】
【作用】第１の発明におけるアダプタ種別認識手段は、
バス使用中のアダプタからのアダプタ種別信号によって
アダプタ種別を判別し、シーケンス制御手段は認識され
たアダプタ種別によってバスの処理シーケンスを切り替
え、アダプタからの主記憶アクセスのアクセス・アドレ
スを制御するアドレス制御手段と転送データを一時保持
する転送データ記憶手段を制御するので異なる処理シー
ケンスのアダプタを混在させて制御することが可能とな
る。
バス使用中のアダプタからのアダプタ種別信号によって
アダプタ種別を判別し、シーケンス制御手段は認識され
たアダプタ種別によってバスの処理シーケンスを切り替
え、アダプタからの主記憶アクセスのアクセス・アドレ
スを制御するアドレス制御手段と転送データを一時保持
する転送データ記憶手段を制御するので異なる処理シー
ケンスのアダプタを混在させて制御することが可能とな
る。
【００１０】第２の発明においても、アダプタ種別認識
手段は、アダプタからの主記憶アクセス要求時の制御信
号によるコマンドコードによってアダプタ種別を判別
し、シーケンス制御手段が認識されたアダプタ種別によ
って処理シーケンスを切り替えるので異なる処理シーケ
ンスのアダプタを混在させて制御することが可能とな
る。
手段は、アダプタからの主記憶アクセス要求時の制御信
号によるコマンドコードによってアダプタ種別を判別
し、シーケンス制御手段が認識されたアダプタ種別によ
って処理シーケンスを切り替えるので異なる処理シーケ
ンスのアダプタを混在させて制御することが可能とな
る。
【００１１】第３の発明においても、アダプタ種別認識
手段は、アダプタからの主記憶アクセス要求時のアドレ
ス情報に含まれるアダプタタイプ種別情報によってアダ
プタ種別を判別し、シーケンス制御手段が認識されたア
ダプタ種別によって処理シーケンスを切り替えるので異
なる処理シーケンスのアダプタを混在させて制御するこ
とが可能となる。
手段は、アダプタからの主記憶アクセス要求時のアドレ
ス情報に含まれるアダプタタイプ種別情報によってアダ
プタ種別を判別し、シーケンス制御手段が認識されたア
ダプタ種別によって処理シーケンスを切り替えるので異
なる処理シーケンスのアダプタを混在させて制御するこ
とが可能となる。
【００１２】第４の発明では、アダプタ種別認識手段
は、アダプタのバス使用権要求信号によってアダプタ種
別を判別し、シーケンス制御手段が認識されたアダプタ
種別によって処理シーケンスを切り替えるので異なる処
理シーケンスのアダプタを混在させて制御することが可
能となる。
は、アダプタのバス使用権要求信号によってアダプタ種
別を判別し、シーケンス制御手段が認識されたアダプタ
種別によって処理シーケンスを切り替えるので異なる処
理シーケンスのアダプタを混在させて制御することが可
能となる。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１４】図５は本発明を適用した一実施例の入出力
制御装置（ＩＯＰ）を含んだ情報処理装置のブロック図
である。
制御装置（ＩＯＰ）を含んだ情報処理装置のブロック図
である。
【００１５】図５から、ＩＯＰ１００は命令実行制御部
（ＣＰＵ）４００及び主記憶制御部（ＭＥＭ）５００と
システムバス２００で接続されている。また、ＩＯＰ１
００はＩ／Ｏアダプタ（タイプＡ）６００及びＩ／Ｏア
ダプタ（タイプＢ）７００とＩＯＰバス３００で接続さ
れている。ＣＰＵ４００が入出力命令をＩＯＰ１００に
起動すると、ＩＯＰ１００はチャネルプログラムをＭＥ
Ｍ５００からリードしてＩ／Ｏ動作をＩ／Ｏアダプタ
（タイプＡ）６００またはＩ／Ｏアダプタ（タイプＢ）
７００に指示する。Ｉ／Ｏ動作を指示されたＩ／Ｏアダ
プタは、配下に接続されたＩ／ＯデバイスとＭＥＭ５０
０との間のデータ転送を行うためにＩＯＰバス３００を
介してＩＯＰ１００に対してデータ転送要求を４バイト
または１６バイト単位に行う。ＩＯＰ１００は、ＩＯＰ
バス３００からＭＥＭ５００へのアクセス要求があると
システムバス２００へＭＥＭ５００へのアクセスを要求
し、要求元のＩ／ＯアダプタとＭＥＭ５００との間のデ
ータ転送を実現する。
（ＣＰＵ）４００及び主記憶制御部（ＭＥＭ）５００と
システムバス２００で接続されている。また、ＩＯＰ１
００はＩ／Ｏアダプタ（タイプＡ）６００及びＩ／Ｏア
ダプタ（タイプＢ）７００とＩＯＰバス３００で接続さ
れている。ＣＰＵ４００が入出力命令をＩＯＰ１００に
起動すると、ＩＯＰ１００はチャネルプログラムをＭＥ
Ｍ５００からリードしてＩ／Ｏ動作をＩ／Ｏアダプタ
（タイプＡ）６００またはＩ／Ｏアダプタ（タイプＢ）
７００に指示する。Ｉ／Ｏ動作を指示されたＩ／Ｏアダ
プタは、配下に接続されたＩ／ＯデバイスとＭＥＭ５０
０との間のデータ転送を行うためにＩＯＰバス３００を
介してＩＯＰ１００に対してデータ転送要求を４バイト
または１６バイト単位に行う。ＩＯＰ１００は、ＩＯＰ
バス３００からＭＥＭ５００へのアクセス要求があると
システムバス２００へＭＥＭ５００へのアクセスを要求
し、要求元のＩ／ＯアダプタとＭＥＭ５００との間のデ
ータ転送を実現する。
【００１６】図１は第１の発明の一実施例の入出力制御
装置のブロック図である。
装置のブロック図である。
【００１７】図６は第１の発明のＡＤＰタイプＡのＭＥ
Ｍライトのデータ転送タイミングチャートである。
Ｍライトのデータ転送タイミングチャートである。
【００１８】図７は第１の発明のＡＤＰタイプＢのＭＥ
Ｍライトのデータ転送タイミングチャートである。
Ｍライトのデータ転送タイミングチャートである。
【００１９】図１から、リクエスト調停部１１０（バス
使用権調停手段）、シーケンス制御部１２０（シーケン
ス制御手段）、データバッファ１３０（転送データ記憶
手段）、アドレス制御部１４０（アドレス制御手段）、
ＡＤＰタイプ認識部１５０（アダプタ種別認識手段）に
よって構成されている。
使用権調停手段）、シーケンス制御部１２０（シーケン
ス制御手段）、データバッファ１３０（転送データ記憶
手段）、アドレス制御部１４０（アドレス制御手段）、
ＡＤＰタイプ認識部１５０（アダプタ種別認識手段）に
よって構成されている。
【００２０】Ｉ／ＯアダプタからＩＯＰバス３００の使
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
（バス使用権調停手段）がリクエスト調停部１１０に与
えられると、複数のリクエスト信号がリクエスト調停部
１１０によって調停されて、プライオリティの高いＩ／
Ｏアダプタに対してバス３００の使用許可信号であるＩ
ＯＰバス・アクセプト信号３２０（バス使用権調停手
段）が返される。バス３００の使用許可を与えられたＩ
／Ｏアダプタはバス動作を起動する。起動シーケンスで
は、Ｉ／ＯアダプタからＩＯＰバス・コントロール信号
３３０（シーケンス制御手段）によってコマンドとして
バス動作の種類が示される。このコマンドがＩＯＰ１０
０内のシーケンス制御部１２０に入力され解析される。
コマンドがＭＥＭ５００へのアクセス要求であった場
合、シーケンス制御部１２０はＩ／Ｏアダプタからの要
求に対して応答を開始する。起動シーケンスでコマンド
が認識されると、シーケンス制御部１２０からのアドレ
ス制御信号１７０（シーケンス制御手段）によって、Ｉ
ＯＰバス３００上のＩＯＰバス・アドレス／データ信号
３４０（アドレス制御手段）のアドレス情報がＭＥＭア
クセスアドレスとしてアドレス制御部１４０に取り込ま
れる。また、同時にＩ／ＯアダプタからＩＯＰバス・Ａ
ＤＰタイプ信号３５０（アダプタ種別認識手段）が出力
される。このＩＯＰバス・ＡＤＰタイプ信号３５０はＩ
ＯＰ１００内のＡＤＰタイプ認識部１５０に入力され、
要求元のアダプタ種別が認識される。認識されたＡＤＰ
タイプ１８０（アダプタ種別認識手段）がシーケンス制
御部１２０に入力されると、シーケンス制御部１２０は
ＡＤＰタイプに応じて制御シーケンスを切り替える。次
に、ＩＯＰバスはデータ転送フェーズに入り、ＭＥＭラ
イトの場合、シーケンス制御部１２０からのデータバッ
ファ制御信号１６０（シーケンス制御手段）によって、
ＩＯＰバス上のＩＯＰバス・アドレス／データ信号３４
０のデータ情報がデータバッファ１３０に取り込まれ
る。また、ＩＯＰバスからＭＥＭアクセスの要求が発生
すると、シーケンス制御部１２０はシステムバス２００
を介してＭＥＭ５００にアクセスを行う。シーケンス制
御部１２０はシステムバス２００の使用権を獲得し、シ
ステムバス・コントロール信号２１０（シーケンス制御
手段）によって、システムバス２００を介してＭＥＭ５
００との間の転送シーケンスを起動する。このとき、ア
ドレス制御部１４０に記憶されたアドレスにシステムバ
ス・アドレス信号２２０（アドレス制御手段）によっ
て、データバッファ１３０に記憶されたデータをシステ
ムバス・データ信号２３０（転送データ記憶手段）によ
って、ＭＥＭ５００に書き込む。ＭＥＭリードの時はデ
ータの流れが逆になる。これらの一連の動作でＩ／Ｏア
ダプタとＭＥＭ５００との間のデータ転送を行うが、Ｉ
／Ｏアダプタ（タイプＡ）６００からの要求のＭＥＭラ
イトの場合ＡＤＰタイプ認識表示“０”によって切替わ
り、図６に示すようなタイミングでデータ転送を行う。
また、Ｉ／Ｏアダプタ（タイプＢ）７００からの要求の
ＭＥＭライトの場合ＡＤＰタイプ認識表示“１”とな
り、図７に示すようなタイミングでデータ転送を行う。
このとき、各々のＭＥＭアクセスでＩＯＰバス３００を
占有する時間は、Ｉ／Ｏアダプタ（タイプＡ）６００の
場合が１６クロックサイクル、Ｉ／Ｏアダプタ（タイプ
Ｂ）７００の場合が１１クロックサイクルである。
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
（バス使用権調停手段）がリクエスト調停部１１０に与
えられると、複数のリクエスト信号がリクエスト調停部
１１０によって調停されて、プライオリティの高いＩ／
Ｏアダプタに対してバス３００の使用許可信号であるＩ
ＯＰバス・アクセプト信号３２０（バス使用権調停手
段）が返される。バス３００の使用許可を与えられたＩ
／Ｏアダプタはバス動作を起動する。起動シーケンスで
は、Ｉ／ＯアダプタからＩＯＰバス・コントロール信号
３３０（シーケンス制御手段）によってコマンドとして
バス動作の種類が示される。このコマンドがＩＯＰ１０
０内のシーケンス制御部１２０に入力され解析される。
コマンドがＭＥＭ５００へのアクセス要求であった場
合、シーケンス制御部１２０はＩ／Ｏアダプタからの要
求に対して応答を開始する。起動シーケンスでコマンド
が認識されると、シーケンス制御部１２０からのアドレ
ス制御信号１７０（シーケンス制御手段）によって、Ｉ
ＯＰバス３００上のＩＯＰバス・アドレス／データ信号
３４０（アドレス制御手段）のアドレス情報がＭＥＭア
クセスアドレスとしてアドレス制御部１４０に取り込ま
れる。また、同時にＩ／ＯアダプタからＩＯＰバス・Ａ
ＤＰタイプ信号３５０（アダプタ種別認識手段）が出力
される。このＩＯＰバス・ＡＤＰタイプ信号３５０はＩ
ＯＰ１００内のＡＤＰタイプ認識部１５０に入力され、
要求元のアダプタ種別が認識される。認識されたＡＤＰ
タイプ１８０（アダプタ種別認識手段）がシーケンス制
御部１２０に入力されると、シーケンス制御部１２０は
ＡＤＰタイプに応じて制御シーケンスを切り替える。次
に、ＩＯＰバスはデータ転送フェーズに入り、ＭＥＭラ
イトの場合、シーケンス制御部１２０からのデータバッ
ファ制御信号１６０（シーケンス制御手段）によって、
ＩＯＰバス上のＩＯＰバス・アドレス／データ信号３４
０のデータ情報がデータバッファ１３０に取り込まれ
る。また、ＩＯＰバスからＭＥＭアクセスの要求が発生
すると、シーケンス制御部１２０はシステムバス２００
を介してＭＥＭ５００にアクセスを行う。シーケンス制
御部１２０はシステムバス２００の使用権を獲得し、シ
ステムバス・コントロール信号２１０（シーケンス制御
手段）によって、システムバス２００を介してＭＥＭ５
００との間の転送シーケンスを起動する。このとき、ア
ドレス制御部１４０に記憶されたアドレスにシステムバ
ス・アドレス信号２２０（アドレス制御手段）によっ
て、データバッファ１３０に記憶されたデータをシステ
ムバス・データ信号２３０（転送データ記憶手段）によ
って、ＭＥＭ５００に書き込む。ＭＥＭリードの時はデ
ータの流れが逆になる。これらの一連の動作でＩ／Ｏア
ダプタとＭＥＭ５００との間のデータ転送を行うが、Ｉ
／Ｏアダプタ（タイプＡ）６００からの要求のＭＥＭラ
イトの場合ＡＤＰタイプ認識表示“０”によって切替わ
り、図６に示すようなタイミングでデータ転送を行う。
また、Ｉ／Ｏアダプタ（タイプＢ）７００からの要求の
ＭＥＭライトの場合ＡＤＰタイプ認識表示“１”とな
り、図７に示すようなタイミングでデータ転送を行う。
このとき、各々のＭＥＭアクセスでＩＯＰバス３００を
占有する時間は、Ｉ／Ｏアダプタ（タイプＡ）６００の
場合が１６クロックサイクル、Ｉ／Ｏアダプタ（タイプ
Ｂ）７００の場合が１１クロックサイクルである。
【００２１】図２は第２の発明の一実施例の入出力制御
装置のブロック図である。
装置のブロック図である。
【００２２】図８は第２の発明のＡＤＰタイプＡのＭＥ
Ｍライトのデータ転送タイミングチャートである。
Ｍライトのデータ転送タイミングチャートである。
【００２３】図９は第２の発明のＡＤＰタイプＢのＭＥ
Ｍライトのデータ転送タイミングチャートである。
Ｍライトのデータ転送タイミングチャートである。
【００２４】図２からリクエスト調停部１１０、シーケ
ンス制御部１２０、データバッファ１３０、アドレス制
御部１４０、ＡＤＰタイプ認識部１５０によって構成さ
れている。
ンス制御部１２０、データバッファ１３０、アドレス制
御部１４０、ＡＤＰタイプ認識部１５０によって構成さ
れている。
【００２５】Ｉ／ＯアダプタからＩＯＰバス３００の使
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
がリクエスト調停部１１０に与えられると、複数のリク
エスト信号がリクエスト調停部１１０によって調停され
て、プライオリティの高いＩ／Ｏアダプタに対してバス
３００の使用許可信号であるＩＯＰバス・アクセプト信
号３２０が返される。バスの使用許可を与えられたＩ／
Ｏアダプタはバス動作を起動する。起動シーケンスで
は、Ｉ／ＯアダプタからＩＯＰバス・コントロール信号
３３０によってコマンドとしてバス動作の種類が示され
る。このコマンドがＩＯＰ１００内のシーケンス制御部
１２０に入力され解析される。コマンドがＭＥＭ５００
へのアクセス要求であった場合、シーケンス制御部１２
０はＩ／Ｏアダプタからの要求に対して応答を開始す
る。起動シーケンスでコマンドが認識されると、シーケ
ンス制御部からのアドレス制御信号１７０によって、Ｉ
ＯＰバス３００上のＩＯＰバス・アドレス／データ信号
３４０のアドレス情報がＭＥＭアクセスアドレスとして
アドレス制御部１４０に取り込まれる。また、このと
き、コマンド情報の一部にＡＤＰタイプ情報が含まれて
おり、ＩＯＰバス・コントロール信号３３０はＩＯＰ１
００内のＡＤＰタイプ認識部１５０に入力され、要求元
のアダプタ種別が認識される。認識されたＡＤＰタイプ
１８０がシーケンス制御部１２０に入力されると、シー
ケンス制御部１２０はＡＤＰタイプに応じて制御シーケ
ンスを切り替える。次に、ＩＯＰバスはデータ転送フェ
ーズに入り、ＭＥＭライトの場合、シーケンス制御部か
らのデータバッファ制御信号１６０によって、ＩＯＰバ
ス上のＩＯＰバス・アドレス／データ信号３４０のデー
タ情報がデータバッファ１３０に取り込まれる。また、
ＩＯＰバス３００からＭＥＭアクセスの要求が発生する
と、シーケンス制御部１２０はシステムバス２００を介
してＭＥＭ５００にアクセスを行う。シーケンス制御部
１２０はシステムバス２００の使用権を獲得し、システ
ムバス・コントロール信号２１０によって、システムバ
ス２００を介してＭＥＭ５００との間の転送シーケンス
を起動する。このとき、アドレス制御部１４０に記憶さ
れたアドレスによってシステムバス・アドレス信号２２
０により、データバッファ１３０に記憶されたデータを
システムバス・データ信号２３０によりＭＥＭ５００に
書き込む。ＭＥＭリードの時はデータの流れが逆にな
る。これらの一連の動作でＩ／ＯアダプタとＭＥＭ５０
０との間のデータ転送を行うが、Ｉ／Ｏアダプタ（タイ
プＡ）６００からの要求のＭＥＭライトの場合ＡＤＰタ
イプ認識“０”のとき、図８に示すようなタイミングで
データ転送を行う。また、Ｉ／Ｏアダプタ（タイプＢ）
７００からの要求のＭＥＭライトの場合ＡＤＰタイプ認
識“１”のとき、図９に示すようなタイミングでデータ
転送を行う。このとき、各々のＭＥＭアクセスでＩＯＰ
バス３００を占有する時間は、Ｉ／Ｏアダプタ（タイプ
Ａ）６００の場合が１６クロックサイクル、Ｉ／Ｏアダ
プタ（タイプＢ）７００の場合が１１クロックサイクル
である。
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
がリクエスト調停部１１０に与えられると、複数のリク
エスト信号がリクエスト調停部１１０によって調停され
て、プライオリティの高いＩ／Ｏアダプタに対してバス
３００の使用許可信号であるＩＯＰバス・アクセプト信
号３２０が返される。バスの使用許可を与えられたＩ／
Ｏアダプタはバス動作を起動する。起動シーケンスで
は、Ｉ／ＯアダプタからＩＯＰバス・コントロール信号
３３０によってコマンドとしてバス動作の種類が示され
る。このコマンドがＩＯＰ１００内のシーケンス制御部
１２０に入力され解析される。コマンドがＭＥＭ５００
へのアクセス要求であった場合、シーケンス制御部１２
０はＩ／Ｏアダプタからの要求に対して応答を開始す
る。起動シーケンスでコマンドが認識されると、シーケ
ンス制御部からのアドレス制御信号１７０によって、Ｉ
ＯＰバス３００上のＩＯＰバス・アドレス／データ信号
３４０のアドレス情報がＭＥＭアクセスアドレスとして
アドレス制御部１４０に取り込まれる。また、このと
き、コマンド情報の一部にＡＤＰタイプ情報が含まれて
おり、ＩＯＰバス・コントロール信号３３０はＩＯＰ１
００内のＡＤＰタイプ認識部１５０に入力され、要求元
のアダプタ種別が認識される。認識されたＡＤＰタイプ
１８０がシーケンス制御部１２０に入力されると、シー
ケンス制御部１２０はＡＤＰタイプに応じて制御シーケ
ンスを切り替える。次に、ＩＯＰバスはデータ転送フェ
ーズに入り、ＭＥＭライトの場合、シーケンス制御部か
らのデータバッファ制御信号１６０によって、ＩＯＰバ
ス上のＩＯＰバス・アドレス／データ信号３４０のデー
タ情報がデータバッファ１３０に取り込まれる。また、
ＩＯＰバス３００からＭＥＭアクセスの要求が発生する
と、シーケンス制御部１２０はシステムバス２００を介
してＭＥＭ５００にアクセスを行う。シーケンス制御部
１２０はシステムバス２００の使用権を獲得し、システ
ムバス・コントロール信号２１０によって、システムバ
ス２００を介してＭＥＭ５００との間の転送シーケンス
を起動する。このとき、アドレス制御部１４０に記憶さ
れたアドレスによってシステムバス・アドレス信号２２
０により、データバッファ１３０に記憶されたデータを
システムバス・データ信号２３０によりＭＥＭ５００に
書き込む。ＭＥＭリードの時はデータの流れが逆にな
る。これらの一連の動作でＩ／ＯアダプタとＭＥＭ５０
０との間のデータ転送を行うが、Ｉ／Ｏアダプタ（タイ
プＡ）６００からの要求のＭＥＭライトの場合ＡＤＰタ
イプ認識“０”のとき、図８に示すようなタイミングで
データ転送を行う。また、Ｉ／Ｏアダプタ（タイプＢ）
７００からの要求のＭＥＭライトの場合ＡＤＰタイプ認
識“１”のとき、図９に示すようなタイミングでデータ
転送を行う。このとき、各々のＭＥＭアクセスでＩＯＰ
バス３００を占有する時間は、Ｉ／Ｏアダプタ（タイプ
Ａ）６００の場合が１６クロックサイクル、Ｉ／Ｏアダ
プタ（タイプＢ）７００の場合が１１クロックサイクル
である。
【００２６】図３は第３の発明の一実施例のブロック図
である。
である。
【００２７】図１０は第３の発明のＡＤＰタイプＡのＭ
ＥＭライトのデータ転送タイミングチャートである。
ＥＭライトのデータ転送タイミングチャートである。
【００２８】図１１は第３の発明のＡＤＰタイプＢのＭ
ＥＭライトのデータ転送タイミングチャートである。
ＥＭライトのデータ転送タイミングチャートである。
【００２９】図３から、リクエスト調停部１１０、シー
ケンス制御部１２０、データバッファ１３０、アドレス
制御部１４０、ＡＤＰタイプ認識部１５０によって構成
されている。
ケンス制御部１２０、データバッファ１３０、アドレス
制御部１４０、ＡＤＰタイプ認識部１５０によって構成
されている。
【００３０】Ｉ／ＯアダプタからＩＯＰバス３００の使
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
がリクエスト調停部１１０に与えられると、複数のリク
エスト信号がリクエスト調停部１１０によって調停され
て、プライオリティの高いＩ／Ｏアダプタに対してバス
３００の使用許可信号であるＩＯＰバス・アクセプト信
号３２０が返される。バス３００の使用許可を与えられ
たＩ／Ｏアダプタはバス動作を起動する。起動シーケン
スでは、Ｉ／ＯアダプタからＩＯＰバス・コントロール
信号３３０によってコマンドとしてバス動作の種類が示
される。このコマンドがＩＯＰ１００内のシーケンス制
御部１２０に入力され解析される。コマンドがＭＥＭ５
００へのアクセス要求であった場合、シーケンス制御部
１２０はＩ／Ｏアダプタからの要求に対して応答を開始
する。起動シーケンスでコマンドが認識されると、シー
ケンス制御部１２０からのアドレス制御信号１７０によ
って、ＩＯＰバス上のＩＯＰバス・アドレス／データ信
号３４０のアドレス情報がＭＥＭアクセスアドレスとし
てアドレス制御部１４０に取り込まれる。また、このと
き、アドレス情報の一部にＡＤＰタイプ情報が含まれて
おり、ＩＯＰバス・アドレス／データ信号３４０（アド
レス制御手段、アダプタ種別認識手段）はＩＯＰ１００
内のＡＤＰタイプ認識部１５０に入力され、要求元のア
ダプタ種別が認識される。認識されたＡＤＰタイプ１８
０がシーケンス制御部１２０に入力されると、シーケン
ス制御部１２０はＡＤＰタイプに応じて制御シーケンス
を切り替える。次に、ＩＯＰバスはデータ転送フェーズ
に入り、ＭＥＭライトの場合、シーケンス制御部１２０
からのデータバッファ制御信号１６０によって、ＩＯＰ
バス上のＩＯＰバス・アドレス／データ信号３４０のデ
ータ情報がデータバッファ１３０に取り込まれる。ま
た、ＩＯＰバスからＭＥＭアクセスの要求が発生する
と、シーケンス制御部１２０はシステムバス２００を介
してＭＥＭ５００にアクセスを行う。シーケンス制御部
１２０はシステムバス２００の使用権を獲得し、システ
ムバス・コントロール信号２１０によって、システムバ
ス２００を介してＭＥＭ５００との間の転送シーケンス
を起動する。このとき、アドレス制御部１４０に記憶さ
れたアドレスによってシステムバス・アドレス信号２２
０により、データバッファ１３０に記憶されたデータを
システムバス・データ信号２３０によってＭＥＭに書き
込む。ＭＥＭリードの時はデータの流れが逆になる。こ
れらの一連の動作でＩ／ＯアダプタとＭＥＭ５００との
間のデータ転送を行うが、Ｉ／Ｏアダプタ（タイプＡ）
６００からの要求のＭＥＭライトの場合ＡＤＰタイプ認
識“０”で切り替り、図１０に示すようなタイミングで
データ転送を行う。また、Ｉ／Ｏアダプタ（タイプＢ）
７００からの要求のＭＥＭライトの場合ＡＤＰタイプ
“１”となり、図１１に示すようなタイミングでデータ
転送を行う。このとき、各々のＭＥＭアクセスでＩＯＰ
バスを占有する時間は、Ｉ／Ｏアダプタ（タイプＡ）６
００が１６クロックサイクル、Ｉ／Ｏアダプタ（タイプ
Ｂ）７００が１１クロックサイクルである。
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
がリクエスト調停部１１０に与えられると、複数のリク
エスト信号がリクエスト調停部１１０によって調停され
て、プライオリティの高いＩ／Ｏアダプタに対してバス
３００の使用許可信号であるＩＯＰバス・アクセプト信
号３２０が返される。バス３００の使用許可を与えられ
たＩ／Ｏアダプタはバス動作を起動する。起動シーケン
スでは、Ｉ／ＯアダプタからＩＯＰバス・コントロール
信号３３０によってコマンドとしてバス動作の種類が示
される。このコマンドがＩＯＰ１００内のシーケンス制
御部１２０に入力され解析される。コマンドがＭＥＭ５
００へのアクセス要求であった場合、シーケンス制御部
１２０はＩ／Ｏアダプタからの要求に対して応答を開始
する。起動シーケンスでコマンドが認識されると、シー
ケンス制御部１２０からのアドレス制御信号１７０によ
って、ＩＯＰバス上のＩＯＰバス・アドレス／データ信
号３４０のアドレス情報がＭＥＭアクセスアドレスとし
てアドレス制御部１４０に取り込まれる。また、このと
き、アドレス情報の一部にＡＤＰタイプ情報が含まれて
おり、ＩＯＰバス・アドレス／データ信号３４０（アド
レス制御手段、アダプタ種別認識手段）はＩＯＰ１００
内のＡＤＰタイプ認識部１５０に入力され、要求元のア
ダプタ種別が認識される。認識されたＡＤＰタイプ１８
０がシーケンス制御部１２０に入力されると、シーケン
ス制御部１２０はＡＤＰタイプに応じて制御シーケンス
を切り替える。次に、ＩＯＰバスはデータ転送フェーズ
に入り、ＭＥＭライトの場合、シーケンス制御部１２０
からのデータバッファ制御信号１６０によって、ＩＯＰ
バス上のＩＯＰバス・アドレス／データ信号３４０のデ
ータ情報がデータバッファ１３０に取り込まれる。ま
た、ＩＯＰバスからＭＥＭアクセスの要求が発生する
と、シーケンス制御部１２０はシステムバス２００を介
してＭＥＭ５００にアクセスを行う。シーケンス制御部
１２０はシステムバス２００の使用権を獲得し、システ
ムバス・コントロール信号２１０によって、システムバ
ス２００を介してＭＥＭ５００との間の転送シーケンス
を起動する。このとき、アドレス制御部１４０に記憶さ
れたアドレスによってシステムバス・アドレス信号２２
０により、データバッファ１３０に記憶されたデータを
システムバス・データ信号２３０によってＭＥＭに書き
込む。ＭＥＭリードの時はデータの流れが逆になる。こ
れらの一連の動作でＩ／ＯアダプタとＭＥＭ５００との
間のデータ転送を行うが、Ｉ／Ｏアダプタ（タイプＡ）
６００からの要求のＭＥＭライトの場合ＡＤＰタイプ認
識“０”で切り替り、図１０に示すようなタイミングで
データ転送を行う。また、Ｉ／Ｏアダプタ（タイプＢ）
７００からの要求のＭＥＭライトの場合ＡＤＰタイプ
“１”となり、図１１に示すようなタイミングでデータ
転送を行う。このとき、各々のＭＥＭアクセスでＩＯＰ
バスを占有する時間は、Ｉ／Ｏアダプタ（タイプＡ）６
００が１６クロックサイクル、Ｉ／Ｏアダプタ（タイプ
Ｂ）７００が１１クロックサイクルである。
【００３１】図４は第４の発明の一実施例の入出力制御
装置のブロック図である。
装置のブロック図である。
【００３２】図１２は第４の発明のＡＤＰタイプＡのＭ
ＥＭライトのデータ転送タイミングチャートである。
ＥＭライトのデータ転送タイミングチャートである。
【００３３】図１３は第４の発明のＡＤＰタイプＢのＭ
ＥＭライトのデータ転送タイミングチャートである。
ＥＭライトのデータ転送タイミングチャートである。
【００３４】図４から、リクエスト調停部１１０、シー
ケンス制御部１２０、データバッファ１３０、アドレス
制御部１４０、ＡＤＰタイプ認識部１５０によって構成
されている。
ケンス制御部１２０、データバッファ１３０、アドレス
制御部１４０、ＡＤＰタイプ認識部１５０によって構成
されている。
【００３５】Ｉ／ＯアダプタからＩＯＰバス３００の使
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
がリクエスト調停部１１０に与えられると、複数のリク
エスト信号がリクエスト調停部１１０によって調停され
て、プライオリティの高いＩ／Ｏアダプタに対してバス
３００の使用許可信号であるＩＯＰバス・アクセプト信
号３２０が返される。バス３００の使用許可を与えられ
たＩ／Ｏアダプタはバス動作を起動する。起動シーケン
スでは、Ｉ／ＯアダプタからＩＯＰバス・コントロール
信号３３０によってコマンドとしてバス動作の種類が示
される。このコマンドがＩＯＰ１００内のシーケンス制
御部１２０に入力され解析される。コマンドがＭＥＭへ
のアクセス要求であった場合、シーケンス制御部１２０
はＩ／Ｏアダプタからの要求に対して応答を開始する。
起動シーケンスでコマンドが認識されると、シーケンス
制御部からのアドレス制御信号１７０によって、ＩＯＰ
バス上のＩＯＰバス・アドレス／データ信号３４０のア
ドレス情報がＭＥＭアクセスアドレスとしてアドレス制
御部１４０に取り込まれる。また、このとき、要求元の
Ｉ／ＯアダプタがＩＯＰバス・アクセプト信号３２０に
よって特定できるため、ＩＯＰバス・アクセプト信号３
２０（バス使用権調停手段、アダプタ種別認識手段）は
ＩＯＰ１００内のＡＤＰタイプ認識部１５０に入力さ
れ、要求元のアダプタ種別が認識される。認識されたＡ
ＤＰタイプ１８０がシーケンス制御部１２０に入力され
ると、シーケンス制御部１２０はＡＤＰタイプに応じて
制御シーケンスを切り替える。次に、ＩＯＰバスはデー
タ転送フェーズに入り、ＭＥＭライトの場合、シーケン
ス制御部１２０からのデータバッファ制御信号１６０に
よって、ＩＯＰバス３００上のＩＯＰバス・アドレス／
データ信号３４０のデータ情報がデータバッファ１３０
に取り込まれる。また、ＩＯＰバス３００からＭＥＭア
クセスの要求が発生すると、シーケンス制御部１２０は
システムバス２００を介してＭＥＭ５００にアクセスを
行う。シーケンス制御部１２０はシステムバス２００の
使用権を獲得し、システムバス・コントロール信号２１
０によって、システムバス２００を介してＭＥＭ５００
との間の転送シーケンスを起動する。このとき、アドレ
ス制御部１４０に記憶されたアドレスによってシステム
バス・アドレス信号２２０により、データバッファ１３
０に記憶されたデータをシステムバス・データ信号２３
０によりＭＥＭに書き込む。ＭＥＭリードの時はデータ
の流れが逆になる。これらの一連の動作でＩ／Ｏアダプ
タとＭＥＭ５００との間のデータ転送を行うが、Ｉ／Ｏ
アダプタ（タイプＡ）６００からの要求のＭＥＭライト
の場合ＡＤＰタイプ判定“０”となり、図１２に示すよ
うなタイミングでデータ転送を行う。また、Ｉ／Ｏアダ
プタ（タイプＢ）７００からの要求のＭＥＭライトの場
合ＡＤＰタイプ判定“１”となり、図１３に示すような
タイミングでデータ転送を行う。このとき、各々のＭＥ
ＭアクセスでＩＯＰバスを占有する時間は、Ｉ／Ｏアダ
プタ（タイプＡ）６００が１６クロックサイクル、Ｉ／
Ｏアダプタ（タイプＢ）７００が１１クロックサイクル
である。
用権獲得要求であるＩＯＰバス・リクエスト信号３１０
がリクエスト調停部１１０に与えられると、複数のリク
エスト信号がリクエスト調停部１１０によって調停され
て、プライオリティの高いＩ／Ｏアダプタに対してバス
３００の使用許可信号であるＩＯＰバス・アクセプト信
号３２０が返される。バス３００の使用許可を与えられ
たＩ／Ｏアダプタはバス動作を起動する。起動シーケン
スでは、Ｉ／ＯアダプタからＩＯＰバス・コントロール
信号３３０によってコマンドとしてバス動作の種類が示
される。このコマンドがＩＯＰ１００内のシーケンス制
御部１２０に入力され解析される。コマンドがＭＥＭへ
のアクセス要求であった場合、シーケンス制御部１２０
はＩ／Ｏアダプタからの要求に対して応答を開始する。
起動シーケンスでコマンドが認識されると、シーケンス
制御部からのアドレス制御信号１７０によって、ＩＯＰ
バス上のＩＯＰバス・アドレス／データ信号３４０のア
ドレス情報がＭＥＭアクセスアドレスとしてアドレス制
御部１４０に取り込まれる。また、このとき、要求元の
Ｉ／ＯアダプタがＩＯＰバス・アクセプト信号３２０に
よって特定できるため、ＩＯＰバス・アクセプト信号３
２０（バス使用権調停手段、アダプタ種別認識手段）は
ＩＯＰ１００内のＡＤＰタイプ認識部１５０に入力さ
れ、要求元のアダプタ種別が認識される。認識されたＡ
ＤＰタイプ１８０がシーケンス制御部１２０に入力され
ると、シーケンス制御部１２０はＡＤＰタイプに応じて
制御シーケンスを切り替える。次に、ＩＯＰバスはデー
タ転送フェーズに入り、ＭＥＭライトの場合、シーケン
ス制御部１２０からのデータバッファ制御信号１６０に
よって、ＩＯＰバス３００上のＩＯＰバス・アドレス／
データ信号３４０のデータ情報がデータバッファ１３０
に取り込まれる。また、ＩＯＰバス３００からＭＥＭア
クセスの要求が発生すると、シーケンス制御部１２０は
システムバス２００を介してＭＥＭ５００にアクセスを
行う。シーケンス制御部１２０はシステムバス２００の
使用権を獲得し、システムバス・コントロール信号２１
０によって、システムバス２００を介してＭＥＭ５００
との間の転送シーケンスを起動する。このとき、アドレ
ス制御部１４０に記憶されたアドレスによってシステム
バス・アドレス信号２２０により、データバッファ１３
０に記憶されたデータをシステムバス・データ信号２３
０によりＭＥＭに書き込む。ＭＥＭリードの時はデータ
の流れが逆になる。これらの一連の動作でＩ／Ｏアダプ
タとＭＥＭ５００との間のデータ転送を行うが、Ｉ／Ｏ
アダプタ（タイプＡ）６００からの要求のＭＥＭライト
の場合ＡＤＰタイプ判定“０”となり、図１２に示すよ
うなタイミングでデータ転送を行う。また、Ｉ／Ｏアダ
プタ（タイプＢ）７００からの要求のＭＥＭライトの場
合ＡＤＰタイプ判定“１”となり、図１３に示すような
タイミングでデータ転送を行う。このとき、各々のＭＥ
ＭアクセスでＩＯＰバスを占有する時間は、Ｉ／Ｏアダ
プタ（タイプＡ）６００が１６クロックサイクル、Ｉ／
Ｏアダプタ（タイプＢ）７００が１１クロックサイクル
である。
【００３６】
【発明の効果】以上説明したように、本発明は異なる制
御シーケンスを持ったＩ／Ｏアダプタを混在して制御で
きるため、バスの使用効率を互換性を損なうこと無く向
上できるという効果を有する。
御シーケンスを持ったＩ／Ｏアダプタを混在して制御で
きるため、バスの使用効率を互換性を損なうこと無く向
上できるという効果を有する。
【図１】第１の発明の一実施例の入出力制御装置のブロ
ック図である。
ック図である。
【図２】第２の発明の入出力制御装置のブロック図であ
る。
る。
【図３】第３の発明の入出力制御装置のブロック図であ
る。
る。
【図４】第４の発明の入出力制御装置のブロック図であ
る。
る。
【図５】本発明を適用した入出力処理装置を含む情報処
理装置のブロック図である。
理装置のブロック図である。
【図６】第１の発明のＡＤＰタイプＡのＭＥＭライトの
データ転送タイミングチャートである。
データ転送タイミングチャートである。
【図７】第１の発明のＡＤＰタイプＢのＭＥＭライトの
データ転送タイミングチャートである。
データ転送タイミングチャートである。
【図８】第２の発明のＡＤＰタイプＡのＭＥＭライトの
データ転送タイミングチャートである。
データ転送タイミングチャートである。
【図９】第２の発明のＡＤＰタイプＢのＭＥＭライトの
データ転送タイミングチャートである。
データ転送タイミングチャートである。
【図１０】第３の発明のＡＤＰタイプＡのＭＥＭライト
のデータ転送タイミングチャートである。
のデータ転送タイミングチャートである。
【図１１】第３の発明のＡＤＰタイプＢのＭＥＭライト
のデータ転送タイミングチャートである。
のデータ転送タイミングチャートである。
【図１２】第４の発明のＡＤＰタイプＡのＭＥＭライト
のデータ転送タイミングチャートである。
のデータ転送タイミングチャートである。
【図１３】第４の発明のＡＤＰタイプＢのＭＥＭライト
のデータ転送タイミングチャートである。
のデータ転送タイミングチャートである。
【符号の説明】 １００ ＩＯＰ １１０ リクエスト調停部 １２０ シーケンス制御部 １３０ データバッファ １４０ アドレス制御部 １５０ ＡＤＰタイプ認識部 １６０ データバッファ制御信号 １７０ アドレス制御信号 １８０ ＡＤＰタイプ ２００ システムバス ２１０ システムバス・コントロール信号 ２２０ システムバス・アドレス信号 ２３０ システムバス・データ信号 ３００ ＩＯＰバス ３１０ ＩＯＰバス・リクエスト信号 ３２０ ＩＯＰバス・アクセプト信号 ３３０ ＩＯＰバス・コントロール信号 ３４０ ＩＯＰバス・アドレス／データ信号 ３５０ ＩＯＰバス・ＡＤＰタイプ信号 ４００ ＣＰＵ ５００ ＭＥＭ ６００ Ｉ／Ｏアダプタ（タイプＡ） ７００ Ｉ／Ｏアダプタ（タイプＢ）
Claims (4)
- 【請求項１】 入出力装置を制御する複数のアダプタと
バスで接続され、また中央処理装置及び主記憶制御装置
とも接続され、前記アダプタからの主記憶アクセス要求
を制御して主記憶との間のデータ転送を実現する入出力
制御装置において、前記アダプタからのバス使用権要求
を調停し前記アダプタに対してバス使用権を与えるバス
使用権調停手段と、前記バス使用権を与えられたアダプ
タからの主記憶アクセスのアクセス・アドレスを制御す
るアドレス制御手段と、前記アダプタと前記主記憶装置
との間の転送データを一時保持する転送データ記憶手段
と、前記バス使用中のアダプタからのアダプタ種別信号
によってアダプタ種別を判別するアダプタ種別認識手段
と、該アダプタ種別認識手段によって認識されたアダプ
タ種別によって前記バスの処理シーケンスを切り替えて
前記バスの制御信号を制御すると共に前記アドレス制御
手段及び転送データ記憶手段を制御する事によって、異
なる処理シーケンスのアダプタを混在させて制御するこ
とを可能とするシーケンス制御手段とを含むことを特徴
とする入出力制御装置。 - 【請求項２】 入出力装置を制御する複数のアダプタと
バスで接続され、また中央処理装置及び主記憶制御装置
とも接続され、前記アダプタからの主記憶アクセス要求
を制御して主記憶との間のデータ転送を実現する入出力
制御装置において、前記アダプタからのバス使用権要求
を調停し前記アダプタに対してバス使用権を与えるバス
使用権調停手段と、前記バス使用権を与えられたアダプ
タからの主記憶アクセスのアクセス・アドレスを制御す
るアドレス制御手段と、前記アダプタと前記主記憶装置
との間の転送データを一時保持する転送データ記憶手段
と、前記バス使用中のアダプタからの主記憶アクセス要
求時の制御信号によるコマンドコードによってアダプタ
種別を判別するアダプタ種別認識手段と、該アダプタ種
別認識手段によって認識されたアダプタ種別によって前
記バスの処理シーケンスを切り替えて前記バスの制御信
号を制御すると共に前記アドレス制御手段及び転送デー
タ記憶手段を制御する事によって、異なる処理シーケン
スのアダプタを混在させて制御することを可能とするシ
ーケンス制御手段とを含むことを特徴とする入出力制御
装置。 - 【請求項３】 入出力装置を制御する複数のアダプタと
バスで接続され、また中央処理装置及び主記憶制御装置
とも接続され、前記アダプタからの主記憶アクセス要求
を制御して主記憶との間のデータ転送を実現する入出力
制御装置において、前記アダプタからのバス使用権要求
を調停し前記アダプタに対してバス使用権を与えるバス
使用権調停手段と、前記バス使用権を与えられたアダプ
タからの主記憶アクセスのアクセス・アドレスを制御す
るアドレス制御手段と、前記アダプタと前記主記憶装置
との間の転送データを一時保持する転送データ記憶手段
と、前記バス使用中のアダプタからの主記憶アクセス要
求時のアドレス情報中に含まれたアダプタタイプ種別情
報によってアダプタ種別を判別するアダプタ種別認識手
段と、該アダプタ種別認識手段によって認識されたアダ
プタ種別によって前記バスの処理シーケンスを切り替え
て前記バスの制御信号を制御すると共に前記アドレス制
御手段及び転送データ記憶手段を制御する事によって、
異なる処理シーケンスのアダプタを混在させて制御する
ことを可能とするシーケンス制御手段とを含むことを特
徴とする入出力制御装置。 - 【請求項４】 入出力装置を制御する複数のアダプタと
バスで接続され、また中央処理装置及び主記憶制御装置
とも接続され、前記アダプタからの主記憶アクセス要求
を制御して主記憶との間のデータ転送を実現する入出力
制御装置において、前記アダプタからのバス使用権要求
を調停し前記アダプタに対してバス使用権を与えるバス
使用権調停手段と、前記バス使用権を与えられたアダプ
タからの主記憶アクセスのアクセス・アドレスを制御す
るアドレス制御手段と、前記アダプタと前記主記憶装置
との間の転送データを一時保持する転送データ記憶手段
と、前記バス使用中のアダプタのバス使用権要求信号に
よってアダプタ種別を判別するアダプタ種別認識手段
と、該アダプタ種別認識手段によって認識されたアダプ
タ種別によって前記バスの処理シーケンスを切り替えて
前記バスの制御信号を制御すると共に前記アドレス制御
手段及び転送データ記憶手段を制御する事によって、異
なる処理シーケンスのアダプタを混在させて制御するこ
とを可能とするシーケンス制御手段とを含むことを特徴
とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18158691A JP2611191B2 (ja) | 1991-06-27 | 1991-06-27 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18158691A JP2611191B2 (ja) | 1991-06-27 | 1991-06-27 | 入出力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056325A JPH056325A (ja) | 1993-01-14 |
| JP2611191B2 true JP2611191B2 (ja) | 1997-05-21 |
Family
ID=16103402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18158691A Expired - Lifetime JP2611191B2 (ja) | 1991-06-27 | 1991-06-27 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611191B2 (ja) |
-
1991
- 1991-06-27 JP JP18158691A patent/JP2611191B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056325A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| KR20010080515A (ko) | 다수의 가상 직접 메모리 접근 채널들을 지원하기위한직접 메모리 접근 엔진 | |
| US20080005387A1 (en) | Semiconductor device and data transfer method | |
| EP0464848B1 (en) | Structure for enabling direct memory-to-memory transfer | |
| JPH04367023A (ja) | 二重化ディスク制御装置 | |
| JPH06110617A (ja) | ディスク制御方法 | |
| JP2611191B2 (ja) | 入出力制御装置 | |
| JPH0793274A (ja) | データ転送方式及びデータ転送装置 | |
| EP0587370A1 (en) | Method and apparatus for software sharing between multiple controllers | |
| JPH10178626A (ja) | 伝送装置及びサーバ装置並びに伝送方法 | |
| JP2727514B2 (ja) | 転送先ｉｄ指定回路 | |
| KR100253791B1 (ko) | 시스템 버스의 스플릿 로크 제어방법 및 장치 | |
| JPH0628307A (ja) | バス制御装置 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JP3201439B2 (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| JPH0991152A (ja) | コンピュータシステムおよびそのシステムで使用されるマルチファンクションデバイス | |
| KR920001800B1 (ko) | 팩시밀리의 용량확장용 접속장치 | |
| JP2768022B2 (ja) | メモリコントローラ | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPS61234447A (ja) | バス獲得制御装置 | |
| JP2671743B2 (ja) | マイクロコンピュータ | |
| JPH03113555A (ja) | バスリピータ装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH034349A (ja) | Ｄｍａ転送方式 |