KR930003138A - 다이나믹형 반도체 기억장치 - Google Patents

다이나믹형 반도체 기억장치 Download PDF

Info

Publication number
KR930003138A
KR930003138A KR1019920011813A KR920011813A KR930003138A KR 930003138 A KR930003138 A KR 930003138A KR 1019920011813 A KR1019920011813 A KR 1019920011813A KR 920011813 A KR920011813 A KR 920011813A KR 930003138 A KR930003138 A KR 930003138A
Authority
KR
South Korea
Prior art keywords
bit line
level potential
word line
level
line
Prior art date
Application number
KR1019920011813A
Other languages
English (en)
Other versions
KR950009228B1 (ko
Inventor
유키히토 오오와키
다이스케 가토
다이사부로 다카시마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR930003138A publication Critical patent/KR930003138A/ko
Application granted granted Critical
Publication of KR950009228B1 publication Critical patent/KR950009228B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

다이나믹형 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 DRAM의 주요부 구성을 나타낸 도면,
제2도는 제1실시예에 따른 워드선구동회로의 구성을 나타낸 도면,
제6도는 본 발명의 제2실시예에 따른 DRAM의 주요부 구성을 나타낸 도면.

Claims (7)

  1. 서로 교차하여 배치된 비트선과, 워드선 및, 이들 교차부에 배열 형성된 MOS트랜지스터와 캐패시터로 이루어진 다이나믹형 메모리셀을 갖춘 메모리셀 어레이와, 상기 워드선을 선택하기 위한 디코더, 이 디코더에 의해 선택된 워드선에 “H”레벨 전위를 인가하고, 비선택 워드선에 “L”레벨 전위를 인가하는 워드선 구동회로, 상기 비트선에 접속되면서 상기 메모리셀로부터 독출된 신호전압을 증폭하는 비트선 감지증폭기 및, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “L”레벨측의 비트선에 접속되면서 상기 워드선의 “L”레벨 전위보다 높은 “L”레벨 전위 발생시키는 비트선 “L”레벨 전위 발생회로를 구비하여 구성된 것을 특징으로 하는 다이나믹형 반도체 기억장치.
  2. 서로 교차하여 배치된 비트선과, 워드선 및, 이들 교차부에 배열 형성된 MOS트랜지스터와 캐패시터로 이루어진 다이나믹형 메모리셀을 갖춘 메모리셀 어레이와, 상기 워드선을 선택하기 위한 디코더, 이 디코더에 의해 선택된 워드선에 “H”레벨 전위를 인가하고, 비선택 워드선에 “L”레벨 전위를 인가하는 워드선 구동회로, 상기 비트선에 접속되면서 상기 메모리셀로 부터 독출된 신호전압을 증폭하는 비트선 감지증폭기, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “L”레벨측의 비트선에 접속되면서 상기 워드선의 “L”레벨 전위 보다 높은 “L”레벨 전위를 발생시키는 비트선 “L”레벨 전위발생회로 및, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “H”레벨측의 비트선에 접속되면서 상기 워드선의 “H” 레벨 전위 보다 낮은 “H”레벨 전위를 발생시키는 비트선 “H”레벨 전위발생회로를 구비하여 구성된 것을 특징으로 하는 다이나믹형 반도체 기억장치.
  3. 제1항 또는 제2항에 있어서, 상기 메모리셀을 구성하는 MOS트랜지스터의 임계치 전압이 영 또는 부이고,상기 워드선 구동회로에 의해 인가되는 워드선의 “H”레벨 전위가 외부 전원전위인 것을 특징으로 하는 다이나믹형 반도체 기억장치.
  4. 서로 교차하여 배치된 비트선과, 워드선 및, 이들 교차부에 배열 형성된 MOS 트랜지스터와 개패시터로 이루어진 다이나믹형 메모리셀을 갖춘 메모리셀 어레이와, 상기 워드선을 선택하기 위한 디코더, 이 디코더에 의해 선택된 워드선에 “H”레벨 전위를 인가하고, 비선택 워드선에 “L”레벨 전위를 인가하는 워드선 구동회로, 상기 비트선에 접속되면서 상기 메모리셀로부터 독출된 신호전압을 증폭하는 비트선 감지증폭기, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “L”레벨측의 비트선에 접속되면서 상기 워드선의 “L”레벨 전위 보다 높은 “L”레벨 전위를 발생시키는 비트선 “L”레벨 전위 발생회로 및, 상기 비트선 감지증폭기의 활성화 초기에 일시적으로 감지증폭기의 노드를 상기 비트선 “L”"레벨 전위발생회로로부터 얻어지는 “L”레벨 전위보다 낮은 전위에 접속하는 수단을 구비하여 구성된 것을 특징으로 하는 다이나믹형 반도체 기억장치.
  5. 서로 교차하여 배치된 비트선과, 워드선 및, 이들 교차부에 배열 형성된 MOS트랜지스터와 캐패시터로 이루어진 다이나믹형 메모리셀을 갖춘 메모리셀 어레이와, 상기 워드선을 선택하기 위한 디코더, 이 디코더에 의해 선택된 워드선에 “H”레벨 전위를 인가하고, 비선택 워드선에 “L”레벨 전위를 인가하는 워드선 구동회로, 상기 비트선에 접속되면서 상기 메모리셀로부터 독출된 신호전압을 증폭하는 비트선 감지증폭기, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “L”레벨측의 비트선에 접속되면서 상기 워드선의 “L”레벨 전위 보다 높은, “L”레벨 전위를 발생시키는 비트선 “L”레벨 전위발생회롤, 상기 비트선 감지증폭기의 활성화 초기에 일시적으로 감지증폭기의 노즈를 상기 비트선 “L”레벨 전위발생회로로부터 얻어지는 “L”레벨 전위 보다 낮은 전위에 접속하는 수단, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “H”레벨측에 비트선에 접속되면서 상기 워드선의 “H”레벨 전위를 발생시키는 비트선 ”H”레벨 전위 발생회로를 구비하여 구성된 것을 특징으로 하는 다이나믹형 반도체 기억장치.
  6. 서로 교차하여 배치된 비트선과, 워드선 및, 이들 교차부에 배열 형성된 MOS 트랜지스터와 캐패시터로 이루어진, 다이나믹형 메모리셀을 갖춘 메모리셀 어레이와, 상기 워드선을 선택하기 위한 디코더, 이 디코더에 의해 선택된 워드선에 “H”레벨 전위를 인가하고, 비선택 워드선에 “L”레벨 전위를 인가하는 워드선 구동회로, 상기 비트선에 접속되면서 상기 메모리셀로부터 돌출된 신호전압을 증폭하는 비트선 감지증폭기, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “L”레벨측의 비트선에 접속되면서 상기 워드선의 “L”레벨 전위 보다 높은 “L”레벨 전위를 발생시키는 비트선 “L”레벨 전위발생회롤, 상기 비트선 감지증폭기의 활성화 초기에 일시적으로 감지증폭기의 노드를 상기 비트선 “L” 레벨 전위발생회로로부터 얻어지는 “L”레벨 전위 보다 낮은 전위에 접속하는 수단, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “H”레벨측에 비트선에 접속되면서 상기 워드선의 “H”레벨 전이 보다 낮은 “H”레벨 전위를 발생시키는 비트선 “H”레벨 전위발생회로 및, 상기 비트선 감지증폭기의 활성화 초기에 일시적으로 상기 비트선을 상기 비트선 “H”레벨 전위발생회로로부터 얻어지는 “H”레벨 전위보다 높은 전위에 접속하는 수단을 구비하여 구성된 것을 특징으로 하는 다이나믹형 반도체 기억장치.
  7. 서로 교차하여 배치된 비트선과, 워드선 및, 이들 교차부에 배열 형성된 MOS 트랜지스터와 캐패시터로 이루어진 다이나믹형 메모리셀을 갖춘 메모리셀 어레이와, 상기 워드선을 선택하기 위한 디코더, 이 디코더에 의해 선택된 워드선에 “H”레벨 전위를 인가하고, 비선택 워드선에 “L”레벨 전위를 인가하는 워드선 구동회로, 상기 비트선에 접속되면서 상기 메모리셀로부터 독출된 신호전압을 증폭하는 비트선 감지증폭기, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “L”레벨측의 비트선에 접속되면서 상기 워드선의 “L” 레벨 전위 보다 높은 “L”레벨 전위를 발생시키는 비트선 “L”레벨 전위발생회로, 출력단자가 활성화된 상기 비트선 감지증폭기를 매개로 “H”레벨측의 비트선에 접속되면서 상기 워드선의 “H”레벨 전위보다 낮은 “H”레벨 전위를 발생시키는 비트선 “H”레벨 전위발생회로, 외부로부터 공급되는 전원전위의 변동을 검출하는 전원변동 검출수단 및, 이 전원변동 검출수단에 의해 외부 전원전위의 저하가 검출된 경우 이에 따라 상기 비트선 “H”레벨 전위발생회로의 출력전위와 상기 비트선 “L”레벨 전위 발생회로의 출력을 서로 추종시켜 저하시킴과 더불어 상기 워드선 구동회로에 의해 비선택 위드선에 인가되는 “L”레벨 전위를 저하시키는 제어를 수행하는 제어수단을 구비하여 구성된 것을 특징으로 하는 다이나믹형 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920011813A 1991-07-02 1992-07-02 다이나믹형 반도체 기억장치 KR950009228B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-161899 1991-07-02
JP16189991A JP3373534B2 (ja) 1991-07-02 1991-07-02 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930003138A true KR930003138A (ko) 1993-02-24
KR950009228B1 KR950009228B1 (ko) 1995-08-18

Family

ID=15744134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011813A KR950009228B1 (ko) 1991-07-02 1992-07-02 다이나믹형 반도체 기억장치

Country Status (3)

Country Link
US (5) US5299154A (ko)
JP (1) JP3373534B2 (ko)
KR (1) KR950009228B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781784A (en) * 1992-07-09 1998-07-14 Zilog, Inc. Dynamic power management of solid state memories
JP3569310B2 (ja) 1993-10-14 2004-09-22 株式会社ルネサステクノロジ 半導体記憶装置
US5737273A (en) * 1995-04-06 1998-04-07 Ricoh Company, Ltd. Sense amplifier and reading circuit with sense amplifier
TW318932B (ko) 1995-12-28 1997-11-01 Hitachi Ltd
US6947100B1 (en) * 1996-08-09 2005-09-20 Robert J. Proebsting High speed video frame buffer
JP3712150B2 (ja) * 1996-10-25 2005-11-02 株式会社日立製作所 半導体集積回路装置
JP3782227B2 (ja) * 1997-03-11 2006-06-07 株式会社東芝 半導体記憶装置
KR100253305B1 (ko) * 1997-08-05 2000-04-15 김영환 긴 리프레쉬간격을 갖는 메모리셀 제어방법
JPH11260053A (ja) * 1998-03-12 1999-09-24 Nec Corp 半導体記憶装置の昇圧回路
GB9806951D0 (en) * 1998-03-31 1998-06-03 Sgs Thomson Microelectronics Weak bit testing
ATE289807T1 (de) * 1998-12-22 2005-03-15 Ca Nat Research Council Transgene pflanzen mit konditional lethalem gen
EP1039470A3 (en) 1999-03-25 2000-11-29 SANYO ELECTRIC Co., Ltd. Semiconductor memory device
US6236605B1 (en) * 1999-03-26 2001-05-22 Fujitsu Limited Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US6297974B1 (en) * 1999-09-27 2001-10-02 Intel Corporation Method and apparatus for reducing stress across capacitors used in integrated circuits
KR100394757B1 (ko) * 2000-09-21 2003-08-14 가부시끼가이샤 도시바 반도체 장치
US20030204737A1 (en) * 2002-04-25 2003-10-30 Chee-Horng Lee Method for secreting a portable disk drive
US6879534B2 (en) * 2002-11-01 2005-04-12 Hewlett-Packard Development Company, L.P. Method and system for minimizing differential amplifier power supply sensitivity
US6816403B1 (en) 2003-05-14 2004-11-09 International Business Machines Corporation Capacitively coupled sensing apparatus and method for cross point magnetic random access memory devices
US7215251B2 (en) * 2004-04-13 2007-05-08 Impinj, Inc. Method and apparatus for controlled persistent ID flag for RFID applications
JP4804975B2 (ja) * 2006-03-22 2011-11-02 エルピーダメモリ株式会社 基準電位発生回路及びそれを備えた半導体記憶装置
KR100752669B1 (ko) * 2006-08-22 2007-08-29 삼성전자주식회사 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프
US9314618B2 (en) * 2006-12-06 2016-04-19 Spinal Modulation, Inc. Implantable flexible circuit leads and methods of use
JP5130571B2 (ja) * 2007-06-19 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
KR20140024668A (ko) * 2012-08-20 2014-03-03 에스케이하이닉스 주식회사 반도체메모리장치
KR101949501B1 (ko) * 2012-08-28 2019-02-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 데이터 출력 회로
TWI475565B (zh) * 2012-09-06 2015-03-01 Univ Nat Chiao Tung 靜態隨機存取記憶體的控制電路及其操作方法
TWI815583B (zh) * 2022-08-02 2023-09-11 華邦電子股份有限公司 半導體記憶體裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661085A (en) * 1979-10-23 1981-05-26 Toshiba Corp Semiconductor memory device
JPS5916195A (ja) * 1982-07-19 1984-01-27 Toshiba Corp 半導体記憶装置
US4780850A (en) * 1986-10-31 1988-10-25 Mitsubishi Denki Kabushiki Kaisha CMOS dynamic random access memory
JPS6476588A (en) * 1987-09-18 1989-03-22 Sony Corp Dynamic random access memory
JPH0821234B2 (ja) * 1988-01-14 1996-03-04 三菱電機株式会社 ダイナミック型半導体記憶装置およびその制御方法
US4924442A (en) * 1988-09-30 1990-05-08 Micron Technology, Inc. Pull up circuit for digit lines in a semiconductor memory
US4914631A (en) * 1988-09-30 1990-04-03 Micron Technology, Inc. Pull up circuit for sense lines in a semiconductor memory
JPH02168494A (ja) * 1988-12-21 1990-06-28 Nec Corp 半導体記憶回路
JPH07111830B2 (ja) * 1989-01-12 1995-11-29 松下電器産業株式会社 半導体記憶装置
US5278786A (en) * 1989-04-11 1994-01-11 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device having an area responsive to writing allowance signal
JP2614514B2 (ja) * 1989-05-19 1997-05-28 三菱電機株式会社 ダイナミック・ランダム・アクセス・メモリ
JP2742719B2 (ja) * 1990-02-16 1998-04-22 三菱電機株式会社 半導体記憶装置
US5113372A (en) * 1990-06-06 1992-05-12 Micron Technology, Inc. Actively controlled transient reducing current supply and regulation circuits for random access memory integrated circuits
JPH0587914A (ja) * 1991-08-07 1993-04-09 Honda Motor Co Ltd Ｆｍレーダ装置

Also Published As

Publication number Publication date
US5426604A (en) 1995-06-20
US5638329A (en) 1997-06-10
KR950009228B1 (ko) 1995-08-18
US5870339A (en) 1999-02-09
JP3373534B2 (ja) 2003-02-04
JPH0512866A (ja) 1993-01-22
US5299154A (en) 1994-03-29
US5969998A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
KR930003138A (ko) 다이나믹형 반도체 기억장치
KR100223990B1 (ko) 반도체 기억장치
KR100271626B1 (ko) 비트라인 센스앰프의 오버드라이빙방법
JP3586502B2 (ja) 電圧発生回路
KR930024162A (ko) 반도체 기억 장치
US5220527A (en) Dynamic type semiconductor memory device
JP4043142B2 (ja) メモリデバイス
KR0158111B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로
KR930005017A (ko) 반도체 dram 장치
US5323345A (en) Semiconductor memory device having read/write circuitry
KR920013457A (ko) 반도체 기억장치
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
JPH0685564A (ja) 増幅器回路
JPH08147973A (ja) 半導体装置
KR920017115A (ko) 반도체기억장치
KR870001596A (ko) 반도체 기억장치
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
JP2001126477A (ja) 半導体集積回路
US7369423B2 (en) Nonvolatile memory device using hybrid switch cell
KR960012048B1 (ko) 반도체 기억장치의 데이타 증폭장치
KR930020456A (ko) 저전력 동적램덤어셋스 메모리
KR100299192B1 (ko) 반도체집적회로
JPH0656719B2 (ja) 半導体記憶装置
US6285602B1 (en) Semiconductor memory device provided with I/O clamp circuit
JPH0581859A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 17

EXPY Expiration of term