KR920005174A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR920005174A KR920005174A KR1019910014297A KR910014297A KR920005174A KR 920005174 A KR920005174 A KR 920005174A KR 1019910014297 A KR1019910014297 A KR 1019910014297A KR 910014297 A KR910014297 A KR 910014297A KR 920005174 A KR920005174 A KR 920005174A
- Authority
- KR
- South Korea
- Prior art keywords
- column
- preliminary
- row
- decoder
- select
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 반도체기억장치의 일실시예에 의한 칩구성의 패턴레이아웃을 개략적으로 나타낸 도면,
제2도는 제1도중의 열디코더부의 일례를 나타낸 블록도,
제3도는 제2도의 열디코더부의 변형예를 나타낸 블록도.
Claims (5)
1개의 열디코더(1)로부터의 열선택 신호가 주어지는 열선택선 또는 행디코더로부터의 행선택 신호가 주어지는 행선택선에 의해 4개 이상의 복수개의 셀어레이(AL1~AL2)의 열선 또는 행선을 공통으로 선택하는 칩구성을 채용하고,상기 각 셀어레이에 각기 설치된 불량비트 구제용의 예비열선 또는 예비행선을 선택하기 위한 열용장 회로(10,30)또는 행용장 회로를 설치한 반도체 기억장치에 있어서, 상기 열용장회로는 또는 행용장회로 퓨즈 소자군을 구비한 프로그래머블어드레스 디코더로 이루어진 예비의 디코더(31~34, SCD1~SCD4)에 의해, 열어드레스 또는 행어드레스와 함께 셀어레이마다 선택하기 위한 어드레스를 받아 디코더 하고, 상기 각 설러레어의 예비열선 또는 예비행선을 선택하기 위해 공통율로 설치된 예비열 선택선 또는 예비행 선택을 선택하는 것을 특징으로 하는 반도체 기억장치.
제1항에 있어서, 상기 열용장 회로 또는 행용장 회로는 상기복수개의 셀어레이수와 같은 수의 예비의 디코더(SCD1~SCD4)와, 이 복수개의 예비디코더 각출력의 논리화를 취해 1개의 예비열 선택선 또는 예비행 선택선에 출력하는 논리회로(0G)를 구비한 것을 특징으로 하는 반도체 기억장치.
제1항에 있어서, 상기 열용장회로 또는 행용장회로는 셀어레이마다 선택하기위한 어드레스를 받아 디코드하는 제1예비 디코더와, 이 제1예비 디코더로 부터의 디코더 출력과 함께 상기 열어드레스 또는 행어스레스를 받아 디코드하는 최소한 2개 이상의 제2예비 디코더(33), (34)와, 이 제2예비 디코더 각출력의 논리화를 취해 1개의 예비열 선택선 또는 예비행 선택선에 출력하는논리회로 0G를 구비한 것을 특징으로 하는 반도체 기억장치.
제1항에 있어서, 상기 열선택선은 상기 복수개의 셀어레이상에 공통으로 형성되는 동시에 각 셀어레이의 열선에 평행으로 설치되며, 이 열선을 선택하는 것을 특징으로 하는 반도체 기억장치.
제1항에 있어서, 상기 열선택선은 상기 복수개의 셀어레이상에 공통으로 형성되는 동시에 각 셀어레이의 제1열선에 평행으로 설치되어 있는 제2열선을 선택하는 것을 특징으로 하는 반도체 기억장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02-219937 | 1990-08-23 | ||
JP2219937A JPH04103099A (ja) | 1990-08-23 | 1990-08-23 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920005174A true KR920005174A (ko) | 1992-03-28 |
KR950013400B1 KR950013400B1 (ko) | 1995-11-08 |
Family
ID=16743365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910014297A KR950013400B1 (ko) | 1990-08-23 | 1991-08-20 | 반도체 기억 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5272672A (ko) |
EP (1) | EP0472209B1 (ko) |
JP (1) | JPH04103099A (ko) |
KR (1) | KR950013400B1 (ko) |
DE (1) | DE69120000T2 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740114A (en) * | 1992-03-23 | 1998-04-14 | Matsushita Electric Industrial Co., Ltd. | Redundant memory cell selecting circuit having fuses coupled to memory cell group address and memory cell block address |
JPH0696598A (ja) * | 1992-07-10 | 1994-04-08 | Texas Instr Japan Ltd | 半導体メモリ装置及び欠陥メモリセル救済回路 |
US5469401A (en) * | 1992-07-14 | 1995-11-21 | Mosaid Technologies Incorporated | Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address |
JP2981346B2 (ja) * | 1992-08-31 | 1999-11-22 | シャープ株式会社 | 読み出し専用半導体記憶装置 |
DE59310168D1 (de) * | 1993-02-19 | 2001-06-07 | Infineon Technologies Ag | Spalten-Redundanz-Schaltungsanordnung für einen Speicher |
DE69319886T2 (de) * | 1993-03-31 | 1999-03-18 | Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano | Halbleiterspeicher mit Speichermatrix, der mit einem einzigen Sektor assoziierte Redundantezellenspalte enthält |
JP2856645B2 (ja) * | 1993-09-13 | 1999-02-10 | 株式会社東芝 | 半導体記憶装置 |
EP0668562B1 (en) * | 1994-02-17 | 1998-08-05 | STMicroelectronics S.r.l. | Method for programming redundancy registers in a column redundancy integrated circuitry for a semiconductor memory device |
EP0697659B1 (de) * | 1994-08-12 | 1999-12-15 | Siemens Aktiengesellschaft | Redundanz-Schaltungsanordnung für einen integrierten Halbleiterspeicher |
GB2292236A (en) * | 1995-04-04 | 1996-02-14 | Memory Corp Plc | Improved partial memory engine |
JP3230795B2 (ja) * | 1995-09-29 | 2001-11-19 | シャープ株式会社 | 読み出し専用半導体記憶装置 |
US5821772A (en) * | 1996-08-07 | 1998-10-13 | Xilinx, Inc. | Programmable address decoder for programmable logic device |
US6137307A (en) * | 1998-08-04 | 2000-10-24 | Xilinx, Inc. | Structure and method for loading wide frames of data from a narrow input bus |
US6097210A (en) * | 1998-08-04 | 2000-08-01 | Xilinx, Inc. | Multiplexer array with shifted input traces |
US6069489A (en) * | 1998-08-04 | 2000-05-30 | Xilinx, Inc. | FPGA having fast configuration memory data readback |
KR20030000766A (ko) * | 2001-06-27 | 2003-01-06 | 삼성전자 주식회사 | 반도체 메모리의 리던던시 회로 |
KR100498598B1 (ko) * | 2003-04-30 | 2005-07-01 | 주식회사 하이닉스반도체 | 리페어 효율을 향상시킨 반도체 메모리 장치 |
US7093989B2 (en) * | 2004-05-27 | 2006-08-22 | Silverbrook Research Pty Ltd | Printer comprising two uneven printhead modules and at least two printer controllers, one which spends print data to the other |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376191A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 半導体記憶装置 |
JPH0748315B2 (ja) * | 1986-12-22 | 1995-05-24 | 三菱電機株式会社 | 半導体記憶装置 |
JP2629697B2 (ja) * | 1987-03-27 | 1997-07-09 | 日本電気株式会社 | 半導体記憶装置 |
JPH01119995A (ja) * | 1987-11-02 | 1989-05-12 | Toshiba Corp | 半導体メモリ |
JP2618938B2 (ja) * | 1987-11-25 | 1997-06-11 | 株式会社東芝 | 半導体記憶装置 |
DE68928112T2 (de) * | 1988-03-18 | 1997-11-20 | Toshiba Kawasaki Kk | Masken-rom mit Ersatzspeicherzellen |
NL8900026A (nl) * | 1989-01-06 | 1990-08-01 | Philips Nv | Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens. |
JPH0748314B2 (ja) * | 1989-02-02 | 1995-05-24 | 株式会社東芝 | 半導体記憶装置 |
-
1990
- 1990-08-23 JP JP2219937A patent/JPH04103099A/ja active Pending
-
1991
- 1991-08-20 KR KR1019910014297A patent/KR950013400B1/ko not_active IP Right Cessation
- 1991-08-22 US US07/748,518 patent/US5272672A/en not_active Expired - Lifetime
- 1991-08-23 EP EP91114171A patent/EP0472209B1/en not_active Expired - Lifetime
- 1991-08-23 DE DE69120000T patent/DE69120000T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0472209A2 (en) | 1992-02-26 |
DE69120000D1 (de) | 1996-07-11 |
KR950013400B1 (ko) | 1995-11-08 |
US5272672A (en) | 1993-12-21 |
EP0472209A3 (en) | 1992-12-23 |
EP0472209B1 (en) | 1996-06-05 |
DE69120000T2 (de) | 1996-11-28 |
JPH04103099A (ja) | 1992-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920005174A (ko) | 반도체 기억장치 | |
FR2691000B1 (fr) | Circuit de redondance de colonne pour dispositif de memoire a semi-conducteur. | |
EP0847010B1 (en) | Row redundancy block architecture | |
KR970076848A (ko) | 집적 회로 메모리 | |
AU2461597A (en) | Layout for a semiconductor memory device having redundant elements | |
KR920006997A (ko) | 용장회로(冗長回路) | |
KR920020515A (ko) | 반도체 판독전용메모리 | |
KR910016009A (ko) | 메모리 장치내의 결손을 제거하기 위한 리던던시 구조 | |
KR950030151A (ko) | 반도체 기억장치 | |
KR930018595A (ko) | 반도체 기억장치 | |
KR940008103A (ko) | 반도체 독출전용 메모리 | |
US6077211A (en) | Circuits and methods for selectively coupling redundant elements into an integrated circuit | |
KR960002368A (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
KR930020477A (ko) | 반도체 메모리 | |
US5570318A (en) | Semiconductor memory device incorporating redundancy memory cells | |
KR980004966A (ko) | 반도체 기억 장치 | |
KR940004652A (ko) | 반도체 판독전용 메모리 | |
KR100280166B1 (ko) | 반도체 기억장치 | |
KR940016815A (ko) | 반도체 기억 장치 | |
KR950030165A (ko) | 개량된 용장성 회로를 구비한 반도체 기억 장치 | |
JPH08255479A (ja) | 半導体記憶装置 | |
KR970051412A (ko) | 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치 | |
KR930003164A (ko) | 반도체메모리 리던던시 장치 | |
US6618306B2 (en) | Semiconductor memory device having row and column redundancy circuit and method of manufacturing the circuit | |
KR960025798A (ko) | 반도체메모리소자의 메모리셀어레이의 배열방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101028 Year of fee payment: 16 |
|
EXPY | Expiration of term |