DE69120000T2

DE69120000T2 - Halbleiterspeichergerät mit Redundanzschaltung

Info

Publication number: DE69120000T2
Application number: DE69120000T
Authority: DE
Inventors: Masaki Ogihara
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1990-08-23
Filing date: 1991-08-23
Publication date: 1996-11-28
Anticipated expiration: 2011-08-24
Also published as: US5272672A; DE69120000D1; KR920005174A; KR950013400B1; JPH04103099A; EP0472209A3; EP0472209A2; EP0472209B1

Description

Diese Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung, und spezieller auf einen redundanten Schaltkreis eines dynamischen Speichers mit wahifreiem Zugriff (DRAM).
In den letzten Jahren wird eine Chipkonstruktion, welche unter Verwendung einer Mehrschicht-Zwischenverbindung so konstruiert ist zu erlauben, daß ein Schaltkreis gemeinsam verwendet wird, mit Zunahme der Speicherkapazität des DRAMs und der Integrationsdichte häufiger verwendet.
Das Struktur-Layout der Chipkonstruktion im herkömmlichen DRAM ist in Eig. 1 gezeigt. Das heißt, Speicherzellen sind in vier Speicherzellenfelder AL1 bis AL4 unterteilt, und ein Spaltendecoder CD und ein Leseverstärker (nicht gezeigt) sind für jedes der Speicherzellenfelder AL1 bis AL4 vorgesehen.
Wenn jedoch die Speicherkapazität des Speichers vergrößert wird, muß die Anzahl von unterteilten Speicherzellenfeldern vergrößert werden, und die Chipfläche wird größer, und die Integrationdsdichte kann nicht vergrößert werden, wenn ein Spaltendecoder CD für jedes Speicherzellenfeld in derselben Weise wie bei der in Fig. 1 gezeigten Chipkonstruktion vorgesehen ist. Deshalb wird häufiger eine Chipkonstruktion mit einem Struktur-Layout verwendet, dessen Integrationsdichte erhöht wird durch zusätzliches Vorsehen einer weiteren Zwischenverbindungsschicht und gemeinsames Anordnen des Spaltendecoders CD und des Leseverstärkers an einer Stelle, wie in Fig. 2 gezeigt ist.
Ein neuerer DRAM schließt einen redundanten Schaltkreis ein, um einen defekten Chip durch Ersetzen von defekten Speicherzellen oder einigen Bits bis einigen tausend Bits durch Ersatzspeicherzellen zu heilen oder zu kompensieren, welche vorbereitend vorgesehen sind. Der redundante Schaltkreis ist eine Einrichtung zum Ersetzen einer Zeilenleitung oder einer Spaltenleitung, mit welcher die defekten Speicherzellen verbunden sind, durch eine Ersatzzeilenleitung oder Ersatzspaltenleitung, die in demselben Speicherzellenfeld vorgesehen ist, in welchem die erstere Zeilenleitung oder Spaltenleitung vorgesehen ist, um die defekten Speicherzellen durch andere Speicherzellen zu ersetzen, welche als Ersatzspeicherzellen vorgesehen sind.
Beispielsweise ist in dem redundanten Spaltenschaltkreis zum Ersetzen von Spaltenleitungen ein Ersatzspaltendecoder vorgesehen, welcher eine Gruppe von Konfigurationselementen (fuse elements) aufweist, und in welchem eine Spaltenadresse durch Trennen von spezifizierten Konfigurationselementen programmiert werden kann, und eine Ersatzspeicherzelle durch Selektieren der Ersatzspaltenleitung unter Verwendung des Ersatzspaltendecoders selektiert werden kann, ohne die defekte Speicherzelle zu selektieren, wenn eine Spaltenadresse entsprechend der defekten Speicherzelle eingegeben wird. In gleicher Weise ist in dem redundanten Zeilenschaltkreis zum Ersetzen von Zeilenleitungen ein Ersatzzeilendecoder vorgesehen, welcher eine Gruppe von Konfigurationselementen aufweist, und in welchem eine Zeilenadresse mittels Durchtrennen von spezifizierten Konfigurationselementen programmiert werden kann, und eine Ersatzspeicherzelle kann durch Selektieren der Ersatzzeilenleitung unter Verwendung des Ersatzzeilendecoders ausgewählt werden, ohne die defekte Speicherzelle auszuwählen, wenn eine Zeilenadresse entsprechend der defekten Speicherzelle eingegeben wird.
Fig. 3 zeigt ein Beispiel des herkömmlichen redundanten Spaltenschaltkreises. Das heißt, 11 bezeichnet einen einer Vielzahl von partiellen Spaltendecodern, die in dem Spaltendecoder CD vorgesehen sind, 12 bezeichnet einen Logikschaltkreis, der mit der Ausgangsseite des partiellen Spaltendecoders 11 verbunden ist, und CDL bezeichnet eine Spaltenauswahlleitung, die über den Logikschaltkreis 12 mit einem Spaltenauswahlsignal versorgt wird. Ferner bezeichnet 13 einen redundanten Spaltenschaltkreis und SCDL bezeichnet eine Ersatz-Spaltenauswahlleitung, die mit einem Ersatzspalten-Auswahlsignal von dem redundanten Spaltenschaltkreis 13 versorgt wird.
Eine (nicht gezeigte) Ersatzspaltenleitung, mit welcher (nicht gezeigte) Ersatzspeicherzellen verbunden sind, wird durch ein Signal auf der Ersatzspalten-Auswahlleitung SCDL ausgewählt.
In dem redundanten Spaltenschaltkreis bezeichnet 13, 14 einen programmierbaren Spaltendecoder (Ersatzspaltendecoder) mit einer Konfigurationselementengruppe, welcher eine Spaltenadresse empfängt. In dem Ersatzspaltendecoder 14 werden Konfigurationselemente zuvor durchtrennt, um eine Ausgabe davon zu aktivieren, falls eine defekte Speicherzelle vorhanden ist und wenn eine Spaltenadresse entsprechend der defekten Speicherzelle eingegeben wird.
Wenn eine Spaltenadresse entsprechend einer normalen Speicherzelle in den partiellen Spaltendecoder 11 eingegeben wird, wird die Decoderausgabe als Spaltenauswahlsignal an die Spaltenauswahlleitung CDL über den Logikschaltkreis 12 geliefert. Zu dieser Zeit wird die Decoderausgabe von dem Ersatzspaltendecoder 14 in den nicht-aktivierten Zustand 9 versetzt. Wenn im Gegensatz dazu eine Spaltenadresse entsprechend einer defekten Speicherzelle eingegeben wird, wird die Decoderausgabe des Ersatzspaltendecoders 14 in den aktivierten Zustand versetzt und als Ersatzspalten- Auswahlsignal an die Ersatzspalten-Auswahlleitung SCDL geliefert, und somit wird die defekte Speicherzelle im wesentlichen durch eine Speicherzelle ersetzt, die mit der Ersatzspalten-Auswahlleitung SCDL verbunden ist. Ferner wird eine zu dieser Zeit von dem Ersatzspaltendecoder 14 erzeugte Ausgabe in den Logikschaltkreis 12 eingegeben, um den Ausgang (Spaltenauswahlsignal) des Logikschaltkreises 12 in den nicht-aktivierten Zustand zu versetzen.
Die maximale Anzahl von Speicherzellen, die durch Verwendung des obigen redundanten Spaltenschaltkreises geheilt oder kompensiert werden können, wird gemäß der Anzahl von Ersatzspeicherzellen bestimmt. Jedoch hängt die Anzahl von Speicherzellen, die tatsächlich kompensiert werden können, stark von der Anzahl von unterteilten Speicherzellenfeldern, der Anzahl von Spaltendecodern, der Anzahl von redundanten Spaltenschaltkreisen und ähnlichem ab. Die Spaltenkompensationsraten in den in den Fig. 1 und 2 gezeigten Chipkonstruktionen werden miteinander verglichen.
In der in Fig. 1 gezeigten Chipkonstruktion kann eine defekte Spaltenleitung durch eine Ersatzspaltenleitung für jedes Speicherzellenfeld ersetzt werden, selbst wenn eine defekte Spaltenleitung in jedem der Speicherzellenfelder vorhanden ist, weil ein Spaltendecoder für jedes Speicherzellenfeld vorgesehen ist, falls ein redundanter Spaltenschaltkreis für jeden der Spaltendecoder der jeweiligen Speicherzellenfelder vorgesehen ist. Das heißt, wenn ein Chip mit vier Spaltendecodern, wie in Fig. 1 gezeigt, verwendet wird, kann eine defekte Spaltenleitung für jeden Spaltendecoder und maximal vier defekte Spaltenleitungen kompensiert werden. Weil in der in Fig. 2 gezeigten Chipkonstruktion nur ein Spaltendecoder vorgesehen ist und der Spaltendecoder gleichzeitig Ersatzspaltenleitungen mit derselben Spaltenadresse der vier Speicherzellenfelder auswählt, kann im Gegensatz dazu nur eine defekte Spaltenleitung in den vier Speicherzellenfeldern kompensiert werden, wenn ein redundanter Spaltenschaltkreis für den Spaltendecoder vorgesehen ist, und deshalb ist die Kompensationsrate auf im wesentlichen 1/4 im Vergleich mit dem Fall der in Fig. 1 gezeigten Chipkonstruktion reduziert.
Wenn für jeden Spaltendecoder in der beispielsweise in Fig. 2 gezeigten Chipkonstruktion vier redundante Spaltenschaltkreise vorgesehen sind, um die Kombinationsrate zu erhöhen, können maximal vier defekte Spaltenleitungen kompensiert werden. Jedoch müssen in diesem Fall vier Ersatzspaltenleitungen für jedes Speicherzellenfeld vorgesehen sein, und es tritt ein Problem auf, daß die Chipfläche anwächst.
Ein Problem ähnlich dem obigen Problem tritt auf, wenn ein redundanter Zeilenschaltkreis in der Chipkonstruktion vorgesehen ist, in welchem die Integrationsdichte durch gemeinsames Auswählen von vier oder mehr Speicherzellenfeldern unter Verwendung eines einzelnen Zeilendecoders erhöht ist.
EP-A-0 333 207 zeigt eine Speichervorrichtung, in welcher zwei Transistoren in Reihe zwischen einen Hauptspeicherzellenblock und dem Leseverstärker und zwischen die Ersatzzelle und Leseverstärker eingefügt sind, zur Spaltenauswahl und Auswahl der Ersatzzelle. Dieses zeigt Auslesezeit.
Demgemäß ist es eine Aufgabe dieser Erfindung, eine Halbleiterspeichervorrichtung vorzusehen, welche in der Lage ist, die Spaltenkompensationsrate oder Zeilenkompensationsrate zu erhöhen, während eine Vergrößerung der Chipfläche in dem Fall, daß ein redundanter Spaltenschaltkreis oder redundanter Zeilenschaltkreis in einer Chipkonstruktion vorgesehen ist, in welcher die Integrationsdichte durch gemeinsames Auswählen von vier oder mehr Speicherzellenfeldern unter Verwendung eines einzelnen Spaltendecoders oder Zeilendecoders vorgesehen ist, vermieden wird.
Gemäß dieser Erfindung, wie sie in den Ansprüchen definiert ist, ist eine Halbleiterspeichervorrichtung vorgesehen, mit:
einer Vielzahl von Speicherzellenfeldern;
einer Vielzahl von Spaltenauswahlleitungen, die gemeinsam für die Vielzahl von Speicherzellenfeldern vorgesehen sind;
einem Spaltenauswahlleitungs-Auswahlschaltkreis zum Empfangen einer Adresse und Auswählen der Vielzahl von Spaltenauswahlleitungen gemäß der empfangenen Adresse;
einer Ersatzspalten-Auswahlleitung, die zur Kompensation von defekten Speicherzellen verwendet wird; und
einem redundanten Schaltkreis, in welchem eine spezifizierte Spaltenauswahladresse entsprechend einer in der Vielzahl von Spaltenauswahlleitungen eingeschlossenen Auswahlleitung, die zu einer defekten Speicherzelle gehört, programmierbar ist, und welche konstruiert ist, eine Spaltenadresse und eine Speicherzellenfeld-Auswahladresse zu empfangen, um eines der Vielzahl von Speicherzellenfeldern auszuwählen, wobei der Schaltkreis betreibbar ist, die Ersatzspalten-Auswahlleitung gemäß den empfangenen Adressen auszuwählen, worin der redundante Schaltkreis Ersatzspaltendecoder derselben Anzahl wie die der Speicherzellenfelder einschließt, welche eine Spaltenadresse empfangen sowie eine Speicherzellenfeld- Auswahladresse und dieselben decodieren;
und einen Logikschaltkreis zum Ableiten einer logischen Summe von Ausgaben der Vielzahl von Ersatzspaltendecodern und Liefern der logischen Summe an die Ersatzspalten- Auswahlleitung; und
der Spaltenauswahlleitungs-Auswahlschaltkreis einen partiellen Spaltendecoder einschließt, und eine Ausgabe des partiellen Spaltendecoders basierend auf einer Ausgabe des Logikschaltkreises, von der Spaltenauswahileitung gesteuert wird.
Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Zeichnungen verstanden werden, welche zeigen:
Fig. 1 ist ein Diagramm, welches das Struktur-Layout eines herkömmlichen DRAM-Chips zeigt;
Fig. 2 ist ein Diagramm, welches das Struktur-Layout eines anderen, herkömmlichen DRAM-Chips zeigt;
Fig. 3 ist ein Schaltkreisdiagramm, welches ein Beispiel eines redundanten Spaltenschaltkreises zeigt, der in dem herkömmlichen DRAM verwendet wird;
Fig. 4 ist ein Diagramm, welches schematisch das Struktur- Layout einer Chipkonstruktion gemäß einem ersten Ausführungsbeispiel einer Halbleiterspeichervorrichtung dieser Erfindung zeigt;
Fig. 5 ist ein Blockdiagramm, welches ein Beispiel eines redundanten Schaltkreises in der Vorrichtung des ersten Ausführungsbeispiels zeigt;
Fig. 6 ist ein Schaltkreisdiagramm, welches eine konkrete Konstruktion eines Speicherzellenfeld- Nahenabschnittes zeigt, sowie einen Spaltendecoder in der Vorrichtung des ersten Ausführungsbeispiels;
Fig. 7 ist ein Schaltkreisdiagramm, welches eine konkrete Konstruktion eines Speicherzellenfeld-nahen- Abschnittes und einen Spaltendecoder in der Vorrichtung des ersten Ausführungsbeispiels zeigt;
Fig. 8 ist ein Schaltkreisdiagramm, welches eine konkrete Konstruktion eines redundanten Schaltkreises in der Vorrichtung des ersten Ausführungsbeispiels zeigt;
Fig. 9 ist ein Blockdiagramm, welches ein Beispiel eines redundanten Schaltkreises gemäß einem zweiten Ausführungsbeispiel einer Halbleiterspeichervorrichtung dieser Erfindung zeigt;
Fig. 10 ist ein Schaltkreisdiagramm, welches eine konkrete Konstruktion eines redundanten Schaltkreises in der Vorrichtung des zweiten Ausführungsbeispiels zeigt;
Fig. 11 ist ein Diagramm, welches schematisch das Struktur- Layout eines Chips einer Halbleiterspeichervorrichtung gemäß einem dritten Ausführungsbeispiel dieser Erfindung zeigt; und
Fig. 12 ist ein Diagramm, welches schematisch das Struktur- Layout eines Chips einer Halbleiterspeichervorrichtung gemäß einem vierten Ausführungsbeispiel dieser Erfindung zeigt.
Es wird nun ein Ausführungsbeispiel dieser Erfindung detailliert unter Bezugnahme auf die begleitenden Zeichnungen beschrieben. Fig. 4 ist ein Diagramm, welches schematisch das Struktur-Layout eines DRAM-Chips gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt und einen darin vorgesehenen, redundanten Schaltkreis aufweist. In dem DRAM- Chip dieses Ausführungsbeispiels wird eine Chipkonstruktion verwendet, in welcher Spaltenleitungen von vier oder mehr (in diesem Ausführungsbeispiel vier) Speicherzellenfeldern AL1 bis AL4 gemeinsam von einer Spaltenauswahlleitung ausgewählt werden, die mit einem Spaltenauswahlsignal versorgt wird, das von einem einzelnen Spaltendecoder ausgegeben wird, um die Integrationsdichte zu erhöhen. Ferner ist ein redundanter Spaltenschaltkreis vorgesehen, um Ersatzspaltenleitungen (nicht gezeigt) zur Kompensation defekter Speicherzellen für die jeweiligen Speicherzellenfelder AL1 bis AL4 auszuwählen.
Das heißt, ein Speicherzellenfeld ist beispielsweise in vier Speicherzellenfelder AL1 bis AL4 unterteilt. Ein Spaltendecoder CD, ein (nicht gezeigter) Leseverstärker und ähnliches sind auf einer Endseite des Chips angeordnet. Der Spaltendecoder CD schließt eine Vielzahl von partiellen Spaltendecodern ein, die gemeinsam für die vier Speicherzellenfelder AL1 bis AL4 verwendet werden. Des weiteren ist ein redundanter Spaltenschaltkreis 20 in einer Position neben dem Spaltendecoder CD an der einen Endseite des Chips angeordnet. Der redundante Spaltenschaltkreis 20 schließt einen Ersatzspaltendecoder ein, der mittels eines programmierbaren Adreßdecoders konstruiert ist, welcher eine Konfigurationselementengruppe aufweist, und eine Adresse zur Speicherzellenfeldauswahl zusammen mit einer Spaltenadresse empfängt und den Decodiervorgang bewirkt. Die Ersatzspaltenleitung wird von einem Ausgang des redundanten Spaltenschaltkreises 20 ausgewählt. SAL1 bis SAL4 bezeichnen jeweils redundante Speicherzellengruppen, die in Positionen neben den Speicherzellenfeldern AL1 bis AL4 vorgesehen sind, und die redundanten Speicherzellengruppen SAL1 bis SAL4 sind mit den Ersatzspaltenleitungen verbunden.
In diesem Ausführungsbeispiel können Speicherzellen für jedes der vier Speicherzellenfelder durch Verwendung eines einzelnen redundanten Spaltenschaltkreises 20 geheilt oder kompensiert werden, und die konkrete Konstruktion ist in Fig. 5 gezeigt.
Fig. 5 zeigt einen partiellen Spaltendecoder 11 und redundanten Spaltenschaltkreis 20 in dem Spaltendecoder CD, und 12 bezeichnet einen Logikschaltkreis, der mit der Ausgangsseite des partiellen Spaltendecoders 11 verbunden ist, und eine Ausgabe (Spaltenauswahisignal) des Logikschaltkreises 12 wird an die Spaltenauswahlleitung CDL geliefert.
Eine Ausgabe (Ersatzspalten-Auswahlsignal) des redundanten Spaltenschaltkreises 20 wird an eine Ersatzspalten- Auswahlleitung SCDL geliefert. Die Ersatzspalten- Auswahlleitung SCDL ist vorgesehen, die Ersatzspaltenleitungen auszuwählen.
Der redundante Spaltenschaltkreis 20 schließt vier Ersatzspaltendecoder 21-1 bis 21-4 derselben Anzahl wie die der Speicherzellenfelder ein, welche von der Spaltenauswahlleitung ausgewählt werden können, die mit einer Ausgabe des partiellen Spaltendecoders 11 versorgt wird, sowie einen Logikschaltkreis, welcher ein ODER-Gatter 22 in diesem Beispiel ist und eine logische Summe der Ausgänge der vier Ersatzspaltendecoder 21-1 bis 21-4 ableitet und die logische Summe an die Ersatzspalten-Auswahlleitung SCDL 1 ausgibt. Eine Ausgabe des ODER-Gatters 22 wird an den Logikschaltkreis 12 geliefert.
Wie später beschrieben wird, schließt jeder der Ersatzspaltendecoder 21-1 bis 21-4 eine Konfigurationselementengruppe ein, die beispielsweise aus Polysilizium gebildet ist, und empfängt eine Adresse zur Speicherzellenfeldauswahl, beispielsweise eine 2-Bit- Zeilenadresse zusammen mit einer n-Bit-Spaltenadresse, und decodiert dieselben. Das heißt, in einem Fall, daß eine defekte Speicherzelle vorhanden ist, werden spezifizierte Konfigurationselemente der Ersatzspaltendecoder 21-1 bis 21-4 selektiv unter Verwendung eines Laserstrahls oder ähnlichem durchtrennt, um einen Ausgang davon zu aktivieren, wenn eine Adresse entsprechend der defekten Speicherzelle eingegeben wird.
Der Logikschaltkreis 12 schließt einen Inverter 15 zum Invertieren eines Ausgangs des ODER-Gatters 22 als Beispiel ein, sowie ein UND-Gatter 16, das mit Ausgaben des Inverters 15 und des partiellen Spaltendecoders 11 versorgt wird.
Eine einschichtige Zwischenverbindungsschicht, welche notwendig wird, weil der Spaltendecoder CD, der gemeinsam für die vier Speicherzellenfelder AL1 bis AL4 verwendet wird, gemeinsam an einer Stelle angeordnet ist, wie in Fig. 4 gezeigt ist, kann gemäß zwei Schaltkreisanordnungen verwendet werden, die jeweils in den Fig. 6 und 7 gezeigt sind. Das heißt, wie in Fig. 6 gezeigt, ist in der ersten Schaltkreisanordnung die zusätzlich vorgesehene, einschichtige Zwischenverbindungsschicht der Spaltenauswahlleitung CDL zugewiesen, die sich von dem Ausgangsanschluß des Spaltendecoders CD erstreckt, und die Spaltenauswahlleitung CDL ist gemeinsam auf den Speicherzellenfeldern AL1, AL2, --- vorgesehen, um Spaltenauswahltransistoren CTL1, /CT1, CT2, /CT2, auszuwählen. In diesem Fall bezeichnen BL1, /BL1; BL2, /BL2; --- Spaltenleitungspaare der Speicherzellenfelder AL1, AL2, ---, und DQ1, /DQ1; DQ2, /DQ2; --- bezeichnen gemeinsame Datenleitungspaare der Speicherzellenfelder AL1, AL2, ---. Ferner ist die Spaltenauswahileitung CDL parallel zu den Spaltenleitungspaaren BL1, /BL1; BL2, /BL2; --- der Speicherzellenfelder AL1, AL2, --- vorgesehen.
Ferner ist, wie in Fig. 7 gezeigt, in der zweiten Schaltkreisanordnung die zusätzlich vorgesehene, einschichtige Zwischenverbindungsschicht den zweiten Spaltenleitungspaaren BL", /BL", --- zugeordnet, und die zweiten Spaltenleitungspaare BL", /BL", --- sind gemeinsam auf den Speicherzellenfeldern AL1, AL2, --- vorgesehen und mit Enden einer Seite von ersten Spaltenauswahltransistoren CT1, /CT1; CT2, /CT2, --- der Speicherzellenfelder AL1, AL2, verbunden und mit Enden einer Seite von zweiten Spaltenauswahltransistoren CT", /CT", verbunden. Die 4 anderen Enden der zweiten Spaltenauswahltransistoren CT", /CT", sind gemeinsam mit einem gemeinsamen Datenleitungspaar DQ", /DQ" verbunden, und die Spaltenauswahlleitung CDL, welche sich von dem Ausgangsanschluß des Spaltendecoders CD erstreckt, wird verwendet, um die zweiten Spaltenauswahltransistoren CT", /CT", auszuwählen. Die ersten Spaltenauswahltransistoren CT1, /CT1; CT2, /CT2; --- werden von einer Speicherzellenfeldauswahl-Zeilenadresse ausgewählt. Die zweiten gepaarten Spaltenleitungen BL" und /BL" sind parallel zu den ersten Spaltenleitungspaaren BL1, /BL1; BL2, /BL2; der Speicherzellenfelder AL1, AL2, --- vorgesehen.
Wenn in dem obigen DRAM eine Spaltenadresse, welche eine normale Speicherzelle bezeichnet, in den Spaltendecoder CD eingegeben wird, wird eine Ausgabe des partiellen Spaltendecoders 11 als ein Spaltenauswahlsignal über den Logikschaltkreis 12 an die Spaltenauswahileitung CDL geliefert. Selbst wenn eine Adresse, in welcher nur die Spaltenadresse entsprechend einer defekten Speicherzelle mit der für die defekte Speicherzelle zusammenfällt oder nur die Speicherzellenfeld-Auswahladresse mit der für die defekte Speicherzelle zusammenfällt, eingegeben wird, werden Ausgänge der Ersatzspaltendecoder 21-1 bis 21-4 im nicht-aktivierten Zustand gehalten, und eine Ausgabe des ODER-Gatters 22 wird in dem nicht-aktivierten Zustand gehalten, so daß die Ersatzspalten-Auswahlleitung SCDL nicht ausgewählt wird. Wenn im Gegensatz dazu eine Adresse entsprechend einer defekten Speicherzelle in einem Speicherzellenfeld eingegeben wird, wird einer der Ausgänge der Ersatzspaltendecoder 21-1 bis 21-4 in den aktivierten Zustand versetzt und wird als Ersatzspalten-Auswahlsignal über das ODER-Gatter 22 an die Ersatzspalten-Auswahlleitung SCDL geliefert, wodurch ermöglicht wird, daß die defekte Speicherzelle von der Speicherzelle ersetzt wird, die mit der Ersatzspaltenleitung verbunden ist. Ferner wird ein zu dieser Zeit auf der Ersatzspalten-Auswahlleitung SCDL vorhandenes Signal in den Logikschaltkreis 12 eingegeben, und der Ausgang (Spaltenauswahlsignal) des Logikschaltkreises 12 wird in den nicht-aktivierten Zustand versetzt. Wenn eine Adresse, in welcher nur die Spaltenadresse entsprechend einer defekten Speicherzelle mit der für die defekte Speicherzelle zusammenfällt, oder nur die Speicherzellenfeld-Auswahladresse mit der für die defekte Speicherzelle zusammenfällt, in einen Teil der Ersatzspaltendecoder 21-1 bis 21-4 eingegeben wird, wird in diesem Fall ein Ausgang des Teils der Ersatzspaltendecoder in dem nicht-aktivierten Zustand gehalten.
Gemäß dem DRAM des obigen Ausführungsbeispiels ist ein einzelner redundanter Spaltenschaltkreis 20 vorgesehen, welcher eine Ersatzspaltenleitung auswählen kann, die anstelle einer defekten, zu kompensierenden Speicherzelle zu verwenden ist, unabhängig für jedes Speicherzellenfeld, durch Hinzufügen einer Adresse zur Auswahl für jedes Speicherzellenfeld. Deshalb kann dieselbe Spaltenheilungs oder -kompensationsrate wie in dem Fall erhalten werden, daß der herkömmliche redundante Spaltenschaltkreis für jeden Spaltendecoder des Speicherzellenfeldes in einer Chipkonstruktion vorgesehen ist, die einen Spaltendecoder für jedes Speicherzellenfeld hat, wie in Fig. 1 gezeigt ist, und ein Anwachsen der Chipfläche kann vermieden werden.
Fig. 8 zeigt eine konkrete Konstruktion eines Ersatzspaltendecoders 21-1, welcher einer der Ersatzspaltendecoder 21-1 bis 21-4 ist. In Fig. 8 wird ein NAND-Gatter 31 mit X1 und X2 als Speicherzellenfeldauswahl- Zeilenadressen versorgt. Ferner werden die NAND-Gatter 31 in den anderen Ersatzspaltendecodern 21-2 bis 21-4 jeweils mit /X1 und X2, X1 und /X2, und /X1 und /X2 versorgt.
Ferner ist der Source-Drain-Pfad eines P-Kanalvorlade-MOS- Transistors 33 zwischen einen Knoten zum Anlegen eines Versorgungspotentials VCC und einen Knoten 32 geschaltet. Das Gate des Transistors 33 wird mit einem Vorlade- Steuerimpulssignal 4) versorgt. Der Source-Drain-Pfad eines N- Kanal-MOS-Transistors 34, dessen Gate geschaltet ist, eine Ausgabe des NAND-Gatters 31 zu empfangen, ist zwischen den Knoten 32 und einen Nassepotentialanschluß geschaltet. Ferner sind Konfigurationselemente F und die jweiligen Source-Drain- Pfade einer Vielzahl von N-Kanal-MOS-Transistoren 35, 35, --- in Reihe zwischen den Knoten 32 und den Massepotentialanschluß geschaltet. Die Gates der Vielzahl von MOS-Transistoren 35, 35, --- werden jeweils mit komplementären Daten Y1 und /Y1, ---, Yn und /Yn einer n-Bit- Spaltenadresse versorgt.
Der Knoten 32 ist mit einem Eingangsanschluß eines Inverters 36 verbunden. Der Ausgangsanschluß des Inverters 36 ist mit einem Ausgangsanschluß eines Inverters 37 verbunden. Ein Ausgang des Inverters 37 wird an das ODER-Gatter 22 geliefert. Ferner ist der Source-Drain-Pfad eines P-Kanal- MOS-Transistors 38 zwischen den Knoten zum Anlegen eines Versorgungspotentials VCC und den Knoten 32 geschaltet. Das Gate des MOS-Transistors 38 wird mit einer Ausgabe des Inverters 36 versorgt.
In dem Ersatzspaltendecoder 21-1 mit der obigen Konstruktion wird, falls in einem entsprechenden Speicherzellenfeld AL1 eine defekte Speicherzelle vorhanden ist, eines der Konfigurationselemente F eines jeden Paares durchtrennt, um eine Spaltenadresse für die defekte Speicherzelle zu programmieren. Wenn beispielsweise ein Y1-Bit der Spaltenadresse entsprechend der defekten Speicherzelle "1" ist, wird das Konfigurationselement F, welches mit dem Transistor 35 in Reihe geschaltet ist, dessen Gate geschaltet ist, /Y1 zu empfangen, durchtrennt.
Unter der Annahme, daß X1 und X2 einer 2-Bit-Zeilenadresse beide auf den Pegel "H" gesetzt werden, wird ein Ausgang des NAND-Gatters 31 auf den Pegel "L" gesetzt, um den MOS- Transistor 34 auszuschalten. Als Ergebnis kann der Spaltenadressendecodiervorgang unter Verwendung nur des Ersatzspaltendecoders 21-1 bewirkt werden. Ferner wird der Vorlade-MOS-Transistor 33 zuvor mittels des Impulssignals φ in den EIN-Zustand versetzt, und der Knoten 32 wird auf den Pegel "H" vorgeladen. Wenn die durch den Ersatzspaltendecoder 21-1 programmierte Adresse mit einer eingegebenen Spaltenadresse übereinstimmt, werden alle der MOS- Transistoren 35, 35, --- abgeschaltet, und das Potential des Knotens 32 wird auf dem Pegel "H" gehalten, welcher in dem Vorladevorgang eingestellt worden ist. Zu dieser Zeit wird ein Ausgang des Inverters 36 auf den Pegel "L" gesetzt, und ein Ausgang des Inverters 37 wird auf den Pegel "H" gesetzt, wodurch die Ersatzspalten-Auswahlleitung SCDL über das ODER- Gatter 22 auf den Pegel "H" gebracht wird. Der MOS-Transistor 38 hat die Funktion, das Potential des Knotens 32 auf dem Pegel "H" zu halten, selbst nachdem die Vorladeperiode mittels des MOS-Transistors 33 beendet ist und der MOS- Transistor 33 abgeschaltet ist.
Wenn andererseits die Ersatzspalten-Auswahlleitung SCDL angesteuert wird, wird ein Ausgang des Inverters 15 in dem in Fig. 5 gezeigten Logikschaltkreis 12 auf den Pegel "L" gesetzt, und ein Ausgang des UND-Gatters 16 ist ebenfalls auf den Pegel "L" gesetzt, so daß die normale Spaltenauswahlleitung CDL nicht angesteuert wird.
Fig. 9 zeigt die Konstruktion des redundanten Schaltkreises 20 gemäß einem zweiten Ausführungsbeispiel dieser Erfindung. In diesem Ausführungsbeispiel schließt der redundante Schaltkreis 20 zwei Ersatzzeilendecoder 23-1 und 23-2 zum Empfangen einer Speicherzellenfeld-Auswahladresse ein, die zur Auswahl eines jeden Speicherzellenfeldes verwendet wird, und Decodieren derselben, zwei Ersatzspaltendecoder 24-1 und 24-2 zum Empfangen von Ausgaben der Ersatzzeilendecoder zusammen mit der Spaltenadresse und Decodieren derselben, und ein ODER-Gatter 22 zum Ableiten einer logischen Summe der Ausgaben der Ersatzspaltendecoder 24-1 und 24-2 und Liefern der logischen Summe an die Ersatzspalten-Auswahlleitung SCDL.
Programmierbare Konfigurationselemente sind in den Ersatzspaltendecodern 24-1 und 24-2 vorgesehen. Wenn eine defekte Speicherzelle in den Speicherzellenfeldern AL1 bis AL4 vorhanden ist, werden spezifizierte Konfigurationselemente in den Ersatzzeilendecodern 23-1 und 23-2 zuvor durchtrennt, um die Ausgänge davon zu aktivieren, wenn eine zum Auswählen des Speicherzellenfeldes, in welchem die defekte Speicherzelle vorhanden ist, erforderliche Adresse eingegeben wird. In gleicher Weise sind Konfigurationselemente in den Ersatzspaltendecodern 24-1 und 24-2 vorgesehen, und spezifizierte Konfigurationselemente werden zuvor durchtrennt, um die Ausgänge davon zu aktivieren, wenn die Decoderausgänge der Ersatzzeilendecoder 23-1 und 23-2 in den ausgewählten Zustand versetzt sind und eine Spaltenadresse für die defekte Speicherzelle eingegeben wird.
In diesem Fall ist die Anzahl von Speicherzellenfeldern, die von dem Ersatzzeilendecoder 23-1 oder 23-2 ausgewählt werden, nicht auf Eins beschränkt, und spezifizierte Konfigurationselemente können durchtrennt werden, um das obere eine Bit oder untere eine Bit einer 2-Bit- Zeilenadressenangabe zu decodieren, um gleichzeitig zwei Speicherzellenfelder auszuwählen. Als Ergebnis kann, wenn defekte Speicherzellen auf denselben Spaltenadressen der zwei Speicherzellenfelder vorhanden sind, der Heilungs- oder Kompensationsvorgang für die defekten Speicherzellen der zwei Speicherzellenfelder gemeinsam unter Verwendung des Ersatzspaltendecoders 24-1 oder 24-2 bewirkt werden.
Gemäß dem in Fig. 9 gezeigten, redundanten Spaltenschaltkreis 20 kann die Anzahl der verwendeten Ersatzspaltendecoder im Vergleich mit dem in Fig. 5 gezeigten, redundanten Spaltenschaltkreis reduziert werden. Das heißt, in dem in Fig. 5 gezeigten, redundanten Spaltenschaltkreis sind vier Ersatzspaltendecoder derselben Anzahl wie die der Speicherzellenfelder erforderlich, welche von einer Spaltenauswahlleitung ausgewählt werden können, an welche eine Ausgabe des Spaltendecoders geliefert wird, jedoch kann in dem in Fig. 9 gezeigten, redundanten Spaltenschaltkreis eine gewünschte Anzahl von Ersatzspaltendecodern verwendet werden, welche nicht größer ist als die Anzahl von Speicherzellenfeldern.
Fig. 10 zeigt die konkrete Konstruktion des Ersatzzeilendecoders 23-1 und des Ersatzspaltendecoders 23-1, welche jeweils als einer der Ersatzzeilendecoder 23-1 und 23-2 und einer der Ersatzspaltendecoder 24-1 und 24-2 in dem Ausführungsbeispiel der Fig. 9 verwendet werden.
Die Konstruktion des Ersatzspaltendecoders 24-1 in diesem Ausführungsbeispiel ist gleich der, die erhalten wird durch Entfernen des NAND-Gatters 31 und des N-Kanal-MOS-Transistors 34 von dem in Fig. 8 gezeigten Ersatzspaltendecoder, und deshalb wird die Erläuterung dafür ausgelassen. Der Ersatzspaltendecoder 24-1 ist mittels vier Konfigurationselementen F und N-Kanal-MOS-Transistoren 38 konstruiert. Die vier Konfigurationselemente F und die Source-Drain-Pfade der jeweiligen N-Kanal-MOS-Transistoren 38 sind zwischen den Knoten 32 des Ersatzspaltendecoders 24-1 und den Massepotentialanschluß in Reihe geschaltet.
Ferner werden die Gates der vier MOS-Transistoren 38, 38, --- jeweils mit 2-Bit komplementären Zeilenadressen X1 und /X1; und X2 und /X2 zur Speicherzellenfeldauswahl versorgt.
In diesem Fall werden in dem Ersatzzeilendecoder 23-1 vier Konfigurationselemente F selektiv durchtrennt, um beispielsweise zwei Speicherzellenfelder AL1 und AL2 auszuwählen. Ferner werden in dem Ersatzspaltendecoder 24-1 die Konfigurationselemente F selektiv durchtrennt, um eine Spaltenadresse entsprechend einer defekten Speicherzelle zu programmieren.
Fig. 11 und 12 zeigen schematisch die Struktur-Layouts von DRAM-Chips gemäß dritten und vierten Ausführungsbeispielen dieser Erfindung, und wie die vorangehenden Ausführungsbeispiele kann diese Erfindung auf diese Ausführungsbeispiele angewendet werden. Das heißt, das Struktur-Layout der Fig. 11 unterscheidet sich von dem 6 Struktur-Layout der Fig. 4 darin, daß ein Spaltendecoderabschnitt 50 einschließlich eines Spaltendecoders und eines Ersatzspaltendecoders in dem zentralen Abschnitt des Struktur-Layouts angeordnet ist.
Ferner schließt das Struktur-Layout der Fig. 12 zwei Struktur-Layouts ein, welche dieselben sind wie das in Fig. 11 gezeigte.
In allen obigen Ausführungsbeispielen ist der redundante Spaltenschaltkreis als der redundante Schaltkreis vorgesehen, jedoch ist es natürlich möglich, einen redundanten Zeilenschaltkreis in im wesentlichen derselben Weise wie in den obigen Ausführungsbeispielen zu verwenden.
Wie oben beschrieben, kann gemäß der Haibleitervorrichtung dieser Erfindung in einem Fall, daß ein redundanter Spaltenschaltkreis oder redundanter Zeilenschaltkreis in einer Chipkonstruktion vorgesehen ist, in welcher die Integrationsdichte durch Verwendung eines Spaltendecoders oder Zeilendecoders zum gemeinsamen Auswählen einer Vielzahl von Speicherzellenfeldern vergrößert ist, die Spaltenkompensationsrate oder Zeilenkompensationsrate erhöht werden, während ein Anwachsen der Chipfläche vermieden wird.

Claims

1. Halbleiterspeichervorrichtung, mit:

einer Vielzahl von Speicherzellenfeldern (AL1 bis AL4);

einer Vielzahl von Spaltenauswahlleitungen (CDL), die gemeinsam für die Vielzahl von Speicherzellenfeldern vorgesehen sind;

einem Spaltenauswahlleitungs-Auswahlschaltkreis (CD) zum Empfangen einer Adresse und Auswählen der Vielzahl von Spaltenauswahlleitungen gemäß der empfangenen Adresse;

einer Ersatzspalten-Auswahlleitung (SCDL), die zur Kompensation defekter Speicherzellen verwendet wird; und

einem redundanten Schaltkreis (20), in welchem eine spezifizierte Spaltenauswahladresse entsprechend einer Auswahlleitung, welche in der Vielzahl von Spaltenauswahlleitungen eingeschlossen ist und zu einer defekten Speicherzelle gehört, programmierbar ist, und welche konstruiert ist, eine Spaltenadresse und eine Speicherzellenfeld-Auswahladresse zum Auswählen eines der Vielzahl von Speicherzellenfeldern zu empfangen, wobei der Schaltkreis betreibbar ist, die Ersatzspalten- Auswahlleitung gemäß den empfangenen Adressen auszuwählen,

dadurch gekennzeichnet, daß

der redundante Schaltkreis Ersatzspaltendecoder (21-1 bis 21-4) derselben Anzahl wie die der Speicherzellenfelder einschließt, welche eine Spaltenadresse und eine Speicherzellenfeld- Auswahladresse empfangen und dieselben decodieren; und

einen Logikschaltkreis (22) zum Ableiten einer logischen Summe von Ausgaben von der Vielzahl von Ersatzspaltendecodern und Liefern der logischen Summe an die Ersatzspalten-Auswahlleitung; und dadurch, daß

der Spaltenauswahlleitungs-Auswahlschaltkreis (CD) einen partiellen Spaltendecoder einschließt, wo der Ausgang des partiellen Spaltendecoders basierend auf einer Ausgabe (SCDL) des Logikschaltkreises (22) gesteuert wird.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der redundante Schaltkreis eine Vielzahl von Ersatzzeilendecodern (23-1, 23-2) zum Empfangen der Speicherzellenfeld-Auswahladresse und Decodieren derselben einschließt; worin die Vielzahl von Ersatzspaltendecodern (24-1, 24-2) Decoderausgaben von den Ersatzzeilendecodern und die Spaltenadresse zum Decodieren derselben empfängt.

3. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Spaltenauswahileitungen gemeinsam auf der Vielzahl von Speicherzellenfeldern gebildet sind und parallel zu Spaltenleitungen der Speicherzellenfelder angeordnet sind, um die Spaltenleitungen auszuwählen.