-
Die vorliegende Erfindung betrifft eine Halbleiterspeichervorrichtung, und, genauer
ausgedrückt, eine Halbleiterspeichervorrichtung, die mit einer Redundanzschaltung
ausgerüstet ist, die einen Defekt in Speicherzellenanordnungen kompensiert.
-
Halbleiterspeicher bergen ein größeres Risiko, wenn der Integrationsgrad zunimmt.
Insbesondere treten solche Defekte oft in den Bereichen von Speicherelementen auf, und
eine Redundanzschaltung ist unverzichtbar zum Entfernen der Auswirkung solcher
Defekte. Redundanzschaltungen sollen nun kurz erklärt werden. Fertige Halbleiterspeicher
werden einer Prüfinspektion unterzogen zur Bestimmung, ob die Speicherzellen einen
Defekt aufweisen. Wenn das Ergebnis der Inspektion das Vorliegen eines Defekts in
den Speicherzellen anzeigt, wird eine alternative Speicherzelle vorgesehen, die
stattdessen in dem defekten Bereich arbeitet. Die alternative Speicherzelle ist eine
Redundanzschaltung; das heißt, eine Redundanzschaltung ist eine Ersatzspeicherzelle, die den Platz
des defekten Teils von Hauptspeicherzellen einnimmt (in dieser Beschreibung als
Redundanzzelle bezeichnet). Zum Betreiben einer Redundanzschaltung sind die
Hauptspeicherzellen mit Sicherungen ausgerüstet, und eine mit einer defekten Adresse
verknüpfte Sicherung wird durchgebrannt. Dies blockiert Zugriff auf den Hauptspeicher,
wenn Zugriff auf eine defekte Adresse angefordert wird, und überwindet den Defekt,
indem stattdessen auf die verknüpfte Redundanzzelle zugegriffen wird.
-
Fig. 8 ist eine Darstellung eines Schaltsystems eines mit einer Redundanzschaltung
ausgerüsteten konventionellen Speichers. Das dargestellte Schaltsystem umfasst eine
Mehrzahl normaler Zellanordnungen 21 und 23 und Leseverstärker 11-14, die über und
unter den jeweiligen normalen Zellanordnungen 21 und 23 platziert sind. Eine
Redundanzzellanordnung 33 ist für die normalen Zellanordnungen 21 und 23 vorgesehen, und
Leseverstärker 10 und 11 werden als die Leseverstärker für die
Redundanzzellanordnung 33 verwendet. Außerdem sind Leseverstärkerkontroller 40-44 für die jeweiligen
Leseverstärker vorgesehen, während normale Dekoder & Worttreiber 60 und 61 für die
normalen Zellanordnungen 21 und 23 vorgesehen sind, und ein Redundanzworttreiber
53 für die Redundanzzellanordnung 33 vorgesehen ist.
-
Es soll nun der Betrieb erklärt werden. Wenn eine Zugriffsadresse ADR eingegeben
wird, erzeugt ein normaler Adressvordekoder & Treiber 90
Leseverstärker-Auswahlsignale SAMPSELECT 0-m, und erzeugt gleichzeitig ein Dekoder-Auswahlsignal DEC-
SELECT, welches den normalen auszuwählenden Dekoder & Worttreiber bestimmt.
Hier werden in Fällen, wenn das Signal ADR die Adresse anzeigt, die der normalen
Zellanordnung 23 entspricht, Leseverstärkerkontroller 43 und 44 als Reaktion auf das
Signal SAMPSELECT ausgewählt, während der normale Dekoder & Worttreiber 61 als
Reaktion auf das Signal DECSELECT ausgewählt wird.
-
Das Signal ADR wird gleichzeitig in eine Redundanzsicherungsschaltung 89
eingegeben. Die Redundanzsicherungsschaltung 89 ermittelt, ob die Adresse identisch mit der
vorbestimmten defekten Adresse ist, und gibt Redundanzsicherungs-Ausgangssignale
RED0-REDn aus. Obwohl hier eine Anzahl "n" von Redundanzsicherungsschaltungen
89 abhängig von der Anzahl normaler Zellanordnungen vorgesehen sein sollte, ist zur
Vereinfachung nur eine in der Zeichnung gezeigt.
-
Wenn die Signale RED0-REDn eingegeben werden, erzeugt eine
Redundanzbeurteilungsschaltung 70 ein Redundanzbeurteilungssignal RDN, das die Auswahl einer
defekte Adresse anzeigt, um die Aktivierung/Nichtaktivierung der jeweiligen
Leseverstärkerkontroller zu steuern.
-
Wenn die eingegebene Zugriffsadresse ADR keine defekte Adresse ist, gibt die
Redundanzsicherungsschaltung 89 die Signale RED0-REDn alle auf niedrigen Pegeln aus.
-
Als Reaktion auf die Signale RED0-REDn gibt die Redundanzbeurteilungsschaltung
70 das Signal RDN auf einem niedrigen Pegel aus. Das Signal RDN wird in alle der
Leseverstärkerkontroller 40-44 eingegeben und schaltet (inaktiviert) in diesem Fall
nur die Leseverstärkerkontroller 40 und 41 für die Redundanzzellanordnung 33 aus.
-
In Fällen, wenn die eingegebene Zugriffsadresse ADR eine defekte Adresse ist, wird
eines der von den Redundanzsicherungsschaltungen 89 ausgegebenen Signale RED0-
REDn auf einen hohen Pegel gebracht, der der defekten Adresse entspricht, und einer
der Redundanzworttreiber 53 wird als Reaktion auf den hohen Pegel des Signals RED
ausgewählt, um eine Redundanzwortleitung auszuwählen. Die Signale RED0-REDn
werden gleichzeitig in die Redundanzbeurteilungsschaltung 70 eingegeben, um das
Signal RDN auch auf einen hohen Pegel zu bringen. Das Signal RDN wird in alle der
Leseverstärkerkontroller 40-44 eingegeben und schaltet alle die Leseverstärkerkontroller
42-44 für die normalen Zellanordnungen aus. Ferner werden die
Leseverstärkerkontroller 40 und 41, die der Redundanzzellenanordnung 33 entsprechen, durch das Signal
RDN eingeschaltet.
-
Fig. 9 ist ein Schaltbild, das die Redundanzsicherungsschaltung 89 und die
Redundanzbeurteilungsschaltung 70 in Fig. 8 darstellt. Die Redundanzsicherungsschaltungen, von
denen zur Vereinfachung nur eine in Fig. 8 gezeigt ist, werden in einer Anzahl "n" (89-0
bis 89-n) vorgesehen, die den "n" normalen Zellanordnungen entspricht. Zusätzlich
werden die Ausgangssignale RED0-REDn aus den Redundanzsicherungsschaltungen
89 in die jeweiligen Gates von Transistoren 130-134 in der
Redundanzbeurteilungsschaltung 70 eingegeben, wobei die Drains als verdrahteter NOR angeschlossen sind.
Die NOR-verdrahtete Verbindungsleitung wird hochgezogen und an eine
Stromversorgung Vcc durch einen Transistor 140 angeschlossen, und ihr Potential wird als ein
Ausgangssignal oder das Redundanzbeurteilungssignal RDN über einen Inverter 125
abgeleitet.
-
In der Redundanzbeurteilungsschaltung 70 ist ein Vorladungssignal RST, das in das
Gate des Transistor 140 eingegeben wird, aktiv, und alle der Eingangssignale RED0-
REDn
sind im Anfangszustand auf niedrigen Pegeln. Dementsprechend wird die
NORverdrahtete Verbindungsleitung auf einen hohen Pegel vorgeladen. Das
Vorladungssignal RST wird dann inaktiviert, wenn der Prozess zu der Aktivierungsstufe fortschreitet,
wohingegen der Transistor 140 ausgeschaltet wird und die NOR-verdrahtete
Verbindungsleitung in einem hohen Schwebezustand gehalten wird. Wenn eine defekte
Adresse in diesem Zustand ermittelt wird, wird die NOR-verdrahtet Verbindungsleitung
schnell auf einen niedrigen Pegel gebracht, da eines der Signale RED0-REDn hoch
wird. Deshalb wechselt das Redundanzbeurteilungssignal RDN von einem niedrigen
Pegel auf einen hohen Pegel.
-
Fig. 10 ist eine Darstellung eines Teils der Leseverstärkersteuerschaltung. Signale
SAMPSELECT 0-m und Signale RDN werden in die Leseverstärkerkontroller 40-44
eingegeben. Dem dargestellten Beispiel zufolge, werden die Leseverstärker inaktiviert,
wenn die Ausgaben der Leseverstärkerkontroller auf hohen Pegeln sind, und aktiviert,
wenn sie auf niedrigen Pegeln sind. Hier werden die Leseverstärker ausgewählt, wenn
die Signale SAMPSELECT auf hohen Pegeln sind.
-
Wie oben ausgeführt, müssen die Leseverstärker 11-14 aktiviert werden, wenn die
Zugriffsadresse keine defekte Adresse ist. Da hier die Signale RDN niedrig werden,
lassen NAND-Gatter 202-205 Leseverstärker-Auswahlsignale durch, um die
ausgewählten Leseverstärker zu aktivieren. Andererseits werden in Fällen, wenn die
Zugriffsadresse eine defekte Adresse ist, da die Signale RDN hoch werden und folglich die
NAND-Gatter 202-205 immer Ausgaben hoher Pegel aufgrund des Vorliegens der
Inverter 208-211 erzeugen, die Signale SAMPSELECT 0-m ungültig, um dadurch die
Leseverstärker zu inaktivieren. Da die Signale RDN gleichzeitig auch in die Inverter
206 und 207 eingegeben werden, werden Leseverstärker-Aktivierungssignale SAER für
die Redundanzzellanordnungen auf niedrigen Pegeln ausgegeben, um die
Leseverstärker 10 und 11 zu aktivieren, die der Redundanzzellanordnung 33 entsprechen. Obwohl
die Leseverstärker 11-13 hier als die Leseverstärker für die über und unter ihnen
angeordneten entsprechenden Zellanordnungen arbeiten, nimmt das Signal SAE mit
niedrigem Pegel, wenn eine Mehrzahl von Leseverstärker-Aktivierungssignalen SAE an
dem in Fig. 10 dargestellten Leseverstärker 12 eingegeben werden, Priorität an, mit
anderen Worten, der Leseverstärker wird aktiviert.
-
Wenn eine defekte Adresse durch die vorhergehende Operation ausgewählt wird, kann
der Defekt der Speicherzelle kompensiert werden, da Zugriff automatisch von der der
defekten Adresse entsprechenden normalen Zellanordnung zu der
Redundanzzellanordnung umgeschaltet wird.
-
Da bei Halbleiterspeichern des Standes der Technik, die mit Redundanzschaltungen
versehen sind, die Redundanzsicherungsschaltungen und Redundanzworttreiber in
Abständen platziert sind, vergeht viel Zeit, bis der Redundanzworttreiber anläuft, nachdem
die Entscheidung getroffen wurde, auf Redundanz umzuschalten, und diese verlängerte
Zeit bestimmt die Adresszugriffszeit. Dies verursacht natürlich den Nachteil von
verzögertem Redundanzzugriff verglichen mit dem normalen Zugriff, wenn die Wortleitung
für die Redundanzzellanordnung ausgewählt wird. Wie außerdem aus Fig. 9 deutlich
wird, können die unterschiedlichen Verdrahtungslängen von den jeweiligen
Redundanzsicherungsschaltungen zu den Redundanzworttreibern zu unterschiedlichen
Verzögerungszeiten führen.
-
Da darüber hinaus die Redundanzzellanordnungen an Stellen für den schnellsten
Zugriffs platziert sind, als wenn sie gepackt wären, um den Redundanzzugriff zu
beschleunigen, werden die Redundanzworttreiber auch an den selben Stellen kombiniert.
Infolgedessen werden die Redundanzsicherungsschaltungen und Redundanzworttreiber
in Abständen voneinander platziert, und dies vergrößert die Chipfläche aufgrund der
vergrößerten Verdrahtungslängen. Da außerdem nur für die Redundanzzellanordnungen
verwendete Leseverstärker und Leseverstärkerkontroller benötigt werden, wird die
Chipfläche weiter vergrößert.
-
Da die Redundanzzellanordnungen vorbereitet sind, um Defekte zu kompensieren, wird
es hier unmöglich, Auswechselung vorzunehmen, wenn die Anordnungen versagen.
Unter einem Prozessstandpunkt betrachtet, weisen die Zellanordnungen und Speicherzellen
nahe der Leseverstärker jedoch höhere Wahrscheinlichkeiten von Versagen auf,
da Defekte an den Enden der Zellanordnungen aufgrund von Stufen etc. verursacht
werden können.
-
US-A-4406013 offenbart eine Halbleiterspeichervorrichtung gemäß dem Oberbegriff
von Anspruch 1.
-
Es ist eine Aufgabe der vorliegenden Erfindung, einen Halbleiterspeicher mit
Redundanzsicherungsschaltungen und Redundanzworttreibern zu schaffen, die mit einem
optimierten zwischen ihnen erzeugten Positionsverhältnis platziert sind, um den
Redundanzzugriff zu beschleunigen.
-
Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Halbleiterspeicher mit
einer verkleinerten Chipfläche zu schaffen, was durch Beseitigung der Leseverstärker
und der Leseverstärkerkontroller erreicht wird, die lediglich für die
Redundanzzellenanordnungen verwendet werden.
-
Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen Halbleiterspeicher
zu schaffen, der Defekte der Redundanzzellanordnungen minimiert.
-
Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen Halbleiterspeicher
mit einer verkleinerten Chipfläche durch Vereinfachung der Adresssteuerung zu
schaffen, die durch solches Auslegen der normalen Zellanordnungs-Auswahlschaltungen
erreicht wird, um auch als die Redundanzellenanordnungs-Auswahlschaltungen zu
dienen.
-
Diese Aufgaben werden durch eine Halbleiterspeichervorrichtung erreicht, wie sie in
Patentanspruch 1 definiert ist; die abhängigen Ansprüche beziehen sich auf weitere
Entwicklungen der Erfindung.
-
Fig. 1 ist ein Blockdiagramm einer ersten Ausführungsform gemäß der vorliegenden
Erfindung;
-
Fig. 2 ist ein Blockdiagramm der in Fig. 1 gezeigten
Redundanzbeurteilungsschaltung;
-
Fig. 3 ist ein Schaltbild des in Fig. 1 gezeigten Leseverstärkerkontrollers;
-
Fig. 4 ist ein Schaltbild der in Fig. 1 gezeigten Redundanzsicherungsschaltungen;
-
Fig. 5 ist ein Blockdiagramm einer zweiten Ausführungsform gemäß der
vorliegenden Erfindung;
-
Fig. 6 ist ein Blockdiagramm einer dritten Ausführungsform gemäß der
vorliegenden Erfindung;
-
Fig. 7(a) und (b) zeigen Blockdiagramme der Dekoder & Worttreiber gemäß der ersten
Ausführungsform (dem Stand der Technik) und der dritten Ausführungsform
der vorliegenden Erfindung;
-
Fig. 8 ist ein Blockdiagramm, das eine Halbleiterspeicher-IC mit einer
Redundanzschaltung gemäß dem Stand der Technik darstellt;
-
Fig. 9 ist ein Schaltbild der in Fig. 8 gezeigten Redundanzbeurteilungsschaltung;
und
-
Fig. 10 ist ein Schaltbild der in Fig. 8 gezeigten Leseverstärkerkontroller.
Es soll nun der Betrieb gemäß der vorliegenden Erfindung beschrieben werden. Die
vorliegende Erfindung minimiert Verzögerungen aufgrund von Verdrahtung zwischen
den Blöcken, und minimiert die Verdrahtungsfläche durch Platzieren der
Redundanzsicherungsschaltungen oder der Redundanzsteuerschaltung und der Redundanzworttreiber
an Stellen, um die kürzesten Verdrahtungslängen zwischen ihnen zu erzeugen
(vorzugsweise zum Erreichen linearer Verdrahtung zwischen den Schaltungen).
-
Außerdem können die Leseverstärker durch Platzieren der Redundanzzellanordnungen
in den normalen Zellanordnungen in einer gemischten Weise zum Erzeugen des oben
genannten Positionsverhältnisses zwischen den Redundanzsicherungsschaltungen und
den Redundanzworttreibern derart ausgelegt werden, um sowohl für die normalen
Zellanordnungen als auch die Redundanzzellanordnungen verwendet zu werden. Deshalb
besteht keine Notwendigkeit, Leseverstärker vorzusehen, die lediglich für die
Redundanzzellanordnungen verwendet werden, und dies verkleinert die Chipfläche.
-
Es sollen nun Ausführungsformen der vorliegenden Erfindung detailliert unter
Bezugnahme auf die Zeichnungen beschrieben worden. Hier sind gleiche Teile, wie sie gemäß
dem Stand der Technik verwendet werden, durch gleiche Bezugsziffern bezeichnet, und
die Erklärung derselben ist weggelassen worden.
-
Fig. 1 ist ein Blockdiagramm, das eine Ausführungsform gemäß der vorliegenden
Erfindung darstellt. Redundanzzellanordnungen 30-32 sind entsprechend normalen
Zellanordnungen 20-23 vorgesehen, und die jeweiligen Redundanzzellanordnungen werden
in den entsprechenden normalen Zellanordnungen in einer gemischten Weise platziert,
damit die Leseverstärker für die normalen Zellanordnungen auch als diejenigen der
Redundanzzellanordnungen verwendet werden können. Ferner sind Redundanzworttreiber
50-53 jeweils entsprechend den Redundanzzellanordnungen 30-32 vorgesehen.
Außerdem werden Redundanzsicherungsschaltungen 80-82 und eine
Redundanzbeurteilungsschaltung 70 zum Ermitteln einer defekten Adresse so platziert, um die
Verdrahtungslängen von den jeweiligen Redundanzworttreibern und den jeweiligen
Verstärkungskontrollern zu minimieren, das heißt derart, um lineare Verdrahtung zu erzielen. Mit
anderen Worten, der Redundanzworttreiber, die Redundanzsicherungsschaltung und die
Redundanzzellanordnung sind in einer Linie angeordnet. Hier gemäß der vorliegenden
Ausführungsform, da die Zellanordnung, die jede normale Zeltanordnung ersetzen kann,
nur zu einer Wortleitung passt.
-
Es soll nun der Betrieb erklärt werden. Wenn eine Zugriffsadresse ADR eingegeben
wird, erzeugt ein normaler Adressvordekoder & Treiber 90
Leseverstärker-Auswahlsignale SAMPSELECT 0-n und ein Dekoder-Auswahlsignal DECSELECT ebenso wie im
Stand der Technik. Gleichzeitig ermitteln die Redundanzsicherungsschaltungen 81, 82,
die den normalen Zellanordnungen entsprechen, ob die eingegebene Zugriffsadresse
ADR eine defekte Adresse ist.
-
Fig. 2 ist eine Darstellung der Redundanzsicherungsschaltungen. Die Adresssignale
ADR und ihre komplementären Signale (A0-An und ihre invertierten Signale) werden
in die jeweiligen Gates von NMOS-Transistoren 303-308 eingegeben, wobei die
jeweiligen Drains der jeweiligen Transistoren 303-308 gemeinsam an eine NOR-verdrahtete
Leitung 315 jeweils über Sicherungen 309-314 angeschlossen sind. Außerdem sind die
Sources der NMOS-Transistoren 303-308 über einen Transistor 302 geerdet. Die NOR-
verdrahtete Leitung 315 ist ausgelegt, um auf einen hohen Pegel durch einen PMOS-
Transistor 301 vorgeladen zu werden, und der Ausgang von der NOR-verdrahteten
Leitung 315 wird als ein Redundanzsicherungs-Ausgangssignal RED abgeleitet oder die
Redundanz-Steuerinformation über einen Inverter 316 und eine Verriegelungsschaltung
319. Hier wird der PMOS-Transistor 318 verwendet, um die NOR-verdrahtete Leitung
315 auf einem hohen Pegel zu halten.
-
Im Anfangszustand (bei Vorladung) wird das Vorladungssignal PRC niedrig, während
der Transistor 301 eingeschaltet wird, um die NOR-verdrahtete Leitung 315 auf einen
hohen Pegel vorzuladen. Hier befindet sich der NMOS-Transistoren 302 in dem
ausgeschalteten Zustand. Wenn das Signal PRC hoch wird, wird der PMOS-Transistor 301
ausgeschaltet. Dementsprechend wird die NOR-verdrahtete Leitung 315 auf den
Schwebezustand mit hohem Pegel gebracht und nimmt einen Normalzustand an, wenn
der NMOS-Transistor 302 gleichzeitig eingeschaltet wird.
-
Wenn die Adressen ADR im Normalzustand eingegeben werden, wird die
NOR-verdrahtete Leitung 315 durch die NMOS-Transistoren 303-308 auf einen niedrigen Pegel
gebracht. Wenn jedoch die zugehörige Sicherungsschaltung eine defekte Adresse
ermittelt, wird die NOR-verdrahtete Leitung 315 in einem Schwebezustand mit hohem
Pegel gehalten. Dies wird durch passende Auswahl und Durchbrennen der Sicherungen
309-314 erreicht. Hier sind die Adressen ADR Wortleitungen entsprechende Adressen.
Obwohl Adressen durch eine Vielzahl von Verfahren decodiert werden körnen, wird
hier angenommen, dass die Adressen A0-An zur Vereinfachung eine Entsprechung
von eins zu eins mit den Wortleitungen aufweisen. Dann wird eine Erklärung bezüglich
des Falls gegeben, wenn die Speicherzellen der Wortleitung, die der Adresse A1
entspricht, eine defekte Adresse verursachen.
-
Die Zugriffsadressen ADR, die der Adresse A1 entsprechen, sind 0, 1 und 0,
entsprechend A0, A1 bzw. An in der Zeichnung. Hier werden die Sicherungen 310, 311 und
314 durchgebrannt. Infolgedessen werden Signale mit niedrigem Pegel in die Gates der
NMOS-Transistoren 303, 306 und 307 eingegeben, und daher werden diese
Transistoren nichtleitend gemacht. Andererseits werden Signale mit hohem Pegel in die Gates
der NMOS-Transistoren 304, 305 und 308 eingegeben, und da die Sicherungen 310,
311, 314 durchgebrannt sind, sind nichtsdestoweniger auch diese Transistoren
nichtleitend, wodurch der hohe Schwebezustand der NOR-verdrahteten Leitung 315
aufrechterhalten wird. Obwohl hier der Pegel der NOR-verdrahteten Leitung 315 durch den
Inverter 316 invertiert wird, wird ein Signal RED mit hohem Pegel ausgegeben, da der
Pegel erneut durch einen Inverter (nicht gezeigt) invertiert wird, der in der
Verriegelungsschaltung 319 enthalten ist. Wie oben beschrieben ist, werden Signale RED0-
REDn erzeugt, die der defekten Adresse entsprechen.
-
Hier ist die in Fig. 2 dargestellte Redundanzsicherungsschaltung ein gut bekanntes
Beispiel, und die Leitungstypen der jeweiligen Transistoren sind nur beispielhaft
dargestellt.
-
Eine Redundanzbeurteilungsschaltung 70 erzeugt ein Redundanzbeurteilungssignal
RDN, das Auswahl einer defekte Adresse anzeigt, wenn die Signale RED0-REDn
eingegeben werden, um die Aktivierung/Inaktivierung der jeweiligen
Leseverstärkerkontroller 40-44 zu steuern.
-
Fig. 3 ist eine Darstellung der Redundanzbeurteilungsschaltung 70. Um die Ausgabe
von der NOR-verdrahteten Leitung 150 zu den jeweiligen Leseverstärkerkontrollern 40-
44 zu führen, sind Inverter 120-124 entsprechend den Leseverstärkerkontrollern
vorgesehen. Der Rest des Aufbaus ist der gleiche wie der in Fig. 9 gezeigte.
-
Im Anfangszustand ist der Transistor 140 aufgrund eines Vorladungssignals RST
eingeschaltet, während die Transistoren 130-134 ausgeschaltet sind, und deshalb befindet
sich die NOR-verdrahtete Leitung in einem Schwebezustand mit hohem Pegel. Bei
Aktivierung wird das Signal RST zuerst inaktiviert, und die NOR-verdrahtete Leitung wird
in einem Schwebezustand mit hohem Pegel gehalten. Wenn eine der
Redundanzausgaben RED0-REDn entsprechend der defekten Adresse hoch wird, wird einer der
Transistoren 130-134 eingeschaltet, die NOR-verdrahtete Leitung wird schnell auf einen
niedrigen Pegel gebracht, und alle Signale RDN werden auf hohen Pegeln durch die
Inverter 120-124 ausgegeben.
-
Bei Betreiben der Redundanzbeurteilungsschaltung 70 gemäß dem Stand der Technik,
gibt sie ein Redundanzbeurteilungssignal RDN über einen Ausgabeinverter aus, der an
einem Ende der NOR-verdrahteten Leitung angeordnet ist, wohingegen bei Betreiben
gemäß der vorliegenden Ausführungsform Signale verstärkt (gepuffert) und über die
Inverter 120-124 ausgegeben werden, die nahe der Leseverstärkerkontroller angeordnet
sind, da die NOR-verdrahtete Leitung und die Leseverstärkerkontroller parallel in der
selben Richtung angeordnet sind. Dies reduziert die Verzögerungen der Signale RED
aufgrund von Verdrahtung, und folglich wird die Zugriffszeit zwischen Eingabe eines
Redundanzsignals und Beurteilung hinsichtlich Redundanz verglichen mit dem Fall des
Standes der Technik verkürzt.
-
Als ein Beispiel des Betriebs mit den Redundanzsicherungsschaltungen 80-82 und der
Redundanzbeurteilungsschaltung 70, wie sie oben beschrieben sind, soll nun eine
Erklärung bezüglich dem Fall angeführt werden, wenn eine defekte Adresse, die der
Redundanzsicherungsschaltung 80 entspricht, eingegeben wurde. Zuerst erzeugt die
Redundanzsicherungsschaltung 80 ein Signal RED1 als Reaktion auf eine Zugriffsadresse
ADR. Die Redundanzbeurteilungsschaltung 70 erzeugt ein Signal RDN bei Empfang
des Signals RED1. Das Signal RDN wird in die Leseverstärkerkontroller 40-44
eingegeben, um die Leseverstärkerkontroller zu sperren, um die Leseverstärker und die daran
angeschlossenen Worttreiber zu sperren.
-
Ferner wird das Signal RED1 direkt in einen Redundanzworttreiber 51 und die
Leseverstärkerkontroller 41 und 42 eingegeben, um diese Leseverstärkerkontroller zu betätigen.
-
Fig. 4 ist eine Darstellung eines Teils der Leseverstärkerkontrollerschaltung. Die
Signale RED 0-n und RDN sind während normalem Zugriff auf niedrigen Pegeln, ein als
Reaktion auf das Signal SAMPSELECT ausgewählter Leseverstärkerkontroller arbeitet.
Wenn das Signal RED1 als hoher Pegel erzeugt wird, werden die Ausgaben von
NAND-Gattern 100-103 auf hohen Pegeln aufgrund des hohen Pegels des Signals RDN
fixiert. Dementsprechend sind aufgrund des Vorliegens der Inverter 212-215 alle
Eingaben in NOR-Gatter 110-113 auf niedrigen Pegeln. Deshalb werden die Ausgaben der
NOR-Gatter 110-113 hoch, um die Leseverstärker zu inaktivieren und zu sperren. Da
das Signal RED1 hoch wird, erzeugt das NOR-Gatter 112, in das das Signal RED1
eingegeben wird, jedoch eine Ausgabe mit hohem Pegel, um den Leseverstärker 11 zum
Betätigen der entsprechenden Redundanzzellenanordnung 30 zu aktivieren. Hier wird
angenommen, dass das Signal RED und das Signal RDN beinahe zur gleichen Zeit
eingegeben werden.
-
Eine zweite Ausführungsform, die zum Überwinden des Nachteils hinsichtlich des
Versagens der Redundanzzellanordnungen ausgelegt ist, ist in Fig. 5 gezeigt, in der
gleiche Teile durch die gleichen Bezugsziffern bezeichnet sind, wie sie in Fig. 1
verwendet werden. Der vorliegenden Ausführungsform zufolge, wird die in Fig. 1 gezeigte
normale Zellanordnung 21 in zwei obere und untere Teile (21A, 21B) ungefähr im
Mittelteil entlang der Richtung der Wortleitung unterteilt, und eine
Redundanzzellanordnung 30 wird in dem Mittelteil angeordnet. Das heißt, sie ist so ausgelegt, dass
Versagen der Redundanzzellanordnung verhindert wird, indem sie in dem Mittelteil der
normalen Zellanordnung angeordnet wird, anstatt an einem Ende der normalen
Zellanordnung platziert zu werden. Dieser Aufbau findet bei anderen normalen Zellanordnungen
Anwendung.
-
Eine dritte Ausführungsform ist in Fig. 6 gezeigt, in der gleiche Teile durch die
gleichen, in Fig. 1 verwendeten Bezugsziffern bezeichnet sind. Redundanzzellanordnungen
sind für alle die normalen Zellanordnungen mit einer Entsprechung von eins zu eins
gemäß der in Fig. 1 und Fig. 5 gezeigten ersten und zweiten Ausführungsform
vorgesehen, wohingegen keine Redundanzzellanordnungen für alle die normalen
Zellanordnungen gemäß der dritten Ausführungsform vorgesehen sind. Der Grund hierfür soll nun
erklärt werden.
-
Die Anordnung gemäß der dritten Ausführungsform ist für die Anordnung einer
minimalen Anzahl von Redundanzzellanordnungen vorgesehen. Hier sei angenommen, dass
der Dekoderabschnitt des normalen Dekoders & Treibers 60 in einem
Hauptwortdekoder und Subwortdekoder eingeschlossen ist, um Auswahl von acht Subwortleitungen
pro Hauptwortleitung zu ermöglichen. Mit anderen Worten wird eine geteilte
Dekodierung hier verwendet. Obwohl in diesem Fall die acht Subwortleitungen für Auswahl an
die Hauptwortleitung angeschlossen sind, kann eine minimale Anzahl von
Redundanzzellanordnungen pro normaler Zellanordnung kleiner als acht sein. Unter der Annahme,
dass die minimale Anzahl von Redundanzzellanordnungen vier Wortleitungen
entspricht, trifft diese Annahme auf die erste, zweite und dritte Ausführungsform zu.
Deshalb wird gemäß der ersten und der zweiten Ausführungsform, wie in Fig. 7(a) gezeigt,
eine normale Hauptwortleitung 710 durch acht Redundanzsubwortleitungen 712 ersetzt.
Ferner wird eine Redundanzhauptwortleitung 711 oder das Signal RED durch vier
Redundanzsubwortleitungen 713 ersetzt. Deshalb benötigt ein normaler Subwortdekoder
703 acht Worttreiberleitungen 708, während ein Redundanzsubwortdekoder 704 vier
Worttreiberleitungen 709 benötigt. Dementsprechend ist es erforderlich, einen
Redundanzwortleitungskontroller 706 und eine Worttreiberleitung 709 vorzusehen, die
ausschließlich zu dem Dekoder 704 für die Subwortleitung sind, der der
Redundanzzellenanordnung in den normalen Redundanzdekoder & Treibern entspricht. In diesem
Zusammenhang werden die normalen und Redundanzwortleitungstreiber durch das Signal
RDN ausgewählt. Im Gegensatz hierzu, wird gemäß der vorliegenden Ausführungsform
wie in Fig. 7(b) und Fig. 6 gezeigt, da in ihrer Anzahl zwei normalen Zellanordnungen
entsprechende Redundanzzellen in einer normalen Zellanordnung vorgesehen sind, eine
Redundanzhauptwortleitung 722 durch acht Redundanzsubwortleitungen 724 ersetzt,
was die gleiche Ersetzungsanzahl bei der normalen Hauptwortleitung ist.
-
Deshalb benötigt ein Redundanzsubwortdekoder 717 acht Worttreiberleitungen 720
gemeinsam zu einem normalen Subworttreiber 716. Hier dekodiert ein
Wortleitungskontroller 718 eine Subwortadresse für die Subwortdekoder, welche einem Adresssignal
(nicht gezeigt) entspricht. Dementsprechend können ein Wortleitungskontroller 718 und
eine Worttreiberleitung 720 für den normalen Subwortdekoder 716, der der normalen
Zellanordnung entspricht, auch für den Redundanzdekoder 717 verwendet werden, der
den Redundanzzellen entspricht. Mit anderen Worten, die Wortleitungskontroller
können in der gleichen Weise durch Gleichsetzen der Wortleitungs-Ersetzungsanzahl für
die normalen Zellanordnungen und der Wortleitungs-Ersetzungsanzahl für die
Redundanzzellanordnungen ausgelegt werden, und dies verkleinert die Chipfläche. In dieser
Ausführungsform werden zwei der Redundanzsicherungsschaltungen durch ODER-
Schaltung verbunden. Die Verbindungsleitungen sind jedoch sehr kurz.
Dementsprechend ist der Einfluss von Verzögerung der Redundanzzugriffszeit sehr gering.
-
Eine erste Auswirkung der vorliegenden Erfindung ist eine verkürzte Zugriffszeit, die
zum Umschalten auf Redundanz benötigt wird, wenn eine defekte Adresse ausgewählt
wird. Dies resultiert aus der Minimierung der Verzögerung aufgrund der Verdrahtung,
da die Redundanzsicherungsschaltungen und die Redundanzworttreiber mit den
kürzesten Verdrahtungslängen zwischen sich angeordnet werden. Genauer ausgedrückt,
werden die Redundanzsicherungsschaltungen angeordnet, um eine Linie mit den
Redundanzworttreibern zu bilden und so lineare Verdrahtung zwischen ihnen zu erreichen.
Da außerdem die Verdrahtungslängen zwischen den jeweiligen
Redundanzsicherungsschaltungen und den Redundanzworttreibern identisch sind, wird die zusätzliche
Auswirkung von keinem Unterschied in den Verzögerungszeiten erzeugt.
-
Eine zweite Auswirkung ist eine Verkleinerung in der Chipfläche, da, wie oben
beschrieben, die Redundanzsicherungsschaltungen und die Redundanzworttreiber mit den
kürzesten Verdrahtungslängen zwischen sich vorgesehen werden, und auch die
Redundanzbeurteilungsschaltung parallel mit den beiden Schaltungen und zwischen ihnen
angeordnet wird, um die Vergrößerung in der Verdrahtungsfläche zu minimieren.
Genauer
ausgedrückt, da die benötigten Verdrahtungsbreiten und Verdrahtungsabstände
beide in der Größenordnung von 1 um liegen, erstrecken sich zwei Drähte mit einer
ungefähren Breite von 4 um. Zum Beispiel benötigt ein 256 Mbit DRAM, der 32
Redundanzausgangssignale RED benötigt, eine Breite in der Größenordnung von 64 um.
Da der vorliegenden Erfindung zufolge die gesamte Redundanzbeurteilungsschaltung in
die Breite passt (die maximale Größe des Gates wird als ungefähr 10 um eingeschätzt),
wird die Chipfläche umfassend verkleinert.
-
Eine dritte Auswirkung ist eine geringere Wahrscheinlichkeit von Versagen der
Redundanzspeicherzellen. Diese Auswirkung resultiert aus der Platzierung der redundanten
Speicherzellanordnungen zwischen den normalen Zellanordnungen, die das Auftreten
von Versagen aufgrund möglicher Stufen zwischen dem Zellabschnitt und dem
Leseverstärkerabschnitt verhindert.
-
Eine vierte Auswirkung ist eine Verkleinerung in der Chipfläche, da die redundanten
Speicherzellenanordnungen nicht für alle die Speicherzellanordnungsplatten vorgesehen
sind, und die Wortleitungssteuerschaltungen ebenso mit den normalen Worttreibern und
den Redundanzworttreibern aufgebaut sein können.