KR910010521A - 다이내믹 ram의 판독회로 - Google Patents

다이내믹 ram의 판독회로 Download PDF

Info

Publication number
KR910010521A
KR910010521A KR1019900019128A KR900019128A KR910010521A KR 910010521 A KR910010521 A KR 910010521A KR 1019900019128 A KR1019900019128 A KR 1019900019128A KR 900019128 A KR900019128 A KR 900019128A KR 910010521 A KR910010521 A KR 910010521A
Authority
KR
South Korea
Prior art keywords
voltage supply
memory cell
pairs
bit lines
data
Prior art date
Application number
KR1019900019128A
Other languages
English (en)
Other versions
KR940009245B1 (ko
Inventor
히로유끼 야마우치
Original Assignee
다니이 아끼오
마쯔시다덴기 산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기 산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR910010521A publication Critical patent/KR910010521A/ko
Application granted granted Critical
Publication of KR940009245B1 publication Critical patent/KR940009245B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

다이내믹 RAM의 판독회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시한 다이내믹 RAM의 판독회로의 회로도,
제2도는 제1실시예의 동작을 나타낸 타이밍 파형도,
제3도는 본 발명의 제2실시예를 도시한 다이내믹 RAM의 판독회로의 회로도.

Claims (12)

  1. 메모리셀에 접속된 복수의 비트선쌍의 각각에 접속된 복수의 센스앰프와 열어드레스에 따라서 상기 복수의 비트선쌍과 입출력 데이터선을 선택적으로 접속하는 열스위치를 가지고, 상기 메모리셀이 데이터의 판독 사이클시와 기록 사이클시에서 상기 열스위치의 전류 구동 능력을 변환시키는 수단을 구비한 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  2. 메모리셀에 접속된 복수의 비트선쌍의 각각에 접속된 복수의 센스앰프와, 열어드레스에 따라서 상기 복수의 비트선쌍과 입출력 데이터선을 선택적으로 접속하는 열스위치와, 상기 메모리셀의 데이터의 판독사이클시와 기록사이클시에서 상기 열스위치에 입력하는 제어신호의 진폭전압을 변화시키는 수단을 구비한 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  3. 제2항에 있어서, 열어드레스에 따라서 비트선쌍과 입출력 데이터선을 선택적으로 접속하는 열스위치를 MOS형 FET로 구성하고, 상기 열스위치의 게이트 전극에 입력하는 제어신호의 진폭전압을 메모리셀의 데이터의 판독사이클시보다도 기록사이클시의 쪽을 크게하는 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  4. 메모리셀에 접속된 복수의 비트선쌍의 각각에 접속된 복수의 센스앰프와, 열어드레스에 따라서 상기 복수의 비트선쌍과 입출력 데이터선을 선택적으로 접속하는 복수의 스위치를 병렬 접속시켜 구성한 열스위치와, 상기 병렬접속된 각 스위치를 각각 독립적으로 복수의 제어신호로 제어하는 동시에 그 제어를 메모리셀의 데이터의 판독사이클시와 기록사이클시에서 변환시키는 수단을 구비한 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  5. 제4항에 있어서, 병렬접속된 각 스위치를 메모리셀의 데이터의 기록사이클시에 판독사이클시보다도 많이 ON하는 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  6. 메모리셀에 접속된 복수의 비트선쌍의 각각에 접속된 복수의 센스앰프와 열어드레스에 따라서 상기 복수의 비트선쌍과 입출력 데이터선을 선택적으로 접속하는 열스위치를 가지고, 상기 센스앰프의 전류구동능력을 메모리셀의 메이터의 기록사이클시와 판독사이클시에서 변화시키는 수단을 구비한 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  7. 메모리셀에 접속된 복수의 비트선쌍의 각각에 접속된 복수의 센스앰프에 각각 접속된 공통전압공급선을 메모리셀의 데이터의 기록사이클시에 전압 공급원으로부터 간극적으로 차단하는 수단을 구비한 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  8. 제7항에 있어서, 복수의 센스앰프를 CMOS형의 플립플롭회로로 구성하고, 열어드레스에 따라서 복수의 비트선쌍과 입출력 데이터선을 선택적으로 접속하는 열스위치를 제1극성을 가진 MOS형 트랜지스터로 구성하고, 메모리셀의 데이터의 기록시에는 상기 CMOS형의 플립플롭회로중 상기 제1극성과는 반대의 극성을 가진 MOS형 플립플롭회로의 공통전압공급선을 전압공급원으로부터 간극적으로 차단하는 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  9. 메모리셀에 접속된 복수의 비트선상의 각각에 접속된 복수의 센스앰프의 각각을 복수의 병렬접속된 트랜지스터쌍으로 이루어진 플립플롭형으로 구성하고, 상기 병렬접속된 트랜지스터쌍의 각각을 전압공급원에 접속된 각각 독립된 공통 전압공급선에 접속하고, 메모리셀의 데이터의 기록사이클시에는 상기 복수의 공통 전압공급선중의 몇개를 상기 전압 공급원으로부터 차단하는 수단을 구비한 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  10. 제9항에 있어서, 어드레스에 따라서 복수의 비트선쌍과 입출력 데이터선을 선택적으로 접속하는 열스위치를 제1극성을 가진 MOS형 트랜지스터로 구성하고, 상기 복수의 비트선쌍의 각각에 접속된 복수의 CMOS형 플립플롭 센서앰프 회로중, 제1극성과는 반대의 극성을 가진 MOS형 플립플롭회로를 복수의 병렬 접속된 트랜지스터로 구성하고, 상기 병렬 접속된 제1극성과는 반대의 극성을 가진 트랜지스터쌍의 각각을 전압 공급원에 접속된 각각 독립된 공통전압공급선에 접속하고, 메모리셀의 데이터의 기록사이클시에는 상기 복수의 공통 전압 공급선중의 몇개의 상기 전압 공급원으로부터 차단하는 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  11. 메모리셀에 접속된 복수의 비트선상의 각각에 접속된 복수의 센스앰프의 각각을 전압 공급원에 접속된 각각 독립된 제1 및 제2전압 공급선에 접속하고, 상기 제1전압 공급선은 열방향을 배치된 사이 복수의 센스앰프에 공통으로 접속하고, 상기 제2전압 공급선은 열어드레스에 따라서 선택적으로 전압 공급원에 접속되도록 열스위치를 개재해서 전압 공급원과 접속하고, 상기 열스위치에 입력하는 제어신호를 메모리셀의 데이터의 판독사이클시와 기록사이클시에서 변화시키는 수단을 구비한 것을 특징으로 하는 다이내믹 RAM의 판독회로.
  12. 제11항에 있어서, 열에너지에 따라서 선택적으로 각열의 센스앰프의 전압 공급선의 전압 공급원에접속되도록 열스위치를 설치하고, 상기 열스위치가 메모리셀의 데이터의 판독사이클시에는 접속되고, 기록사이클시에는 분리되는 것을 특징으로 하는 다이내믹 RAM의 판독회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900019128A 1989-11-24 1990-11-24 다이내믹 ram의 판독회로 KR940009245B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-306246 1989-11-24
JP1306246A JP2759689B2 (ja) 1989-11-24 1989-11-24 Ｒａｍの読み出し回路

Publications (2)

Publication Number Publication Date
KR910010521A true KR910010521A (ko) 1991-06-29
KR940009245B1 KR940009245B1 (ko) 1994-10-01

Family

ID=17954762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019128A KR940009245B1 (ko) 1989-11-24 1990-11-24 다이내믹 ram의 판독회로

Country Status (3)

Country Link
US (1) US5229964A (ko)
JP (1) JP2759689B2 (ko)
KR (1) KR940009245B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392241A (en) * 1993-12-10 1995-02-21 International Business Machines Corporation Semiconductor memory circuit with block overwrite
JP3112685B2 (ja) * 1995-12-25 2000-11-27 沖電気工業株式会社 半導体メモリ装置
US6337497B1 (en) * 1997-05-16 2002-01-08 International Business Machines Corporation Common source transistor capacitor stack
JP2001084768A (ja) * 1999-09-10 2001-03-30 Mitsubishi Electric Corp 半導体装置
JP2003347431A (ja) 2002-05-29 2003-12-05 Fujitsu Ltd 半導体記憶装置
US20040061990A1 (en) * 2002-09-26 2004-04-01 Dougherty T. Kirk Temperature-compensated ferroelectric capacitor device, and its fabrication
KR100780613B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
JP2011170942A (ja) 2010-02-22 2011-09-01 Elpida Memory Inc 半導体装置
JP2011175696A (ja) * 2010-02-23 2011-09-08 Elpida Memory Inc 半導体装置
CN102903720B (zh) * 2012-09-29 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其液晶显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1922842A1 (de) * 1968-05-08 1969-12-04 Fuji Photo Film Co Ltd Photochromatisches Aufzeichnungsmaterial
DE1769847A1 (de) * 1968-07-25 1971-11-11 American Cyanamid Co Photochrome Massen
US4168539A (en) * 1978-09-15 1979-09-18 Gte Laboratories Incorporated Memory system with row clamping arrangement
DE3138549A1 (de) * 1981-09-28 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur ankopplung von lese-flip-flops an bit-leitungen in dynamischen halbleiter-schreib-lese-speichern
JPS613390A (ja) * 1984-06-15 1986-01-09 Hitachi Ltd 記憶装置
EP0179436B1 (en) * 1984-10-25 1991-05-08 Matsushita Electric Industrial Co., Ltd. Optical recording medium
DE3682583D1 (de) * 1985-12-20 1992-01-02 Matsushita Electric Ind Co Ltd Optisches aufzeichnungsmedium mit stabilisierter aufzeichnungsschicht.
JPH07118193B2 (ja) * 1986-09-18 1995-12-18 富士通株式会社 半導体記憶装置
JPS63184993A (ja) * 1987-01-28 1988-07-30 Nec Corp 信号発生回路
JPS63237289A (ja) * 1987-03-24 1988-10-03 Mitsubishi Electric Corp 半導体記憶装置
JPS63239671A (ja) * 1987-03-27 1988-10-05 Nippon Telegr & Teleph Corp <Ntt> 半導体記憶装置
JPH01140495A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 半導体メモリ
JPH0766665B2 (ja) * 1988-03-31 1995-07-19 株式会社東芝 半導体記憶装置
JPH0229998A (ja) * 1988-07-19 1990-01-31 Nec Corp プログラマブル・リード・オンリー・メモリ
JPH02278593A (ja) * 1989-04-19 1990-11-14 Nec Corp ダイナミック半導体記憶装置

Also Published As

Publication number Publication date
US5229964A (en) 1993-07-20
JPH03165398A (ja) 1991-07-17
JP2759689B2 (ja) 1998-05-28
KR940009245B1 (ko) 1994-10-01

Similar Documents

Publication Publication Date Title
KR870000703A (ko) 반도체 메모리
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR950006869A (ko) 반도체 기억장치
KR930024011A (ko) 반도체 기억회로
KR890010909A (ko) 반도체 메모리 회로
KR870002592A (ko) 메모리 회로
KR860002100A (ko) 반도체 기억장치
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR910010521A (ko) 다이내믹 ram의 판독회로
KR860003604A (ko) 반도체 메모리 장치
KR930005017A (ko) 반도체 dram 장치
KR970023395A (ko) 반도체메모리장치
KR900015156A (ko) 다이나믹 ram의 판독 회로
KR920006981A (ko) 반도체 메모리
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR940008227A (ko) 개량된 증폭기 회로와 그것을 사용하는 반도체 기억장치
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
KR920017115A (ko) 반도체기억장치
KR860008562A (ko) 비트선 구동기 및 트랜지스터 조합체
KR910010530A (ko) 램 테스트시 고속 기록회로
KR900010776A (ko) 메모리를 내장한 집적 회로
KR890001095A (ko) 전류전압 변환회로를 갖는 센스회로 및 그 반도체 메모리
KR970060224A (ko) 반도체기억장치
JP3544863B2 (ja) 半導体メモリ及びこれを備えた半導体装置
KR930005199A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060925

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee