KR900001242B1

KR900001242B1 - 내부회로 검사용 검사회로를 갖는 반도체 집적회로

Info

Publication number: KR900001242B1
Application number: KR1019860001083A
Authority: KR
Inventors: 다다히로 사이또; 구니히꼬 고또
Original assignee: 후지쓰 가부시끼가이샤; 야마모도 다꾸마
Priority date: 1985-02-20
Filing date: 1986-02-17
Publication date: 1990-03-05
Also published as: DE3685759T2; US4697140A; EP0192456A3; EP0192456A2; EP0192456B1; DE3685759D1; JPH0562705B2; JPS61191973A; KR860006837A

Abstract

내용 없음.

Description

내부회로 검사용 검사회로를 갖는 반도체 집적회로

제1도는 종래의 반도체 집적회로의 일예를 나타내는 회로도.

제2도는 본 발명에 의한 반도체 집적회로의 일실시예를 나타내는 회로도.

제3도는 제2도에 보인 반도체 집적회로에 제공된 스위칭 회로의 일예를 나타내는 회로도.

제4도는 제2도에 보인 반도체 집적회로에 제공된 내부회로로부터 출력된 출력신호의 파형의 일예를 나타내는 도면.

본 발명은 내부회로 검사용 검사회로를 갖는 반도체 집적회로에 관한 것으로, 특히, 내부회로의 기능들을 고속 검사하기 위한 검사회로를 갖는 반도체 집적회로에 관한 것이다.

그러한 반도체 집적회로가 사용되는 용도중 하나는 전화기 회로에 제공되는 DTMF(듀알 톤 다주파수) 및 펄스 다이알러(dialer)로서, DTMF 다이알러 기능과 펄스 다이알러 기능을 선택적으로 수행하는 두 회로들 즉, DTMF 다이알러용 회로와 펄스 다이알러용 회로를 한 칩상에 갖고 있는 다이알러이다.

일반적으로, 상술한 DTMF 및 펄스 다이알러로서 사용되는 반도체 집적회로는 DTMF 다이알러용 회로와 펄스 다이알러용 회로를 갖는 내부회로와, 내부회로가 통상

내부회로가 DTMF 다이알러로서 동작할 때 내부회로로부터 출력된 신호는 조작된 키이에 대응하는 주파수 성분들을 포함하는 아나로그 신호이다. 즉, 주파수 성분들은 조작되는 키이가 배열되는 키이보드상의 위치(즉, 로우와 컬럼)에 따라 결정된다. 따라서, 순차적으로 조작되는 키이들에 따라 주파수 성분들을 순차적으로 포함하고 있는 아나로그 신호는 출력핀들중 하나로부터 출력되어 스위칭 시스템으로 전송된다. 이와 관련하여, DTMF 다이알러의 동작 속도는 높으며 내부 회로에 제공되는 DTMF 다이알로용 회로는 기본 클록신호를 수신하여 동작되며, 그의 주파수는 상술한 발진회로보다 높은 값으로 예를들어 3.58mc(메가싸이클)이다.

이와 대조적으로, 내부회로가 펄스 다이알러로서 동작할 때 내부회로로부터 출력되는 신호는 조작되는 키이상에 표시된 숫자에 대응하는 펄스의 수를 포함하는 디지탈 신호이다. 따라서, 만일 ＂1＂＂2＂ 및 ＂0＂으로 번호 명기된 3개의 키이들이 순차적으로 조₁ ₂ ₃

그러나, 상술한 바와 같이 발진회로로부터 발생된 기본클록 신호의 주파수는 내부회로에서 DTMF 다이알러용 회로를 동작시키기 위해 예를 들어 3.58ms의 높은 값으로 세트된다. 그러므로, 발진회로로부터 발생된 기본클록신호의 주파수를 주파수 분할기를 통하여 분할함에 의해 내부회로내의 펄스 다이알러용 회로에 클록신호를 공급해줄 필요가 있다.

상술한 배경하에서 종래의 기술에서는 내부회로의 기능들의 검사(특히 내부회로내의 펄스 다이알러용 회로의 기능들의 검사)가 수행될 때 발진회로로부터 발생된 기본클록신호의 주파수를 분할함에 의해 얻어진 상술한 클록신호는 검사용 클록신호로서 사용된다. 이와관련하여, 내부회로의 기능들을 검사하기 위해서는 각종 검사를 수행해야 한다. 즉, 조작된 키이에 대응하는 교정신호가 예정된 출력핀으로부터 출력되는지 여부를 판단하도록 각 키이를 검사함으로써 DTMF 다이알러 모드와 펄스 다이알러 모드내의 각 키이의 기능을 검사해야 한다. 그밖에, 리다이알(redial) 키이가 조작될때 교정신호가 다시 출력되는지 여부를 판단함으로써 리다이알 키이의 기능을 검사해야 한다.

그러나 종래의 기술에서는 내부회로(특히 펄스 다이알러용 회로)가 상술한 클록신호에 의해 동작될때, 그의 주파수는 주파수 분할기를 통하여 분할되어, 상술한 각종 검사들을 수행하는데 장시간을 필요로하는 문제점이 발생되므로 결국, 특히 대량 생산 공정중 내부회로의 기능들을 검사할때 생산효율성이 현저히 저하된다.

이러한 문제점을 해결하기 위해, 상술한 일반적인 기존 핀 단자들이외에 검사용 전용단자를 제공하여 그 전용단자를 통해 내부회로에 검사용 클록신호를 공급해주는 것을 고려해 왔다. 그러나, 이 경우에, 각 칩상에 검사용 추가 핀단자를 제공할 필요가 생겨 결국 장치의 크기가 증가되었다.

본 발명은 상술한 문제점들을 해결하기 위해 완성된 것으로 본 발명의 목적은 고속으로 반도체 집적회로내의 내부회로의 기능들을 검사해줌으로써 검사용 추가단자없이 단지 기존 일반 단자들(즉, 리세트 단자와 발진회로용 한쌍의 단자들)을 사용하여 검사시간을 단축하는데 있다.

이러한 목적을 달성하기 위해, 본 발명에 의하면, 내부회로, 내부회로가 통상모드로 동작될때 내부회로를 동작시키기 위한 기본 클록신호를 발생시키는 발진회로, 내부회로가 통상모드로 동작될때 발진회로가 연결되는 단자쌍으로서 발진회로의 입력측과 출력측 각각에 연결된 한쌍의 단자들, 내부회로를 리세팅시키기 위한 리세트신호가 칩의 출력측으로부터 내부 회로에 공급하도록 통하는 리세트단자, 그리고 내부회로를 검사모드로 동작시키기 위한 검사회로로서, 예정된 레벨의 신호들이 상기 단자쌍의 어느 한 단자와 리세트단자를 통해 칩의 출력측으로부터 검사회로에 공급될 때 상기 단자쌍중 다른 단자를 통해 칩의 출력측으로부터 내부회로에 검사용 클록신호를 공급해주는 검사회로를 포함하는 반도체 집적회로가 제공된다.

본 발명의 상술한 구성에 의하면, 예정된 레벨의 신호들이 상기 단자쌍의 어느 한 단자(예, 발진회로의 입력측에 연결된 단자)를 통해 칩의 출력측으로부터 검사회로에 공급될때, 발진회로용 단자쌍중 다른 단자(예, 발진회로의 출력측에 연결된 단자)를 통해 칩의 출력측으로부터 내부회로로 예정된 주파수의 클록신호를 직접 공급해줌으로서 고속으로 내부회로의 검사를 수행하는 것이 가능하다.

본 발명의 배경을 알기위해 상술한 DTMF/펄스 다이알러와 같은 내부회로 검사용 검사회로를 갖는 종래의 반도체 집적 회로의 일예를 제1도에 도시했다.

제1도에서, 참조번호 1은 예 3.58mc의 주파수를 갖는 기본 클록신호를 발생시키는 발진회로이다. 참조번호 2는 발진회로1로부터 발생된 기본 클록신호의 주파수를 분할하는 주파수 분할기이며, 여기서 주파수 분할된 클록신호는 내부회로 9내에 제공된 펄스 다이알러와 같은 회로를 동작시키도록 신호통로 P를 통해 내부회로 9에 공급된다. 발진회로1로부터 발생된 기본 클록신호는 또한 내부회로 9내에 제공된 DTMF 다이알러와 같은 회로를 동작시키도록 내부회로 9에 신호통로 Q를 통하여 직접 공급된다. 참조번호 10'는 칩을 나타내는 것으로 그위에는 상술한 발진회로1, 주파수 분할기2, 궤환저항63, 그리고 내부회로 9를 포함하는 반도체 집적회로가 제공되어 있다. 예정된 수의 핀 단자들이 칩 10'상에 제공되는데 제1도에는 3개의 핀단자들(즉, 리세트단자 Treset 그리고 한쌍의 단자들 Toscin 및 Toscount 이들 각각은 발진회로의 입력측과 출력측에 연결된다)만 이 도시되어 있다.

내부회로 9가 통상 모드로 동작될 때 리세트 단자 Treset는 저레벨에 세트되며, 발진회로 1은 각각 발진회로 1의 입력측과 출력측에 연결되는 단자들 Toscin과 Toscout 간의 칩10'의 출력으로부터 발진기8(예, 크리스탈 발진기)를 연결함으로써 동

발진회로 1이 동작할 때 발진회로 1로부터 발생되는 기본 클록신호는 주파수 분할기 2와 신호경로 P를 통하여 내부회로 9내에 제공된 펄스 다이알러용 회로에 공급된다. 발진회로 1로부터 발생된 기본 클록신호는 신호경로 Q를 통해 내부회로에 제공된 DTMF용 회로에 직접 제공된다. 이 기간동안 내부회로 9용 전력강하신호 PD는 리세트단자 Treset를 저레벨에 세트시켜줌으로서 저레벨로 세트되므로 결국, 내부회로 9는 전력강하상태로부터 해제된다.

내부회로 9를 전력강하 모드에 세트시키고 싶을 때 예정된 고레벨신호는 출력측으로부터 리세트단자 Treset에 공급된다. 그에 의해, 발진회로 1의 출력측과 입력측의 레벨은 저레벨이 되므로 결국 발진회로 1은 리세트 상태로 된다. 동시에, 전력 강하신호 PD가 고레벨로 세트되므로 결국 내부회로 9의 모든 부분들 또한 초기상태(비동작상태)에 리세트된다.

그러한 종래의 반도체 집적회로에서, 발진회로 1로부터 발생되는 기본 클록신호의 주파수를 분할기2를 통해 분할하여 얻은 상술한 클록신호는 또한 특히, 내부회로 9내에 제공된 펄스 다이알러용 회로의 기능들을 검사할 때 검사용 클록신호로서 사용된다. 따라서, 상술한 바와같이 각종 검사를 행하는데 긴 시간을 요하는 문제점이 발생하므로, 결국, 제조효율이 현저히 저하된다. 특히, 대량생산 공정중 내부회로 9의 기능들을 검사할 때 그렇다.

본 발명은 그러한 문제점을 해결하기 위해 안출된 것으로 제2도는 본 발명에 의한 반도체 집적회로의 일실시예를 나타내는 회로도를 나타낸다. 제2도에 나타낸 바와같

내부회로 9가 통상모드로 동작될 때 리세트단자 Treset는 저레벨에 세트되고, 발진회로 1은 칩10의 출력측으로부터 발진회로1의 입력측과 출력측에 각각 연결되는 단자들 Toscin과 Toscout간에 발진회로8(예, 크리스탈 발진기)를 연결함으로서 동작된다.

이 기간에, 리세트 단자 Treset가 저레벨에 세트될 때 NAND게이트의 레벨(즉, 검사용 제어신호 CNT의 레벨)은 고레벨이 된다. 그 다음 스위칭회로 3은 상기 제어신호 CNT의 고레벨에 따라 신호경로 A를 폐쇄시킨다. 따라서, 발진회로1로부터 발생된 기본 클록신호는 주파수 분할기와 신호경로 A를 통해 내부회로 9내에 제공된 펄스 다이알러용 회로에 공급된다. 또한 발진회로 1로부터 발생된 기본 클록신호는 신호경로 C를 통해 내부회로 9내에 제공된 DTMF 다이알러용 회로에 직접 공급된다. 따라서 상술한 바와같이, 내부회로 9내의 펄스 다이알러용 회로는 발진회로1로부터 발생된 기본 클록신호의 주파수를 주파수 분할기 2를 통해 분할시켜 얻은 클록신호에 의해 동작된다. 여기

그 다음, 내부회로 9가 그의 기능들을 검사하기 위해 검사모드에 세트될 때 발진회로 8은 단자들 Toscin과 Toscout로부터 비연결되어, 발진회로1의 입력측에 연결된 리세트단자 Treset와 단자 Toscin은 고레벨에 세트되고, 그 다음 예를들어 1/2×3.5mc에 세트되는 검사용 클록신호의 주파수가 발진회로 1의 출력측에 연결된 단자 Toscout를 통해 내부회로 9에 칩의 출력측으로부터 공급된다.

이 경우에, 즉, 검사모드에서, NAND 게이트 4의 출력레벨(즉, 검사용 제어신호 레벨 CNT)는 단자들 Treset와 Toscin을 고레벨에 세트시켜줌으로서 저레벨에 세트되므로 스위칭회로 3은 상기 제어신호CNT의 저레벨에 따라 신호경로 B를 폐쇄시킨다. 결과적으로, 검사용 단자 Toscout로부터 입력된 클록신호는 주파수 분할기 2를 통함이 없이 신호경로 B를 통해 내부회로 9내에 제공된 펄스 다이알러용 회로에 공급된다. 그러므로, 펄스 다이알러용 기능들의 검사가 상술한 바와같은 예를들어 1/2×3.58mc의 주파수 값을 갖는 검사용 클록신호를 사용하여 고속으로 행해질 수 있다. 또한 검사용 상기 클록신호는 신호경로 C를 통해 내부회로 9내에 제공된 DTMF 다이알러용 회로에 직접 공급되므로 내부회로 9의 일부분(예, 키이입력신호 수신회로)에 대한 검사들은 DTMF 다이알러용 검사들이 행해질때조차 신호경로 B를 통해 통과하는 클록신호에 의해 수행된다. 또한 검사모드에서, 발진회로의 입력측이 상술한 바와같이 고레벨에 유지될 때 발진회로 1은 비동작상태로 되며, 또한 AND 게이트 5의 출력레벨이 저레벨에 세트될 때 내부회로 9는 전력강하 상태로 해제된다. 그 다음, 내부회로 9가 전력강하 상태

제3도는 제2도에 보인 스위칭회로 3의 일예를 나태는 회로도이다. 제3도에 보인 바와 같이, 스위칭회로 3은 OR게이트 31, 33, NAND 게이트 34, 그리고 인버어터들 32 및 35를 포함한다.

NAND 게이트 4로부터 출력된 제어신호 CNT의 레벨이 통상모드에서 고레벨이 될 때 OR 게이트 31의 출력레벨은 고레벨에 유지되므로 결국, 주파수 분할기 2와 신호경로 A를 통하여 발진회로 1로부터 공급된 기본클록신호는 OR 게이트 33과 NAND 게이트 34를 통하여 내부회로 9에 전송된다. 이와관련하여, 스위칭회로 3으로부터 출력된 클록신호는 NAND 게이트 34의 출력측에 연결된 인버어터 35를 제공함에 의해 스위칭 회로 3에 입력된 클록신호 동상이 된다.

이와 대조적으로, NAND 게이트 4로부터 출력된 제어신호 CNT의 레벨이 검사모드에서 저레벨이 될 때, OR게이트 33의 출력레벨은 고레벨에 유지되므로 결국, 단자 Toscout와 신호경로 B를 통해 칩의 출력측으로부터 공급된 검사용 클록신호는 OR 게이트 31과 NAND 게이트 34를 통해 내부회로 9에 전송된다. 검사모드에서 스위칭회로 3으로부터 출력된 클록신호 또한 NAND 게이트 34의 출력측에 인버어터 35를 연결해줌으로서 스위칭회로 3에 입력된 클록신호와 동상이 됨이 명백하다.

상술한 바와같이, 본 발명에 의하면 제조공정중 고속으로 반도체 집적회로내에

Claims

내부회로(a)와, 상기 내부회로가 통상모드로 동작할 때 상기 내부회로를 동작시키기 위한 기본 클록신호를 발생시키는 발진회로(1)와, 상기 내부회로가 통상 모드에서 동작할 때 한쌍의 단자(Toscin, Toscout)들 사이에 연결되는 상기 발진회로(1)의 입력측과 출력측에 각각 연결된 한쌍의 단자(Toscin, Toscout)들과, 그리고 상기 내부회로(a)를 동작시키기 위한 검사기능을 구비한 회로를 포함하되, 상기 검사회로는 통상모드에서 상기 주파수 분할기(2)를 통하여 상기 내부회로에 상기 기본 클록신호를 공급하는 제1신호경로(A)와 검사모드에서 상기 내부회로에 직접 검사용 외부 클록신호를 공급하는 제2신호경로(B)를 선택적으로 폐쇄하는 스위칭 회로(3)를 포함하는 것이 특징인 내부회로 검사기능을 구비한 회로를 갖는 반도체 집적회로.
제1항에 있어서, 상기 검사용 외부 클록신호는 상기 단자들의 쌍중 대응하는 단자(Toscin 또는 Toscout)를 통하여 상기 내부회로(a)에 공급되는 것이 특징인 내부회로 검사기능을 구비한 회로를 갖는 반도체 집적회로.
제1항에 있어서, 상기 스위칭 회로(3)는 상기 검사회로내에 발생된 검사용 제어신호 레벨에 따라 상기 제1 및 제2신호 경로(A,B)들 중 하나를 선택적으로 폐쇄하는 것이 특징인 내부회로 검사기능을 구비한 회로를 갖는 반도체 집적회로.
제3항에 있어서, 상기 내부회로(a)를 리세팅시키기 위한 외부 리세트 신호가 상기 내부회로에 통하여 공급되는 리세트 단자(Treset)를 더 포함하되, 상기 검사용 제어신호(CNT)는 상기 단자들의 쌍중 어느 하나(Toscin 또는 Toscout)와 상기 리세트단자(Treset)를 통하여 상기 검사기능을 구비한 회로에 공급되는 외부신호들을 논리적으로 처리하는 것이 특징인 내부회로 검사기능을 구비한 회로를 갖는 반도체 집적회로.