KR880010574A - 상이한 전원에서 동작할 수 있는 논리회로 및 반도체 집적회로장치 시스템 - Google Patents

상이한 전원에서 동작할 수 있는 논리회로 및 반도체 집적회로장치 시스템 Download PDF

Info

Publication number
KR880010574A
KR880010574A KR1019880001113A KR880001113A KR880010574A KR 880010574 A KR880010574 A KR 880010574A KR 1019880001113 A KR1019880001113 A KR 1019880001113A KR 880001113 A KR880001113 A KR 880001113A KR 880010574 A KR880010574 A KR 880010574A
Authority
KR
South Korea
Prior art keywords
circuit
semiconductor
current path
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1019880001113A
Other languages
English (en)
Other versions
KR950005016B1 (ko
Inventor
마사히로 이와무라
히데오 마에지마
이꾸로오 마스다
Original Assignee
미쓰다 가쓰시게
가부시끼가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시끼가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR880010574A publication Critical patent/KR880010574A/ko
Application granted granted Critical
Publication of KR950005016B1 publication Critical patent/KR950005016B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

상이한 전원에서 동작할 수 있는 논리회로 및 반도체 집적회로장치 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 예시도.
제2도는 본 발명의 제2실시 예시도.
제3도는 본 발명의 제3실시 예시도.

Claims (66)

  1. 복수의 전원 전위중의 1개를 선택하는 선택신호를 발생하는 선택신호 발생회로, 상기 선택신호에 기준하여 상기 복수의 전원 전위중의 1개를 선택하는 전원 전위선택회로, 적어도 1개의 입력신호에 응답하여 상기 선택된 전원 전위에서 용량성 부하에 접속되는 출력단자에의 사이의 제1의 전류로를 형성하는 제1의 반도체 스위치회로, 적어도 1개의 입력신호에 읍답하여 정상 상태에서는 상기 제1의 반도체 스위치 회로와는 동시에는 온 상태는 되지 아니하여 상기 출력단자에서 상기 선택된 전원전위와는 상이한 전원전위로의 제2의 전류로를 형성하는 제2의 반도체 스위치회로를 구비하는 것을 특징으로 하는 논리회로.
  2. 제1항에 있어서, 상기 선택신호 발생회로는 외부에서 부여된 신호에 기준하여 상기 선택신호를 발생하는 선택신호 발생회로 일 것을 특징으로 하는 논리회로.
  3. 제2항에 있어서, 상기 선택신호 발생회로는 상기 외부에서 부여된 신호를 소정시간 간직하고 상기 외부에서 부여된 신호에 대응하는 상기 선택 선택신호를 발생하는 선택신호 발생회로 일 것을 특징으로 하는 논리회로.
  4. 제1항에 있어서, 상기 전원전위 선택회로는 2개의 전원전위중의 1개를 선택하는 전원전위 선택회로일 것을 특징으로 하는 논리회로.
  5. 제4항에 있어서, 상기 전원전위 선택회로는 상기 선택신호에 응답하여 상기 2개의 전원전위중의 일방을 선택하는 제3의 반도체 스위치 회로와 상기 선택신호의 반전 신호에 응답하여 상기 2개의 전원전위중의타방을 선택하는 제4의 반도체 스위치 회로와로 구성되는 전원전위 선택회로일 것을 특징으로 하는 논리회로.
  6. 제4항에 있어서, 상기 전원전위 선택회로는 상기 선택신호에 응답하여 상기 2개의 전원전위 중의 일방을 선택하는 제3의 반도체 스위치 회로와 상기 선택신호에 응답하여 상기 제3의 반도체 스위치 회로와는 상보적으로 동작하여 상기 2개의 전원전위중의 타방을 선택하는 제4의 반도체 스위치 회로와로 구성되는 전원전위 선택회로 일 것을 특징으로 하는 논리회로.
  7. 제1항에 있어서, 상기 전원전위 선택회로는 1쌍의 전원전위간에 접속된 전압분배 수단의 소정접속점에서 상기 복수의 전원전위중의 1개를 선택하는 전원전위 선택회로 일 것을 특징으로 하는 논리회로.
  8. 제1항에 있어서, 상기 제1의반도체 스위치 회로는 게이트가 상기 적어도 1개의 입력신호에 접속되며 소오스와 드레인과의 전류로가 상기 제1의 전류로를 형성하는 적어도 1개의전계효과형 트랜지스터로 구성되는 제1의 반도체 스위치 회로일 것을 특징으로 하는 논리회로.
  9. 제8항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제1도전형의 전계효과형 트랜지스터일것을 특징으로 하는 논리회로.
  10. 제1항에 있어서, 상기 제2의반도체 스위치 회로는 게이트가 상기 적어도 1개의 입력신호에 접속되어 소오스와 드레인과의 전류로가 상기 제2의 전류로를 형성하는 적어도 1개의 전계효과적 트랜지스터로 구성되는 제2의 반도체 스위치 회로일 것을 특징으로 하는 논리회로.
  11. 제10항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제2도전형의 전계효과형 트랜지스터일 것을 특징으로 하는 논리회로.
  12. 제1항에 있어서, 상기 제1의 반도체 스위치 회로는 콜렉터와 에미터와의 전류로가 상기 제1의전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이트가 상기 적어도 1개의 입력 신호에 접속되어 소오스와 드레인과의 전류로가 상기 선택된 전원전위에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스로의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되며 상기 베이스에 축적된 전하를 인발하는 반도체 소자동으로 구성되는 제1의 반도체 스위치 회로일 것을 특징으로 하는 논리회로.
  13. 제12항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도 전형의 베이스와 제2도 전형의 콜렉터와 제2도 전형의 에미터와를 보유하는 바이폴러 트랜지스터이며 상기 적어도 1개의 전계효과형 트랜지스터는 제1도 전형의 전계효과형 트랜지스터일 것을 특징으로 하는 논리회로.
  14. 제1항에 있어서, 상기 제2의 반도체 스위치 회로는 콜렉터와 에미터와의 전류로가 상기 제2의 전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이터가 상기 적어도 1개의 입력신호에 접속되어 소오스와 드레인과의 전류로가 상기 출력단자에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되며 상기 베이스에 축적된 전하를 인발하는 반도체 소자등으로 구성되는 제2의 반도체 스위치 회로일 것을 특징으로 하는 논리회로.
  15. 제14항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도 전형의 베이스와 제2도 전형의 콜렉터와 제2도 전형의 에미터와를 보유한 바이폴러 트랜지스터이고 상기 적어도 1개의 전계효과형 트랜지스터는 제2도 전형의 전계효과형 트랜지스터일 것을 특징으로 하는 논리회로.
  16. 외부에서 신호를 입력하는 입력 버퍼 회로와 상기 입력버퍼 회로에서의 회로에 기준하여 미리 정해진 기능 동작을 하는 내부회로와 상기 내부회로의 출력 신호를 외부에 부여하는 출력 버퍼회로 가동일의 반도체 기판에 집적화된 반도체 집적회로 장치에 있어서 상기 출력 버퍼회로는 복수의 전원전위중의 1개를 선택하는 선택신호를 발생하는 선택신호 발생회로, 상기 선택신호에 기준하여 상기 복수의 전원전위중의 1개를 선택하는 전원전위 선택회로, 적어도 1개의 상기 내부회로의 출력신호에 응답하여 상기 선택된 전원전위에서 상기 내부에 접속되는 출력단자로의 사이의 제1의 전류로를 형성하는 제1의 반도체 스위치 회로, 적어도 1개의 상기 내부회로의 출력신호에 응답하여 정상상태에서는 상기 제1의 반도체 스위치 회로와는 동시에는 온 상태가 되지 아니하고 상기 출력단자에서 상기 선택된 전원전위와는 상이한 전원전위간의 제2의 전류로를 형성하는 제2의 반도체 스위치 회로로 구성되는 것을 특징으로 하는 반도체 집적회로장치 시스템.
  17. 제16항에 있어서, 상기 입력버퍼회로 및 또는 상기 내부회로는 상기 복수의 전원전위중의 1개와 상기선택된 전원전위와는 상이한 전원전위와의 사이에서 동작하는 것을 특징으로 하는 반도체 집적회로장치 시스템.
  18. 제17항에 있어서, 상기 입력버퍼회로 및 또는 상기 내부회로는 상기 복수의 전원전위중의 최대치와 상기 선택된 전원전위와는 상이한 전원전위와의 사이에서 동작하는 것을 특징으로하는 것을 특징으로 하는 반도체 집적회로장치 시스템.
  19. 제17항에 있어서, 상기 내부회로는 상기 입력버퍼회로에서의 신호에 기준하여 미리 정해진 논리기능 동작을 하는 내부회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  20. 제16항에 있어서, 상기 선택신호 발생회로는 외부에서 부여된 신호에 기준하여 상기 선택신호를 발생하는 선택신호 발생회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  21. 제20항에 있어서, 상기 선택신호 발생회로는 상기 외부에서 부여된 신호를 소정시간 간직하고 상기 외부에서 부여된 신호에 대응하는 상기 선택신호를 발생하는 선신호 발생회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  22. 제16항에 있어서, 상기 전원전위 선택회로는 2개의 전원전위 중의 1개를 선택하는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  23. 제22항에 있어서, 상기 전원전위 선택회로는 상기 선택신호에 응답하여 상기 2개의 전원전위중의 일방을 선택하는 제3의 반도체 스위치 회로와 상기 선택신호의 반전신호에 응답하여 상기 2개의 전원전위중의 타방을 선택하는 제4의 반도체 스위치 회로등으로 구성되는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  24. 제22항에 있어서, 상기 전원전위 선택회로는 상기 선택신호에 응답하여 상기 2개의 전원전위중의 일방을 선택하는 제3의 반도체 스위치 회로와 상기 선택신호에 응답하여 상기 제3의 반도체 스위치 회로와는 상보적으로 동작하여 상기 2개의 전원전위중의 타방을 선택하는 제4의 반도체 스위치 회로 등으로 구성되는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  25. 제16항에 있어서, 상기 전원전위 선택회로는 1쌍의 전원전위 간에 접속된 전압분배 수단의 소정 접속점에서의 상기 복수의 전원전위중의 1개를 선택하는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  26. 제16항에 있어서, 상기 제1의 반도체 스위치 회로는 게이트가 상기 적어도 1개의 입력신호에 접속되며 소오스와 드레인과의 전류로가 상기 제1의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터로 구성되는 제1의 반도체 스위치회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  27. 제16항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제1도 전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  28. 제16항에 있어서, 상기 제2의 반도체 스위치 회로는 게이트가 상기 적어도 1개의 입력신호에 접속되며 소오스와 드레인과의 전류로가 상기 제2의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터로 구성되는 제2의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  29. 제28항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제2도 전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  30. 제16항에 있어서, 상기 제1의 반도체 스위치 회로느 콜렉터와 에미터와의 전류로가 상기 제1의 전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이트가 상기 적어도 1개의 입력신호에 접속되어 소오스와 드레인과의 전류로가 상기 선택된 전원전위에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에로 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되며 상기 베이스에 축적된 전하를 인발하는 반도체 소자등으로 구성되는 제1의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  31. 제30항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도 전형의 베이스와 제2도 전형의 콜렉터와 제2도 전형의 에미터와를 가진 바이폴러 트랜지스터이고 상기 적어도 1개의 전계효과형 트랜지스터이고 상기 적어도 1개의 전계효과형 트랜지스터는 제1도 전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  32. 제16항에 있어서, 상기 제2의 반도체 스위치 회로는 콜렉터와 에미터와의 전류로가 상기 제2의 전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이트가 상기 적어도 1개의 입력신호에 접속되며 소오스와 드레인과의 전류로가 상기 출력단자에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에로 전류로를 형성하는 적어도 1개의전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되며 상기 베이스에 축적된 전하를 인발하는 반도체 소자와로 형성되는 제2의 반도체 위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  33. 제32항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도 전형의 베이스와 제2도 전형의 콜렉터와 제2도 전형의 에미터와를 보유하는 바이폴러 트랜지스터이고 상기 적어도 1개의 전계효과형 트랜지스터는 제2도 전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  34. 외부로 부터의 신호를 입력하는 입력버퍼회로, 상기 입력버퍼 회로의 신호에 기준하여 미리 정해진 기능 동작을 하는 내부회로와 상기 내부회로의 출력신호를 외부에 부여하는 출력 버퍼회로가 동일한 반도체 기판에 집적화된 제1의 반도체 집적회로 장치와 상기 제1의 반도체 집적회로장치의 출력 지퍼회로에서의신호를 입력하는 입력버퍼회로, 상기 입력 버퍼회로에서의 신호에 기준하여 미리 정해진 기능 동작을 하는 내부회로, 상기 내부회로의 출력신호를 외부에 부여하는 출력 버퍼회로가 동일의 반도체 기판에 집적화된 제2의반도체 집적회로 장치와를 보유하는 반도체 집적회로장치 시스템에 있어서 상기 제1의반도체 집적회로장치의 출력 버퍼회로는 상기 제2의 반도체 집적회로장치의 입력 버퍼회로의 동작 전원전위차에 대응하는 전원전위를 포함하는 복수의 전원전위 중의 1개를 선택하는 선택신호를 발생하는 선택신호 발생회로, 상기 선택신호에 기준하여 상기 제2의 반도체 집적회로장치의 입력 버퍼회로의 동작 전원전위를 선택하는 전원전위 선택회로, 적어도 1개의 상기 내부회로의 출력신호에 응답하여 상기 선택된 전원전위에서 상기 제2의 반도체 집적회로장치의 입력 버퍼회로에 접속되는 출력단자에로의 사이의 제1전류로를 형성하는 제1의 반도체 스위치 회로, 적어도 1개의 상기 내부회로의 출력신호에 응답하여 정상 상태에서는 상기 제1의 반도체 스위치 회로와는 동시에 온 상태가 되지 아니하고 상기 출력단자에서 상기 선택된 전원전위와는 상이한 전원전위로의 사이에 제2전류로를 형성하는 제2의 반도체 스위치회로 등을 구성된 것을 특징으로 하는 반도체 집적회로장치 시스템.
  35. 제34항에 있어서, 상기 제1의 반도체 집적회로장치와 상기 제2의 반도체집적회로장치와는 상이한 반도체 기판에 각각 집적화된 것을 특징으로 하는 반도체 집적회로장치 시스템.
  36. 제34항에 있어서, 상기 제1의 반도체 집적회로장치와 상기 제2의 반도체집적회로장치와는 동일의 반도체 기판에 집적화된 것을 특징으로 하는 반도체 집적회로장치 시스템.
  37. 제34항에 있어서, 상기 입력버퍼회로 및 또는 상기 내부회로는 상기 복수의 전원전위중의 1개와 상기 선택된 전원전위와는 상이한 전원전위와의 사이에서 동작하는 것을 특징으로 하는 반도체 집적회로장치 시스템.
  38. 제37항에 있어서, 상기 입력버퍼회로 및 또는 상기 내부회로는 상기 복수의 전원전위중의 최대치와 상기 선택된 전원전위와는 상이한 전원전위와의 사이에서 동작하는 것을 특징으로 하는 반도체 집적회로장치 시스템.
  39. 제34항에 있어서, 상기 내부회로는 상기 입력버퍼회로에서의 신호에 기준하여 미리 정해진 논리기능 동작을 하는 내부회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  40. 제34항에 있어서, 상기 선택된 신호발생회로는 상기 제2의반도체 집적회로 장치에서 부여된 신호에 기준하여 상기 선택신호를 발생하는 선택신호 발생회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  41. 제40항에 있어서, 상기 선택신호 발생회로는 상기 제2의 반도체 집적회로장치에서 부여된 신호를 소정시간 간직하고 상기 제2의 반도체 집적회로장치에서 부여된 신호에 대응하는 상기 선택신호를 발생하는 선택신호 발생회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  42. 제34항에 있어서, 상기 전원전위 선택회로는 2개의 전원전위중의 1개를 선택하는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  43. 제42항에 있어서, 상기 전원전위 선택회로는 상기 선택신호에 응답하여 상기 2개의 전원전위중의 일방을 선택하는 제3의반도체 스위치 회로와 상기 선택신호의반전신호에 응답하여 상기 2개의 전원전위중의 타방을 선택하는 제4의 반도체 스위치 회로 등으로 구성되는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  44. 제42항에 있어서, 상기 전원전위 선택회로는 상기 선택신호에 응답하여 상기 2개의 전원전위중의 일방을 선택하는 제3의 반도체 스위치회로와 상기 선택신호에 응답하여 상기 제3의 반도체 스위치 회로와는 상보적으로 동작하여 상기 2개의 전원전위중의 타방을 선택하는 제4의 반도체 스위치회로 등으로 구성되는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  45. 제34항에 있어서, 상기 전원전위 선택회로는 1쌍의 전원전위간에 접속된 전압분배 수단의 소정의 접속점에서의 상기 복수의 전원전위중의 1개를 선택하는 전원전위 선택회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  46. 제34항에 있어서, 상기 제1의 반도체 스위치 회로는 상기 적어도 1개의 입력신호에 접속되며 소오스와 드레인과의 전류로가 상기 제1의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터로 구성되는 제1의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  47. 제46항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제1도 전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  48. 제34항에 있어서, 상기 제2의 반도체 스위치 회로는 게이트가 상기 적어도 1개의 입력신호에 접속되고 소오스와 드레인과의 전류로가 상기 제2의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터로 형성되는 제2의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  49. 제48항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제2도전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  50. 제34항에 있어서, 상기 제1의 반도체 스위치 회로는 콜렉터와 에미터와의 전류로가 상기 제1의 전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이트가 상기 적어도 1개의 입력신호에 접속되며 소오스와 드레인과의 전류로가 상기선택된 전원전위에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에로 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되며 상기 베이스에 축적된 전하를 인발하는 반도체 소자와로 구성된 제1의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  51. 제50항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도전형의 베이스와 제2도전형의 콜렉터와 제2도전형의 에미터와를 보유하는 바이폴러 트랜지스터이며 상기 적어도 1개의 전계효과형 트랜지스터는 제1도전형이 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  52. 제34항에 있어서, 상기 제2의 반도체 스위치 회로는 콜렉터와 에미터와의 전류로가 상기 제2의 전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이트가 상기 적어도 1개의 입력 신호에 접속되며 소오스와 드레인과의 전류로가 상기 출력단자에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스로의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되며 상기 베이스에 축적된 전하를 인발하는 반도체 소자와로 구성되는 제2의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  53. 제52항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도전형의 베이스와 제2도전형의 콜렉터와 제2도전형의 에미터와를 보유하는 바이폴러 트랜지스터이며 상기 적어도 1개의 전계효과형 트랜지스터는 제2도전형이 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  54. 제34항에 있어서, 상기 제2의 반도체 집적회로장치의상기 입력버퍼회로의 적어도 1개는 상기 제1의 반도체 집적회로장치의 상기 출력버퍼회로의 출력신호에 응답하여 소정의 전원전위에서 내부회로에 접속되는 출력자단자로의 제3의 전류로를 형성하는 제1의 반도체 스위치 회로와 상기 제1의 반도체 집적회로장치의 상기 출력버퍼회로의 출력신호에 응답하여 상기 출력단자에서 상기 소정의 전원전위와는 상이한 타의 전원전위로의 사이의 제4의 전류로를 형성하는 제2의반도체 스위치 회로와를 보유함을 특징으로 하는 반도체 집적회로장치 시스템.
  55. 제54항에 있어서, 상기 제2의 반도체 집적회로장치의 제1의반도체 스위치 회로는 게이트가 상기 제1의 반도체 직접회로장치의 출력버퍼회로의 출력신호에 접속되며 소오스와 드레인과의 전류로가 상기제3의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터로 구성되는 1개의 전계효과형 트랜지스터로 성되는 제1의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  56. 제55항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제1도전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  57. 제54항에 있어서, 상기 제2의 반도체 집적회로장치의 제2의 반도체 스위치 회로는 게이트가 상기 제1의 반도체직접회로 장치의 출력 버퍼회로의 출력신호에 접속되며 소오스와 드레인과의 전류로가 상기 제4의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터로 구성되는 제2의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  58. 제57항에 있어서, 상기 적어도 1개의 전계효과형 트랜지스터는 제2도전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  59. 제54항에 있어서, 상기 제2의 반도체 집적회로 장치의 제1의 반도체 스위치 회로는 콜렉터와 에미터와의 전류로가 상기 제3의 전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이트가 상기 제1의 반도체 집적회로장치의 출력버퍼회로의 출력신호에 접속되며 소오스와 드레인과의 전류로가 상기 선택된 전원저위에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스로의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되어 상기 베이스에 축적된 전하를 인발하는 반도체 소자와로 구성되는 제1의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  60. 제59항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도전형의 베이스와 제2도전형의 콜렉터와 제2도전형의 에미터와를 보유하는 바이폴러 트랜지스터이고 상기 적어도 1개의 전계효과형 트랜지스터는 제1도전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  61. 제54항에 있어서, 상기 제2의 반도체 집적회로 장치의 제2의 반도체 스위치 회로는 콜렉터와 에미터와의 전류로가 상기 제4의 전류로를 형성하는 적어도 1개의 바이폴러 트랜지스터와 게이트가 상기 제1의 반도체 집적회로장치의 출력버퍼회로의 출력신호에 접속되며 소오스와 드레인과의 전류로가 상기 출력단자에서 상기 적어도 1개의 바이폴러 트랜지스터의 베이스로의 전류로를 형성하는 적어도 1개의 전계효과형 트랜지스터와 상기 적어도 1개의 바이폴러 트랜지스터의 베이스에 접속되어 상기 베이스에 축적된 전하를 인발하는 반도체 소자와로 구성되는 제2의 반도체 스위치 회로일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  62. 제61항에 있어서, 상기 적어도 1개의 바이폴러 트랜지스터는 제1도전형의 베이스와 제2도전형의 콜렉터와 제2도전형의 에미터와를 보유하는 바이폴러 트랜지스터이고 상기 적어도 1개의 전계효과형 트랜지스터는 제2도전형의 전계효과형 트랜지스터일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  63. 제16항에 있어서, 상기 선택신호 발생회로 및 또는 상기 전원전위 선택회로는 상기 제1 및 제2의반도체 스위치회로 단위로 설치한 것을 특징으로 하는 반도체 집적회로장치 시스템.
  64. 제16항에 있어서, 상기 선택신호 발생회로 및 또는 상기 전원전위 선택회로는 복수의 상기 제1 및 제2의 반도체 스위치회로를 그룹단위로 설치한 것을 특징으로 하는 반도체 집적회로장치 시스템.
  65. 제34항에 있어서, 상기 제2의 반도체 집적회로장는 메모리 LSI일 것을 특징으로 하는 반도체 집적회로장치 시스템.
  66. 제1의 전원으로 동작하는 제1의 반도체 집적회로장치에 있어서의 출력회로의 출력과 입력회로의 입력이 공통의 핀에 접속된 쌍방향 입출력 회로의 출력회로가 제2의 전원계의 입력에 적합한 출력레벨이 되도록 상대측 전원지시 수단에서 지시된 때 동일한 핀에 적속된 입력회로의 논리역치를 동시에 제2의 전원으로 동작하는 LSI의 출력레벨에 적합하도록 제어하는 것을 특징으로 하는 반도체 집적회로장치 시스템.
KR1019880001113A 1987-02-06 1988-02-06 논리회로 및 그것을 사용한 반도체 집적회로장치 KR950005016B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62024565A JPH0728214B2 (ja) 1987-02-06 1987-02-06 半導体集積回路装置
JP62-24565 1987-02-06

Publications (2)

Publication Number Publication Date
KR880010574A true KR880010574A (ko) 1988-10-10
KR950005016B1 KR950005016B1 (ko) 1995-05-17

Family

ID=12141677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001113A KR950005016B1 (ko) 1987-02-06 1988-02-06 논리회로 및 그것을 사용한 반도체 집적회로장치

Country Status (3)

Country Link
US (1) US4853560B1 (ko)
JP (1) JPH0728214B2 (ko)
KR (1) KR950005016B1 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157769A (en) * 1989-07-21 1992-10-20 Traveling Software, Inc. Computer data interface for handheld computer transfer to second computer including cable connector circuitry for voltage modification
IT1232421B (it) * 1989-07-26 1992-02-17 Cselt Centro Studi Lab Telecom Sistema automatico per l adattamento dell impedenza d uscita di cir cuiti di pilotaggio veloci in tecnologia cmos
US5113096A (en) * 1990-06-19 1992-05-12 Intel Corporation BiCMOS circuit
US5111077A (en) * 1990-06-19 1992-05-05 Intel Corporation BiCMOS noninverting buffer and logic gates
US5049765A (en) * 1990-06-19 1991-09-17 Intel Corporation BiCMOS noninverting buffer and logic gates
US5124578A (en) * 1990-10-01 1992-06-23 Rockwell International Corporation Receiver designed with large output drive and having unique input protection circuit
US5321323A (en) * 1990-12-14 1994-06-14 Dallas Semiconductor Corporation Surge limited low power transceiver circuit
US5260612A (en) * 1990-12-14 1993-11-09 Dallas Semiconductor Corp. Bi-level dual mode transceiver
US5162672A (en) * 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5136187A (en) * 1991-04-26 1992-08-04 International Business Machines Corporation Temperature compensated communications bus terminator
US5124580A (en) * 1991-04-30 1992-06-23 Microunity Systems Engineering, Inc. BiCMOS logic gate having linearly operated load FETs
US5172016A (en) * 1991-06-28 1992-12-15 Digital Equipment Corporation Five-volt tolerant differential receiver
US5994770A (en) * 1991-07-09 1999-11-30 Dallas Semiconductor Corporation Portable electronic data carrier
US5483176A (en) * 1991-07-10 1996-01-09 Dallas Semiconductor Corporation Low power module
JP2657019B2 (ja) * 1992-03-13 1997-09-24 三菱電機株式会社 Ｍｏｓトランジスタ出力回路
US5254891A (en) * 1992-04-20 1993-10-19 International Business Machines Corporation BICMOS ECL circuit suitable for delay regulation
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
DE69434903T2 (de) * 1993-11-29 2007-04-26 Fujitsu Ltd., Kawasaki Elektronisches System zum Abschluss von Busleitungen
US5521531A (en) * 1993-12-13 1996-05-28 Nec Corporation CMOS bidirectional transceiver/translator operating between two power supplies of different voltages
JP3562725B2 (ja) * 1993-12-24 2004-09-08 川崎マイクロエレクトロニクス株式会社 出力バッファ回路、および入出力バッファ回路
US5557219A (en) * 1994-01-31 1996-09-17 Texas Instruments Incorporated Interface level programmability
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
US5848541A (en) * 1994-03-30 1998-12-15 Dallas Semiconductor Corporation Electrical/mechanical access control systems
US5831827A (en) * 1994-04-28 1998-11-03 Dallas Semiconductor Corporation Token shaped module for housing an electronic circuit
US5504864A (en) * 1994-04-29 1996-04-02 Traveling Software, Inc. Low power-consumption interface apparatus and method for transferring data between a hand-held computer and a desk top computer
US5679944A (en) * 1994-06-15 1997-10-21 Dallas Semiconductor Corporation Portable electronic module having EPROM memory, systems and processes
US5521530A (en) * 1994-08-31 1996-05-28 Oki Semiconductor America, Inc. Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages
US5615130A (en) * 1994-12-14 1997-03-25 Dallas Semiconductor Corp. Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments
US5724592A (en) * 1995-03-31 1998-03-03 Intel Corporation Method and apparatus for managing active power consumption in a microprocessor controlled storage device
US6078319A (en) * 1995-04-17 2000-06-20 Cirrus Logic, Inc. Programmable core-voltage solution for a video controller
US5594368A (en) * 1995-04-19 1997-01-14 Kabushiki Kaisha Toshiba Low power combinational logic circuit
US5787291A (en) * 1996-02-05 1998-07-28 Motorola, Inc. Low power data processing system for interfacing with an external device and method therefor
US6060905A (en) * 1996-02-07 2000-05-09 International Business Machines Corporation Variable voltage, variable impedance CMOS off-chip driver and receiver interface and circuits
US5787014A (en) * 1996-03-29 1998-07-28 Intel Corporation Method and apparatus for automatically controlling integrated circuit supply voltages
US8604828B1 (en) 1996-05-31 2013-12-10 International Business Machines Corporation Variable voltage CMOS off-chip driver and receiver circuits
WO1998020613A1 (en) * 1996-11-04 1998-05-14 Xilinx, Inc. Fpga with a plurality of i/o voltage levels
US6380762B1 (en) * 1997-03-27 2002-04-30 Cypress Semiconductor Corporation Multi-level programmable voltage control and output buffer with selectable operating voltage
US5877632A (en) 1997-04-11 1999-03-02 Xilinx, Inc. FPGA with a plurality of I/O voltage levels
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US6078192A (en) * 1997-09-18 2000-06-20 Ericsson, Inc. Circuit and method for using the I2 C serial protocol with multiple voltages
US6433579B1 (en) 1998-07-02 2002-08-13 Altera Corporation Programmable logic integrated circuit devices with differential signaling capabilities
US6147540A (en) 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
US6346827B1 (en) 1998-09-09 2002-02-12 Altera Corporation Programmable logic device input/output circuit configurable as reference voltage input circuit
US6472903B1 (en) 1999-01-08 2002-10-29 Altera Corporation Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards
US6246258B1 (en) 1999-06-21 2001-06-12 Xilinx, Inc. Realizing analog-to-digital converter on a digital programmable integrated circuit
US6512401B2 (en) 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
CN100359807C (zh) * 2000-02-22 2008-01-02 朗迅科技公司 高速高管脚密度芯片的终端结构
JP2002023902A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp 半導体装置
US6798629B1 (en) 2001-06-15 2004-09-28 Integrated Device Technology, Inc. Overvoltage protection circuits that utilize capacitively bootstrapped variable voltages
JP2004039689A (ja) * 2002-06-28 2004-02-05 Sony Corp 電子回路装置
US6943587B2 (en) * 2002-08-12 2005-09-13 Broadcom Corporation Switchable power domains for 1.2V and 3.3V pad voltages
US6831480B1 (en) 2003-01-07 2004-12-14 Altera Corporation Programmable logic device multispeed I/O circuitry
US6940302B1 (en) * 2003-01-07 2005-09-06 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US7307446B1 (en) 2003-01-07 2007-12-11 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7598779B1 (en) 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
JP2006203801A (ja) * 2005-01-24 2006-08-03 Fujitsu Ltd バッファ回路及び集積回路
KR20060106106A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 고속 레벨 쉬프터
US7365570B2 (en) * 2005-05-25 2008-04-29 Micron Technology, Inc. Pseudo-differential output driver with high immunity to noise and jitter
US7265587B1 (en) 2005-07-26 2007-09-04 Altera Corporation LVDS output buffer pre-emphasis methods and apparatus
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data
JP2009182123A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体装置
US7733118B2 (en) * 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
JP5202691B2 (ja) * 2011-06-06 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置
US9281808B2 (en) * 2013-03-08 2016-03-08 Microchip Technology Incorporated Variable voltage level translator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53106552A (en) * 1977-02-28 1978-09-16 Toshiba Corp Waveform shaping circuit
US4158804A (en) * 1977-08-10 1979-06-19 General Electric Company MOSFET Reference voltage circuit
JPS6016984Y2 (ja) * 1980-03-15 1985-05-25 カシオ計算機株式会社 インタフエイス回路
JPS5710822A (en) * 1980-06-23 1982-01-20 Toshiba Corp Integrated circuit device
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
JPS6230419A (ja) * 1985-08-01 1987-02-09 Nec Corp 出力回路
FR2587562B1 (fr) * 1985-09-17 1987-11-20 Thomson Csf Dispositif de commande d'un circuit de sortie d'un circuit integre
US4758743A (en) * 1986-09-26 1988-07-19 Motorola, Inc. Output buffer with improved di/dt
US4760282A (en) * 1986-11-13 1988-07-26 National Semiconductor Corporation High-speed, bootstrap driver circuit

Also Published As

Publication number Publication date
KR950005016B1 (ko) 1995-05-17
JPS63193719A (ja) 1988-08-11
US4853560A (en) 1989-08-01
JPH0728214B2 (ja) 1995-03-29
US4853560B1 (en) 1993-09-07

Similar Documents

Publication Publication Date Title
KR880010574A (ko) 상이한 전원에서 동작할 수 있는 논리회로 및 반도체 집적회로장치 시스템
KR970024174A (ko) 반도체 집적회로(Semiconductor Integrated Circuit Having Reduced Current Leakage and High Speed)
JPH03235517A (ja) スイッチ回路
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR930020852A (ko) 반도체 집적 회로 장치
KR870011696A (ko) 전원전압강하회로
KR880012008A (ko) 전원절환회로
KR920009031B1 (ko) 드라이버 회로
KR860007753A (ko) 반도체 집전회로
KR910015048A (ko) 집적 회로
KR970063275A (ko) 반도체집적회로 및 그것을 사용한 회로장치
US6853233B1 (en) Level-shifting circuitry having “high” output impedance during disable mode
KR850006902A (ko) 전압레벨 검출회로
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
JPS61277227A (ja) 高電圧絶縁回路
KR930005369A (ko) 레벨변환회로
JPH0740664B2 (ja) 出力バツフア回路
KR930009056A (ko) 제1전압 부스팅 회로를 가진 집적 회로
KR970003257A (ko) 반도체 메모리 장치
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR950034763A (ko) 반도체 집적회로 장치
KR970013312A (ko) 반도체 집적회로
KR890016769A (ko) 바이폴라트랜지스터와 mosfet의 복합으로 형성된 논리회로
JP3052433B2 (ja) レベルシフト回路
KR910008959A (ko) 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee