JPS6016984Y2

JPS6016984Y2 - インタフエイス回路

Info

Publication number: JPS6016984Y2
Application number: JP3410480U
Authority: JP
Inventors: 実臼井
Original assignee: カシオ計算機株式会社
Priority date: 1980-03-15
Filing date: 1980-03-15
Publication date: 1985-05-25
Also published as: JPS56137236U

Description

【考案の詳細な説明】この考案は、異なる電圧レベルで駆動される複数の各デ
バイスとＣＰＵとの間でデータの転送を行うインタフェ
イス回路に関する。

一般に、ＣＰＵからデバイスに対してデータの伝送を行
う場合には、たとえばＣＰＵが４．５Ｖの電圧によって
駆動されている場合には、ＣＰＵから伝送されるデータ
も４．５Ｖの電圧レベルで出力されるため、このデータ
を受信するデバイスも前記ＣＰＵと同一電圧レベル４．
５Ｖで駆動される必要がある。

このため、従来、前記ＣＰＵと異なる電圧、たとえば３
．Ｏｖによって駆動されているデバイスに対しては前記
ＣＰＵからのデータ伝送を行なうことができないため、
各デバイスの駆動電圧と等しい駆動電圧のＣＰＵからそ
れぞれデータの伝送が行なわれており、この結果、ＣＰ
Ｕの駆動電圧によって使用されるデバイスが制限されて
しまう不都合があった。

この考案は前記事情に基づいてなされたもので、その目
的とするところは、ＣＰＵと異なる電圧によって駆動さ
れるデバイスに対し、このデバイスが指定された際に、
前記ＣＰＵからのデータが前記デバイスに応じた電圧レ
ベルのデータに変換されて前記デバイスに伝送されるこ
とにより、ＣＰＵと異なる電圧によって駆動されるデバ
イスに対し、ＣＰＵからのデータ伝送を可能としたイン
タフェイス回路を提供することである。

以下、この考案の一実施例につき図面に基づいて説明す
る。

図はインクフェイス回路であって、４．５Ｖ、３Ｖ電
源が接続される１チツプＬＳＩ内に組み込まれている。

このＬＳＩにはＣＰＵが内蔵され、このＣＰＵに接続さ
れたデータバスラインの各ライン、たとえばライン１１
から出力される４、５ｖの！圧しベルのデータはインバ
ータ２□、２□にそれぞれ入力される。

また、ＣＰＵからは入力命令囚がアンド回路３１，３゜
の一方側入力端に、出力命令ＯＵＴがアンド回路４□、
４゜の一方側入力端にそれぞれ出力される。

さらに、ＣＰＵから１２を介してチップイネーブル信￥
Ｅ１がアンド回路３□、４１の他方側出力端に、ライン
で３を介してチップイネーブル信号ＣＥ２がアンド回路
３２．４□の他方側出力端にそれぞれ出力される。

前記インバータ２１，２□からの出力はそれぞれトライ
スデートバッファ５１，５゜に入力される。

前記トライステートバッファ５１には一３Ｖのバイアス
電圧が印加されており、前記アンド回路４１からライン
ｔ）４を介して２値論理の“１パ信号が与えられると、
４．５Ｖの電圧レベルのデータが３■に変換されて１８
を介して出力される。

また、この時のデータの２値論理は反転されて出力され
る。

また、ラインｌ、から“０゛°信号が与えられている場
合にはその出力をハイインピーダンスに保つものである
。

同様に、前記トライステートバッファ５□には−４，５
Ｖのバイアス電圧が印加されており、前記アンド回路４
□からライン１５を介し゛ｌ゛°信号が与えられると、
電圧レベル４．５■のデータをこの電圧レベルと等しい
レベルでライン１９を介して出力する。

そして、前記トライステートバッファ５□からの出力は
、３■の電圧によって駆動されるデバイス（図示せず）
に入力され、また、前記トライステートバッファ５□か
らの出力は、４．５■の電圧によって駆動されるデバイ
ス（図示せず）に入力される。

一方、ラインで８から入力される電圧レベル３Ｖのデー
タはインバータ７１に入力され、このインバータ７１の
出力は電圧変換回路８に入力される。

このレベル変換回路８は与えられた３Ｖレベルのデータ
を４．５Ｖレベルのデータに変換し、クロックドインバ
ータ９１に出力する。

また、ライン１９から入力される電圧レベル４．５Ｖの
゛１°゛信号はインバータ７□に入力され、このインバ
ータ７□の出力はクロックドインバータ９□に入力され
る。

前記クロックドインバータ９１はアンド回路３１からラ
イン１６を介して゛°１゛信号が与えられている場合に
だけインバータとして動作し、その出力をラインｌ□を
介してＣＰＵに与えるものの４４９９９信号が与えら
れている場合にはその出力をハイインピーダンスに保つ
動作を行う。

同様に、クロックドインバータ９゜はアンド回路３□か
らライン１７を介して与えられる２値論理の信号によっ
て前記動作を行い、その出力をラインで１を介してＣＰ
Ｕに与える。

またチップイネーブル信号ＣＥ、は３Ｖの電圧レベルに
変換された後に、ライン１３に接続されている３Ｖ系の
デバイスに入力され、チップイネーブル信号ＣＥ２はラ
インｌ、に接続されている４、５Ｖ系のデバイスに入力
される。

次に、前述のように構成されたインタフェイス回路の動
作について説明する。

いま、ＣＰＵからライン１８にデータを出力するものと
する。

このとき、ＣＰＵからチップイネーブル信号ＣＥ□およ
び出力命−Ｈｔｒｒが出力され、この結果、アンド回路
４□から“°１゛信号が出力され、トライステートバッ
ファ５１に与えられる。

これと同時に、ＣＰＵ１から電圧レベル４．５ｖのデー
タが出力され、インバータ２１を介してトライステート
バッファ５１に与えられ、電圧レベル３Ｖのデータに変
換されてラインで８へ出力される。

前記チップイネーブル信号ＣＥ□はライン１８が接続さ
れる３ｖ系のデバイスにも入力されている。

また、ライン１９を介して４．５Ｖ系のデバイスにデー
タを出力する場合には、チップイネーブル信号ＣＥ２を
出力する。

この時、アンド回路４□から゛１°゛信号が出力されて
トライステートバッファ５□に与えられ、この結果、Ｃ
ＰＵから出力されるデータはインバータ２□、トライス
テートバッファ５゜を介し、電圧レベル４．５Ｖのデー
タがライン１９へ出力される。

また、ライン１８からＣＰＵにデータを入力する場合に
は、ＣＰＵからチップイネーブル信号ＣＥ１および入力
命令ＩＮが出力され、この結果、アンド回路３１から゛
１゛信号が出力されてクロックドインバータ９１に与え
られる。

しかして、デバイス６１から出力される電圧レベル３Ｖ
のデータは、インバータ７□、電圧変換回路８、クロッ
クドインバータ９□を介し、電圧レベル４．５ｖのデー
タがＣＰＵへ入力される。

全く同様に、チップイネーブル信号ＣＥ２を出力すると
、クロックドインバータ９□に“１パ信号が与えられる
結果、ライン１９からＣＰＵへのデータが入力される。

以上説明したようにこの考案によれば、ＣＰＵからデバ
イス及びインタフェイス回路を指定することによって、
データの電圧レベルを変換する構成であるから、ＣＰＵ
と異なる電圧によって駆動される複数のデバイスに対し
て入出力されるデータの変換を容易に行うことができる
。

【図面の簡単な説明】

図はこの考案の一実施例を示す回路構成図である。３１．３□、４．．４□・・・・・・アンド回路、５１
．５□・・・トライステートバッファ、８・・・・・・
電圧変換回路。

Claims

【実用新案登録請求の範囲】

駆動電圧レベルが異なる複数の装置と、この複数の装置
を指定する複数種の指定信号を出力するＣＰＵとの間に
接続され、データの電圧レベルを複数の異なる電圧レベ
ルに変換するインタフェイス回路において、前記複数種
の指定信号の入力ラインが接続され、入力された指定信
号の種類に応じて、データの電圧レベルを所定のレベル
に変換することを特徴とするインタフェイス回路。