JPS6230419A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS6230419A JPS6230419A JP60170605A JP17060585A JPS6230419A JP S6230419 A JPS6230419 A JP S6230419A JP 60170605 A JP60170605 A JP 60170605A JP 17060585 A JP17060585 A JP 17060585A JP S6230419 A JPS6230419 A JP S6230419A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- channel mos
- voltage
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明ａ出力回路に関し、特にＣ−ＭＯＳ回路で構成す
る高速の出力回路に関する。
る高速の出力回路に関する。
従来、この樵の出力回路は、第５図に示すように、Ｐチ
ャネルＭＯＳ）ランジスタ１と、ＮチャネルＭＯＳ）ラ
ンジスタ１１と、負荷容量ＣＩとを備え、ＰチャネルＭ
ＯＳ）ランジスタのドレイン端子ＫＶｏｏ電源を接続し
ている。
ャネルＭＯＳ）ランジスタ１と、ＮチャネルＭＯＳ）ラ
ンジスタ１１と、負荷容量ＣＩとを備え、ＰチャネルＭ
ＯＳ）ランジスタのドレイン端子ＫＶｏｏ電源を接続し
ている。
ＶＯＤ電源祉通常５ｖの固定した電圧罠なっているＯ
〔発明が解決しようとする間慝点〕
上述した従来の出力回路は、ＮチャネルＭＯＳトランジ
スタに比べ、ＰチャネルＭＯＳ）ランジスタの駆動能力
が小さいため、出力信号の立上シ時特性は、Ｐチャネル
ＭＯＳ）ランジスタの特性で決まシ、負荷が増大するの
にともなって、出力信号の立上シが純化する欠点がある
。
スタに比べ、ＰチャネルＭＯＳ）ランジスタの駆動能力
が小さいため、出力信号の立上シ時特性は、Ｐチャネル
ＭＯＳ）ランジスタの特性で決まシ、負荷が増大するの
にともなって、出力信号の立上シが純化する欠点がある
。
又、ＰチャネルＭＯＳ）ランジスタのゲート長を短かく
したシケート幅を大きくして、ＰチャネルＭＯＳトラン
ジスタの駆動能力を高め、出力信号の立上シをよくする
ことができるが、Ｐチャネル間Ｏ８）ランジスタの専有
面積を大きくするだけでｆｔ＜ｓｍ段のドライバーの能
力を太きくしなけわはならない欠点がある。
したシケート幅を大きくして、ＰチャネルＭＯＳトラン
ジスタの駆動能力を高め、出力信号の立上シをよくする
ことができるが、Ｐチャネル間Ｏ８）ランジスタの専有
面積を大きくするだけでｆｔ＜ｓｍ段のドライバーの能
力を太きくしなけわはならない欠点がある。
本発明の目的は、出力信号の立上シ速夏が速く、前段の
ドライバーの能力が小さくてすむ出力回路を提供するこ
とＫある。
ドライバーの能力が小さくてすむ出力回路を提供するこ
とＫある。
本発明の出力回路は、第１のＰチャネルＭＯＳトランジ
スタとＮチャネルＭＯＳ）＝７ンジスタとで形成するＣ
−ＭＯＳインバーターの出力回路において、ソース端
子が前記第１のＰチャネルＭＯＳトランジスタのドレイ
ン端子にドレイン端子が第１の電源にケート端子が第１
の制御信号入力端子に接続する第２０ＰチャネルＭＯＳ
トランジスタと、ソース端子が前記第１のＰチャネル間
Ｏ８）ランジスタのドレイン端子にドレイン端子が前記
第１の電源よ）高い電圧をもつ第２の電源にゲート端子
が第２の制御ｉＩＩ侶号入カ端子に接続する第３のＰチ
ャネルＭＯＳトラン、ジスタとを含んで構成される。
スタとＮチャネルＭＯＳ）＝７ンジスタとで形成するＣ
−ＭＯＳインバーターの出力回路において、ソース端
子が前記第１のＰチャネルＭＯＳトランジスタのドレイ
ン端子にドレイン端子が第１の電源にケート端子が第１
の制御信号入力端子に接続する第２０ＰチャネルＭＯＳ
トランジスタと、ソース端子が前記第１のＰチャネル間
Ｏ８）ランジスタのドレイン端子にドレイン端子が前記
第１の電源よ）高い電圧をもつ第２の電源にゲート端子
が第２の制御ｉＩＩ侶号入カ端子に接続する第３のＰチ
ャネルＭＯＳトラン、ジスタとを含んで構成される。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の回路図である。
第１図に示すように、本実施例扛第１０ＰチャネルＭＯ
Ｓ）ラソジスタ１と、ＮチャネルＭＯＳトランジスタ１
１とで形成するＣ−ＭＯＳインバータの出力回路におい
て、ソース端子がＰチャネル間Ｏ８）ランジスタ１のド
レイン端子にドレイン端子がＶＤＤｔ源（ｍｌの′電源
）にゲート端子が第１の制御信号入力端子２１に接続す
る第２のＰチャネル間Ｏ８）ランクλり２と、ソース端
子がＰチャネル間Ｏ８）ランジスタ１のドレイン端子に
ドレイン端子がＶＤＤ電源よル高い電圧をもっ■■電源
（第２の電源）にゲート端子が篤２の制御信号入力端子
２２に接続する第３のＰチャネルＭ０て供給するか、ま
たは外部から別電源を供給する◎制御信号入力端子２１
には反転制御信号工、制御信号入力端子２２には制御信
号Ｉが供給される〇第２図は第１図に示す出力回路の動
作を説明するためのタイム図である。
Ｓ）ラソジスタ１と、ＮチャネルＭＯＳトランジスタ１
１とで形成するＣ−ＭＯＳインバータの出力回路におい
て、ソース端子がＰチャネル間Ｏ８）ランジスタ１のド
レイン端子にドレイン端子がＶＤＤｔ源（ｍｌの′電源
）にゲート端子が第１の制御信号入力端子２１に接続す
る第２のＰチャネル間Ｏ８）ランクλり２と、ソース端
子がＰチャネル間Ｏ８）ランジスタ１のドレイン端子に
ドレイン端子がＶＤＤ電源よル高い電圧をもっ■■電源
（第２の電源）にゲート端子が篤２の制御信号入力端子
２２に接続する第３のＰチャネルＭ０て供給するか、ま
たは外部から別電源を供給する◎制御信号入力端子２１
には反転制御信号工、制御信号入力端子２２には制御信
号Ｉが供給される〇第２図は第１図に示す出力回路の動
作を説明するためのタイム図である。
第２図に示すように１人力信号ｒＮが供給される時間”
ｉｓすなわち、Ｐチャネル間Ｏ８）ランジスタ１のオン
時、において、制御信号工が供給されＰチャネル間Ｏ８
）ランジスタ３をオンさせ。
ｉｓすなわち、Ｐチャネル間Ｏ８）ランジスタ１のオン
時、において、制御信号工が供給されＰチャネル間Ｏ８
）ランジスタ３をオンさせ。
ＶＨ電源からの電圧をＰチャネル間Ｏ８）ランジスタ１
のドレイン端子に供給する。
のドレイン端子に供給する。
同時に１反転制御信号工が供給されＰチャネル間Ｏ８）
ランジスタ２がオフする。
ランジスタ２がオフする。
制御信号工のパルス幅（第２図に示す時間ｔ１から時間
１．の間）社、出力信号ＯＵＴの立上少時間に対応する
時間にする。出力信号ＯＵＴが立上ったあと社、Ｐチャ
ネ・ルＭＯＳ）ランジスタ３をオフさせ、Ｐチャネル間
Ｏ８）ランジスタ２を反転制御信号工でオンさせ、通常
のＶＤＤ電源からの電圧を供給する。
１．の間）社、出力信号ＯＵＴの立上少時間に対応する
時間にする。出力信号ＯＵＴが立上ったあと社、Ｐチャ
ネ・ルＭＯＳ）ランジスタ３をオフさせ、Ｐチャネル間
Ｏ８）ランジスタ２を反転制御信号工でオンさせ、通常
のＶＤＤ電源からの電圧を供給する。
ＮチャネルＭＯＳ）ランジスタ１１のオン時は、反転制
御信号工でＰチャネル間Ｏ８）ランジスタ２をオンさせ
ＶＤＤ電源からの電圧をＰチャネル間Ｏ８）ランジスタ
１のドレイン端子に供給する。
御信号工でＰチャネル間Ｏ８）ランジスタ２をオンさせ
ＶＤＤ電源からの電圧をＰチャネル間Ｏ８）ランジスタ
１のドレイン端子に供給する。
Ｐチャネル間Ｏ８）ランジスタ１のオン時に、そのソー
ス端子にＰチャネル間Ｏ８）ランジスタ３からＶＤＤ電
源の電圧よシ高いＶＩＥ電源からの電圧が供給されるた
め、実質のオン電流が増加でき、出力信号０ｔＪＴの立
上シ特性を改善することができる〇 第３図線本発明の他の実施例の回路図である。
ス端子にＰチャネル間Ｏ８）ランジスタ３からＶＤＤ電
源の電圧よシ高いＶＩＥ電源からの電圧が供給されるた
め、実質のオン電流が増加でき、出力信号０ｔＪＴの立
上シ特性を改善することができる〇 第３図線本発明の他の実施例の回路図である。
第３図に示すように、出力回路のＰチャネルＭ０８）ラ
ンジスタ４およびＮチャネルＭＯＳ）ランジスタ１２が
大きいため、前段ＫＰチャネルＭ０８）ランジスタフと
ＮチャネルＭＯＳ）ランジスタ１２とで形成した、Ｃ−
ＭＯＳの出力回路用の駆動回路を付加している。
ンジスタ４およびＮチャネルＭＯＳ）ランジスタ１２が
大きいため、前段ＫＰチャネルＭ０８）ランジスタフと
ＮチャネルＭＯＳ）ランジスタ１２とで形成した、Ｃ−
ＭＯＳの出力回路用の駆動回路を付加している。
第４図は第３図に示す出力回路の入力信号対出力信号の
波形図である。
波形図である。
第４図において、ａは入力信号、ｂ＃ｉ従来の出力回路
の出力信号、Ｃは第３図に示す出力回路の出力信号であ
り、出力信号波形の立上シの改善が成されている。
の出力信号、Ｃは第３図に示す出力回路の出力信号であ
り、出力信号波形の立上シの改善が成されている。
以上説明したように本発明の出力回路は、Ｃ−ＭＯＳイ
ンバータの出力回路へのＶＤＤ電源電圧を、入力信号の
立上り時にｖＤＤ電源電圧よシ高い電圧に切換えるとと
Ｋよシ、出力回路のＰチャネルＭＯＳトランジスタオン
時に、そのドレイン端子に■ＤＤ′に原電圧よシ高い電
圧が供給され、実質のＰチャネルＭＯＳ）ランジスタの
電動能力が高められ、前段のドライバの能力を大きくす
ることなく出力信号の立上シ波形を改善できるという効
果がある０
ンバータの出力回路へのＶＤＤ電源電圧を、入力信号の
立上り時にｖＤＤ電源電圧よシ高い電圧に切換えるとと
Ｋよシ、出力回路のＰチャネルＭＯＳトランジスタオン
時に、そのドレイン端子に■ＤＤ′に原電圧よシ高い電
圧が供給され、実質のＰチャネルＭＯＳ）ランジスタの
電動能力が高められ、前段のドライバの能力を大きくす
ることなく出力信号の立上シ波形を改善できるという効
果がある０
第１囚は本発明の一実施例の回路図、第２図は第１図に
示す出力回路の動作を説明するためのタイム図、第３図
は本発明の他の実施例の回路図、第４図は第３図に示す
出力回路の入力信号と出力信号との相関を示す成形図、
第５図は従来の出力回路の一例の回路図である。 １、〜，７・・−・・・ＰチャネルＭＯＳ）ランジスタ
、１１、〜，１３・・・・・・ＮチャネルＭＯＳ）ラン
ジスタ、２１．２２・・・・・・制御信号入力端子、Ｃ
１，Ｃ２・・・・・・負荷容量、■・・・・・・制御信
号、■・・・・・・反転制御信号、ＩＮ・・・・・・入
力信号、ＯＵＴ・・・・・・出力信号。 第 ２ 回 栗４０
示す出力回路の動作を説明するためのタイム図、第３図
は本発明の他の実施例の回路図、第４図は第３図に示す
出力回路の入力信号と出力信号との相関を示す成形図、
第５図は従来の出力回路の一例の回路図である。 １、〜，７・・−・・・ＰチャネルＭＯＳ）ランジスタ
、１１、〜，１３・・・・・・ＮチャネルＭＯＳ）ラン
ジスタ、２１．２２・・・・・・制御信号入力端子、Ｃ
１，Ｃ２・・・・・・負荷容量、■・・・・・・制御信
号、■・・・・・・反転制御信号、ＩＮ・・・・・・入
力信号、ＯＵＴ・・・・・・出力信号。 第 ２ 回 栗４０
Claims (1)
- 第１のＰチャネルＭＯＳトランジスタとＮチャネルＭＯ
Ｓトランジスタとで形成するＣ−ＭＯＳインバーターの
出力回路において、ソース端子が前記第１のＰチャネル
ＭＯＳトランジスタのドレイン端子にドレイン端子が第
１の電源にゲート端子が第１の制御信号入力端子に接続
する第２のＰチャネルＭＯＳトランジスタと、ソース端
子が前記第１のＰチャネルＭＯＳトランジスタのドレイ
ン端子にドレイン端子が前記第１の電源より高い電圧を
もつ第２の電源にゲート端子が第２の制御信号入力端子
に接続する第３のＰチャネルＭＯＳトランジスタとを含
むことを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60170605A JPS6230419A (ja) | 1985-08-01 | 1985-08-01 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60170605A JPS6230419A (ja) | 1985-08-01 | 1985-08-01 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6230419A true JPS6230419A (ja) | 1987-02-09 |
| JPH0462497B2 JPH0462497B2 (ja) | 1992-10-06 |
Family
ID=15907949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60170605A Granted JPS6230419A (ja) | 1985-08-01 | 1985-08-01 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230419A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193719A (ja) * | 1987-02-06 | 1988-08-11 | Hitachi Ltd | 半導体集積回路装置 |
| JPH02230818A (ja) * | 1988-11-25 | 1990-09-13 | Mitsubishi Electric Corp | 半導体装置のための出力回路 |
-
1985
- 1985-08-01 JP JP60170605A patent/JPS6230419A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193719A (ja) * | 1987-02-06 | 1988-08-11 | Hitachi Ltd | 半導体集積回路装置 |
| JPH02230818A (ja) * | 1988-11-25 | 1990-09-13 | Mitsubishi Electric Corp | 半導体装置のための出力回路 |
| JP2541317B2 (ja) * | 1988-11-25 | 1996-10-09 | 三菱電機株式会社 | 半導体装置のための出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462497B2 (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| JPS5915533B2 (ja) | 電子装置の駆動回路 | |
| JPH0563962B2 (ja) | ||
| JP3070373B2 (ja) | レベルシフタ回路 | |
| JPS6230419A (ja) | 出力回路 | |
| JPS63253425A (ja) | バスドライブ回路 | |
| JP2666347B2 (ja) | 出力回路 | |
| JPS6134690B2 (ja) | ||
| JPH0650816B2 (ja) | ゲ−ト回路 | |
| JPH05259834A (ja) | フリップフロップ回路 | |
| JPH0793987A (ja) | 半導体集積回路装置 | |
| JPS5842558B2 (ja) | アドレス バッファ回路 | |
| JPH03258115A (ja) | インバータ回路装置 | |
| JPH04178012A (ja) | 半導体装置 | |
| JP2776818B2 (ja) | 出力回路 | |
| JPH0653800A (ja) | 出力回路 | |
| JP3055165B2 (ja) | 出力バッファ回路 | |
| JP2607769Y2 (ja) | 半導体装置 | |
| JPS6341451B2 (ja) | ||
| JPH0950696A (ja) | 半導体集積回路 | |
| JP2002100978A (ja) | 両極性レベルシフト回路 | |
| JPH0653799A (ja) | 半導体装置 | |
| JPH03262326A (ja) | 駆動回路 | |
| JPH0426250B2 (ja) | ||
| JPS6212699B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |