JP2607769Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2607769Y2 JP2607769Y2 JP1992073285U JP7328592U JP2607769Y2 JP 2607769 Y2 JP2607769 Y2 JP 2607769Y2 JP 1992073285 U JP1992073285 U JP 1992073285U JP 7328592 U JP7328592 U JP 7328592U JP 2607769 Y2 JP2607769 Y2 JP 2607769Y2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input signal
- vss
- vdd
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Stepping Motors (AREA)
- Electromechanical Clocks (AREA)
Description
【0001】
【産業上の利用分野】本考案は、半導体集積回路(以下
ICと言う)における時計などの小型精密機器用ステッ
プモータのモータ駆動ドライバーの構成に関する。
ICと言う)における時計などの小型精密機器用ステッ
プモータのモータ駆動ドライバーの構成に関する。
【0002】
【従来の技術】ICが外部のモータを駆動するために、
ICにはモータ駆動用のドライバーが必要とされる。
ICにはモータ駆動用のドライバーが必要とされる。
【0003】図3は、従来のモータ駆動ドライバーを示
す回路図であり、図4は、このモータ駆動ドライバーを
動作させるための入力波形を示す波形図である。以下図
3と図4とを用いて説明する。
す回路図であり、図4は、このモータ駆動ドライバーを
動作させるための入力波形を示す波形図である。以下図
3と図4とを用いて説明する。
【0004】図3に示すように、第1の入力信号4によ
って動作するPチャネル型電界効果トランジスタ(以下
PMOSと言う)2と、第2の入力信号5によって動作
するNチャネル型電界効果トランジスタ(以下NMOS
と言う)3とから、相補型電界効果トランジスタ(以下
CMOSと言う)からなるモータ駆動ドライバー1を構
成し、その出力信号6が外部のモータを駆動する。
って動作するPチャネル型電界効果トランジスタ(以下
PMOSと言う)2と、第2の入力信号5によって動作
するNチャネル型電界効果トランジスタ(以下NMOS
と言う)3とから、相補型電界効果トランジスタ(以下
CMOSと言う)からなるモータ駆動ドライバー1を構
成し、その出力信号6が外部のモータを駆動する。
【0005】外部のモータを駆動するために、このモー
タ駆動ドライバー1は大きな電流供給能力が必要である
ため、PMOS2とNMOS3の出力インピーダンスは
非常に小さくしなくてはならない。
タ駆動ドライバー1は大きな電流供給能力が必要である
ため、PMOS2とNMOS3の出力インピーダンスは
非常に小さくしなくてはならない。
【0006】ここで第1の入力信号4と第2の入力信号
5とを同じ波形にすると、モータ駆動ドライバー1の貫
通電流が非常に大きくなる。
5とを同じ波形にすると、モータ駆動ドライバー1の貫
通電流が非常に大きくなる。
【0007】この貫通電流をなくすために、図4の波形
図に示すように、第1の入力波形9と第2の入力波形1
0のように、PMOS2の第1の入力信号4とNMOS
3の第2の入力信号5の波形を変えて、第1の時間12
と第2の時間13との期間はモータ駆動ドライバー1の
出力信号6がハイインピーダンスになるようにしてい
る。
図に示すように、第1の入力波形9と第2の入力波形1
0のように、PMOS2の第1の入力信号4とNMOS
3の第2の入力信号5の波形を変えて、第1の時間12
と第2の時間13との期間はモータ駆動ドライバー1の
出力信号6がハイインピーダンスになるようにしてい
る。
【0008】
【考案が解決しようとする課題】モータ駆動ドライバー
1のPMOS2、NMOS3の両トランジスタの出力イ
ンピーダンスは非常に小さい。
1のPMOS2、NMOS3の両トランジスタの出力イ
ンピーダンスは非常に小さい。
【0009】このことはトランジスタのゲート長に対す
るゲート幅の比率が大きい、つまりトランジスタサイズ
が非常に大きいことを意味するので、トランジスタの寄
生容量も大きく、モータ駆動ドライバー1の出力がハイ
インピーダンスになっているときに、この寄生容量に充
電された電荷がそのあと出力を確定させるときに一度に
放電される。
るゲート幅の比率が大きい、つまりトランジスタサイズ
が非常に大きいことを意味するので、トランジスタの寄
生容量も大きく、モータ駆動ドライバー1の出力がハイ
インピーダンスになっているときに、この寄生容量に充
電された電荷がそのあと出力を確定させるときに一度に
放電される。
【0010】このためにモータ駆動時に過大な電流がな
がれ、電源にノイズを生じてICの内部回路に誤動作を
引き起こす。
がれ、電源にノイズを生じてICの内部回路に誤動作を
引き起こす。
【0011】本考案の目的は、上記課題を解決して、モ
ータ駆動時の電源ノイズを低減することによりICの正
確な動作が可能な半導体回路の構成を提供することにあ
る。
ータ駆動時の電源ノイズを低減することによりICの正
確な動作が可能な半導体回路の構成を提供することにあ
る。
【0012】
【課題を解決するための手段】上記の目的を達成するた
めに、本考案の半導体装置は、モータ駆動ドライバー
と、このモータ駆動ドライバーと並列にトランジスタサ
イズがモータ駆動ドライバーより小さなCMOSインバ
ータとを有し、モータ駆動ドライバーとCMOSインバ
ータとは動作タイミングをずらす。
めに、本考案の半導体装置は、モータ駆動ドライバー
と、このモータ駆動ドライバーと並列にトランジスタサ
イズがモータ駆動ドライバーより小さなCMOSインバ
ータとを有し、モータ駆動ドライバーとCMOSインバ
ータとは動作タイミングをずらす。
【0013】
【作用】このようにしてモータ駆動ドライバーと並列に
CMOSインバータを有する回路構成にすることによ
り、モータ駆動ドライバーの出力がハイインピーダンス
になる期間をなくし、モータ駆動時の電源ノイズを低減
することが可能となる。
CMOSインバータを有する回路構成にすることによ
り、モータ駆動ドライバーの出力がハイインピーダンス
になる期間をなくし、モータ駆動時の電源ノイズを低減
することが可能となる。
【0014】
【実施例】以下本考案の実施例を図1の回路図と、図2
波形図に基づいて説明する。
波形図に基づいて説明する。
【0015】図1に示すように、第1の入力信号4によ
って動作するPMOS2と、第2の入力信号5によって
動作するNMOS3とからなるモータ駆動ドライバー1
と並列に、第3の入力信号8によって動作するCMOS
インバータ7を配置する。
って動作するPMOS2と、第2の入力信号5によって
動作するNMOS3とからなるモータ駆動ドライバー1
と並列に、第3の入力信号8によって動作するCMOS
インバータ7を配置する。
【0016】このCMOSインバータ7は、1個のPチ
ャネル型電界効果トランジスタと1個のNチャネル型電
界効果トランジスタとからなり、Pチャネル型電界効果
トランジスタのゲートとNチャネル型電界効果トランジ
スタのゲートとを接続し、またさらにPチャネル型電界
効果トランジスタのドレインとNチャネル型電界効果ト
ランジスタのドレインとを接続した信号反転回路であ
る。
ャネル型電界効果トランジスタと1個のNチャネル型電
界効果トランジスタとからなり、Pチャネル型電界効果
トランジスタのゲートとNチャネル型電界効果トランジ
スタのゲートとを接続し、またさらにPチャネル型電界
効果トランジスタのドレインとNチャネル型電界効果ト
ランジスタのドレインとを接続した信号反転回路であ
る。
【0017】このとき外部のモータを駆動する出力信号
6を、モータ駆動ドライバー1の出力と、このモータ駆
動ドライバー1に並列に配置するCMOSインバータ7
の出力とを合成して作り出す。
6を、モータ駆動ドライバー1の出力と、このモータ駆
動ドライバー1に並列に配置するCMOSインバータ7
の出力とを合成して作り出す。
【0018】PMOS2とNMOS3とは、電流供給能
力を大きくするために出力インピーダンスを小さくし、
CMOSインバータ7は貫通電流を小さくするために出
力インピーダンスを大きくする。
力を大きくするために出力インピーダンスを小さくし、
CMOSインバータ7は貫通電流を小さくするために出
力インピーダンスを大きくする。
【0019】トランジスタサイズの一例としては、すべ
てのゲート長を2μmとし、モータ駆動ドライバー1の
PMOS2のゲート幅を1000μm、NMOS3のゲ
ート幅を500μm、CMOSインバータ7を構成する
Pチャネル型電界効果トランジスタのゲート幅を10μ
m、Nチャネル型電界効果トランジスタのゲート幅を5
μmとする。すなわちモータ駆動ドライバー1よりCM
OSインバータ7のトランジスタサイズを小さくする。
てのゲート長を2μmとし、モータ駆動ドライバー1の
PMOS2のゲート幅を1000μm、NMOS3のゲ
ート幅を500μm、CMOSインバータ7を構成する
Pチャネル型電界効果トランジスタのゲート幅を10μ
m、Nチャネル型電界効果トランジスタのゲート幅を5
μmとする。すなわちモータ駆動ドライバー1よりCM
OSインバータ7のトランジスタサイズを小さくする。
【0020】図2にモータ駆動ドライバー1の貫通電流
を少なくして、かつモータ駆動ドライバー動作時のノイ
ズを低減するための入力波形を示す。
を少なくして、かつモータ駆動ドライバー動作時のノイ
ズを低減するための入力波形を示す。
【0021】第1の入力波形9と第2の入力波形10の
タイミングをずらすことによって、モータ駆動ドライバ
ー1の出力を第1の時間12と第2の時間13との期間
はハイインピーダンスにしてこれの貫通電流をなくし、
同時にモータ駆動ドライバー1の出力がハイインピーダ
ンスになっている間に図1のCMOSインバータ7の第
3の入力波形11を反転させる。
タイミングをずらすことによって、モータ駆動ドライバ
ー1の出力を第1の時間12と第2の時間13との期間
はハイインピーダンスにしてこれの貫通電流をなくし、
同時にモータ駆動ドライバー1の出力がハイインピーダ
ンスになっている間に図1のCMOSインバータ7の第
3の入力波形11を反転させる。
【0022】CMOSインバータ7をモータ駆動ドライ
バー1と並列に配置することによって、外部のモータを
駆動する出力信号6は常時確定するので、モータ駆動時
のノイズは低減する。
バー1と並列に配置することによって、外部のモータを
駆動する出力信号6は常時確定するので、モータ駆動時
のノイズは低減する。
【0023】なお以上の実施例の説明では、グラウンド
電位をVDDにしたときの例について説明したが、グラ
ウンド電位をVSSにしても良い。
電位をVDDにしたときの例について説明したが、グラ
ウンド電位をVSSにしても良い。
【0024】
【考案の効果】以上の説明で明らかなように、本考案の
半導体集積回路においては、モータ駆動ドライバーと、
このモータ駆動ドライバーと並列にトランジスタサイズ
がモータ駆動ドライバーより小さなCMOSインバータ
を設けている。
半導体集積回路においては、モータ駆動ドライバーと、
このモータ駆動ドライバーと並列にトランジスタサイズ
がモータ駆動ドライバーより小さなCMOSインバータ
を設けている。
【0025】このため出力インピーダンスの小さなモー
タ駆動ドライバーと並列に出力インピーダンスの大きな
CMOSインバータを配置することによって、モータ駆
動時のノイズが低減し、安定したモータ駆動が可能とな
る。
タ駆動ドライバーと並列に出力インピーダンスの大きな
CMOSインバータを配置することによって、モータ駆
動時のノイズが低減し、安定したモータ駆動が可能とな
る。
【図1】本考案における半導体装置を示す回路図であ
る。
る。
【図2】本考案における半導体装置の入力信号波形を示
す波形図である。
す波形図である。
【図3】従来例における半導体装置を示す回路図であ
る。
る。
【図4】従来例における半導体装置の入力信号波形を示
す波形図である。
す波形図である。
1 モータ駆動ドライバー 4 第1のの入力信号 5 第2のの入力信号 7 CMOSインバータ 8 第3の入力信号
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02P 8/02 G04C 3/14 H01L 21/8238 H01L 27/092 H03K 19/00 - 19/23
Claims (1)
- 【請求項1】ゲートが第1の入力信号4により制御さ
れ、ソースが第1の電源(VDD)に接続され、ドレイ
ンが出力端に接続された第1のPチャネル型電界効果ト
ランジスタ(以下PMOSと言う)2と、ゲートが第2
の入力信号5により制御され、ソースが第2の電源(V
SS)に接続され、ドレインが前記出力端に接続された
第1のNチャネル型電界効果トランジスタ(以下NMO
Sと言う)3とから構成され、前記第1の入力信号4
は、前記第2の入力信号5がVSS電位からVDD電位
に変化するに先立ってVSS電位からVDD電位に変化
しかつ該第2の入力信号5がVDD電位からVSS電位
に変化した後にVDD電位からVSS電位に変化するよ
うに構成し、前記第1の入力信号4がVSS電位からV
DD電位に変化してから前記第2の入力信号5がVSS
電位からVDD電位に変化するまでの第1の時間12お
よび前記第2の入力信号5がVDD電位からVSS電位
に変化してから前記第1の入力信号4がVDD電位から
VSS電位に変化するまでの第2の時間13に於いて前
記出力端の出力インピーダンスがハイインピーダンスと
なるようにしたドライバーを有する半導体装置におい
て、 トランジスタのゲート長をL、ゲート幅をWとすると
き、W/Lが前記第1のPMOS2のW/Lよりも小さ
いPMOSと、W/Lが前記第1のNMOS3よりも小
さいNMOSとで構成したCMOSインバータ7の出力
端を前記出力端に共通に接続し、該CMOSインバータ
7の入力端に印加する第3の入力信号8を、前記第1の
時間12内に該第1の時間12の終了時に於ける前記第
2の入力信号5の変化に先だって該変化と同方向に反転
させ、前記第2の時間13内に該第2の時間13の終了
時に於ける前記第1の入力信号4の変化に先だって該変
化と同方向に反転させるように構成した事を特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992073285U JP2607769Y2 (ja) | 1992-09-29 | 1992-09-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992073285U JP2607769Y2 (ja) | 1992-09-29 | 1992-09-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0631399U JPH0631399U (ja) | 1994-04-22 |
JP2607769Y2 true JP2607769Y2 (ja) | 2002-07-08 |
Family
ID=13513727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1992073285U Expired - Lifetime JP2607769Y2 (ja) | 1992-09-29 | 1992-09-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2607769Y2 (ja) |
-
1992
- 1992-09-29 JP JP1992073285U patent/JP2607769Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0631399U (ja) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH035692B2 (ja) | ||
JP3410547B2 (ja) | 半導体装置の出力回路 | |
KR20000018327A (ko) | 부트스트랩 씨모스 구동장치 | |
US4882534A (en) | Bipolar-complementary metal oxide semiconductor inverter | |
JPS5915533B2 (ja) | 電子装置の駆動回路 | |
EP0055073B1 (en) | Improvements in or relating to electronic clock generators | |
JP2871087B2 (ja) | フリップフロップ回路 | |
JP2607769Y2 (ja) | 半導体装置 | |
JPH06296130A (ja) | データ出力回路 | |
JPH05110386A (ja) | 半導体装置 | |
JP2885617B2 (ja) | 半導体集積回路装置 | |
JP2898156B2 (ja) | 半導体集積回路 | |
JPS62208715A (ja) | 半導体集積回路 | |
JP2765330B2 (ja) | 出力回路 | |
JP3049737B2 (ja) | ダイナミック・バス回路 | |
JP3093410B2 (ja) | オープンドレイン型出力回路 | |
JPS5992620A (ja) | クロツク発生回路 | |
JPH0575205B2 (ja) | ||
JPS5979632A (ja) | ラツチ回路 | |
JP3263145B2 (ja) | 半導体集積回路における出力バッファ回路 | |
KR940005872Y1 (ko) | 출력버퍼 | |
JPH0462497B2 (ja) | ||
JP3000950B2 (ja) | 半導体メモリ装置のワード線駆動回路 | |
KR100243901B1 (ko) | 고전압펌핑회로 | |
JP2674798B2 (ja) | 基板電位供給回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R323533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |