JP2607769Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2607769Y2 JP2607769Y2 JP1992073285U JP7328592U JP2607769Y2 JP 2607769 Y2 JP2607769 Y2 JP 2607769Y2 JP 1992073285 U JP1992073285 U JP 1992073285U JP 7328592 U JP7328592 U JP 7328592U JP 2607769 Y2 JP2607769 Y2 JP 2607769Y2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input signal
- vss
- vdd
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Stepping Motors (AREA)
- Electromechanical Clocks (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、半導体集積回路（以下
ＩＣと言う）における時計などの小型精密機器用ステッ
プモータのモータ駆動ドライバーの構成に関する。
ＩＣと言う）における時計などの小型精密機器用ステッ
プモータのモータ駆動ドライバーの構成に関する。
【０００２】
【従来の技術】ＩＣが外部のモータを駆動するために、
ＩＣにはモータ駆動用のドライバーが必要とされる。
ＩＣにはモータ駆動用のドライバーが必要とされる。
【０００３】図３は、従来のモータ駆動ドライバーを示
す回路図であり、図４は、このモータ駆動ドライバーを
動作させるための入力波形を示す波形図である。以下図
３と図４とを用いて説明する。
す回路図であり、図４は、このモータ駆動ドライバーを
動作させるための入力波形を示す波形図である。以下図
３と図４とを用いて説明する。
【０００４】図３に示すように、第１の入力信号４によ
って動作するＰチャネル型電界効果トランジスタ（以下
ＰＭＯＳと言う）２と、第２の入力信号５によって動作
するＮチャネル型電界効果トランジスタ（以下ＮＭＯＳ
と言う）３とから、相補型電界効果トランジスタ（以下
ＣＭＯＳと言う）からなるモータ駆動ドライバー１を構
成し、その出力信号６が外部のモータを駆動する。
って動作するＰチャネル型電界効果トランジスタ（以下
ＰＭＯＳと言う）２と、第２の入力信号５によって動作
するＮチャネル型電界効果トランジスタ（以下ＮＭＯＳ
と言う）３とから、相補型電界効果トランジスタ（以下
ＣＭＯＳと言う）からなるモータ駆動ドライバー１を構
成し、その出力信号６が外部のモータを駆動する。
【０００５】外部のモータを駆動するために、このモー
タ駆動ドライバー１は大きな電流供給能力が必要である
ため、ＰＭＯＳ２とＮＭＯＳ３の出力インピーダンスは
非常に小さくしなくてはならない。
タ駆動ドライバー１は大きな電流供給能力が必要である
ため、ＰＭＯＳ２とＮＭＯＳ３の出力インピーダンスは
非常に小さくしなくてはならない。
【０００６】ここで第１の入力信号４と第２の入力信号
５とを同じ波形にすると、モータ駆動ドライバー１の貫
通電流が非常に大きくなる。
５とを同じ波形にすると、モータ駆動ドライバー１の貫
通電流が非常に大きくなる。
【０００７】この貫通電流をなくすために、図４の波形
図に示すように、第１の入力波形９と第２の入力波形１
０のように、ＰＭＯＳ２の第１の入力信号４とＮＭＯＳ
３の第２の入力信号５の波形を変えて、第１の時間１２
と第２の時間１３との期間はモータ駆動ドライバー１の
出力信号６がハイインピーダンスになるようにしてい
る。
図に示すように、第１の入力波形９と第２の入力波形１
０のように、ＰＭＯＳ２の第１の入力信号４とＮＭＯＳ
３の第２の入力信号５の波形を変えて、第１の時間１２
と第２の時間１３との期間はモータ駆動ドライバー１の
出力信号６がハイインピーダンスになるようにしてい
る。
【０００８】
【考案が解決しようとする課題】モータ駆動ドライバー
１のＰＭＯＳ２、ＮＭＯＳ３の両トランジスタの出力イ
ンピーダンスは非常に小さい。
１のＰＭＯＳ２、ＮＭＯＳ３の両トランジスタの出力イ
ンピーダンスは非常に小さい。
【０００９】このことはトランジスタのゲート長に対す
るゲート幅の比率が大きい、つまりトランジスタサイズ
が非常に大きいことを意味するので、トランジスタの寄
生容量も大きく、モータ駆動ドライバー１の出力がハイ
インピーダンスになっているときに、この寄生容量に充
電された電荷がそのあと出力を確定させるときに一度に
放電される。
るゲート幅の比率が大きい、つまりトランジスタサイズ
が非常に大きいことを意味するので、トランジスタの寄
生容量も大きく、モータ駆動ドライバー１の出力がハイ
インピーダンスになっているときに、この寄生容量に充
電された電荷がそのあと出力を確定させるときに一度に
放電される。
【００１０】このためにモータ駆動時に過大な電流がな
がれ、電源にノイズを生じてＩＣの内部回路に誤動作を
引き起こす。
がれ、電源にノイズを生じてＩＣの内部回路に誤動作を
引き起こす。
【００１１】本考案の目的は、上記課題を解決して、モ
ータ駆動時の電源ノイズを低減することによりＩＣの正
確な動作が可能な半導体回路の構成を提供することにあ
る。
ータ駆動時の電源ノイズを低減することによりＩＣの正
確な動作が可能な半導体回路の構成を提供することにあ
る。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本考案の半導体装置は、モータ駆動ドライバー
と、このモータ駆動ドライバーと並列にトランジスタサ
イズがモータ駆動ドライバーより小さなＣＭＯＳインバ
ータとを有し、モータ駆動ドライバーとＣＭＯＳインバ
ータとは動作タイミングをずらす。
めに、本考案の半導体装置は、モータ駆動ドライバー
と、このモータ駆動ドライバーと並列にトランジスタサ
イズがモータ駆動ドライバーより小さなＣＭＯＳインバ
ータとを有し、モータ駆動ドライバーとＣＭＯＳインバ
ータとは動作タイミングをずらす。
【００１３】
【作用】このようにしてモータ駆動ドライバーと並列に
ＣＭＯＳインバータを有する回路構成にすることによ
り、モータ駆動ドライバーの出力がハイインピーダンス
になる期間をなくし、モータ駆動時の電源ノイズを低減
することが可能となる。
ＣＭＯＳインバータを有する回路構成にすることによ
り、モータ駆動ドライバーの出力がハイインピーダンス
になる期間をなくし、モータ駆動時の電源ノイズを低減
することが可能となる。
【００１４】
【実施例】以下本考案の実施例を図１の回路図と、図２
波形図に基づいて説明する。
波形図に基づいて説明する。
【００１５】図１に示すように、第１の入力信号４によ
って動作するＰＭＯＳ２と、第２の入力信号５によって
動作するＮＭＯＳ３とからなるモータ駆動ドライバー１
と並列に、第３の入力信号８によって動作するＣＭＯＳ
インバータ７を配置する。
って動作するＰＭＯＳ２と、第２の入力信号５によって
動作するＮＭＯＳ３とからなるモータ駆動ドライバー１
と並列に、第３の入力信号８によって動作するＣＭＯＳ
インバータ７を配置する。
【００１６】このＣＭＯＳインバータ７は、１個のＰチ
ャネル型電界効果トランジスタと１個のＮチャネル型電
界効果トランジスタとからなり、Ｐチャネル型電界効果
トランジスタのゲートとＮチャネル型電界効果トランジ
スタのゲートとを接続し、またさらにＰチャネル型電界
効果トランジスタのドレインとＮチャネル型電界効果ト
ランジスタのドレインとを接続した信号反転回路であ
る。
ャネル型電界効果トランジスタと１個のＮチャネル型電
界効果トランジスタとからなり、Ｐチャネル型電界効果
トランジスタのゲートとＮチャネル型電界効果トランジ
スタのゲートとを接続し、またさらにＰチャネル型電界
効果トランジスタのドレインとＮチャネル型電界効果ト
ランジスタのドレインとを接続した信号反転回路であ
る。
【００１７】このとき外部のモータを駆動する出力信号
６を、モータ駆動ドライバー１の出力と、このモータ駆
動ドライバー１に並列に配置するＣＭＯＳインバータ７
の出力とを合成して作り出す。
６を、モータ駆動ドライバー１の出力と、このモータ駆
動ドライバー１に並列に配置するＣＭＯＳインバータ７
の出力とを合成して作り出す。
【００１８】ＰＭＯＳ２とＮＭＯＳ３とは、電流供給能
力を大きくするために出力インピーダンスを小さくし、
ＣＭＯＳインバータ７は貫通電流を小さくするために出
力インピーダンスを大きくする。
力を大きくするために出力インピーダンスを小さくし、
ＣＭＯＳインバータ７は貫通電流を小さくするために出
力インピーダンスを大きくする。
【００１９】トランジスタサイズの一例としては、すべ
てのゲート長を２μｍとし、モータ駆動ドライバー１の
ＰＭＯＳ２のゲート幅を１０００μｍ、ＮＭＯＳ３のゲ
ート幅を５００μｍ、ＣＭＯＳインバータ７を構成する
Ｐチャネル型電界効果トランジスタのゲート幅を１０μ
ｍ、Ｎチャネル型電界効果トランジスタのゲート幅を５
μｍとする。すなわちモータ駆動ドライバー１よりＣＭ
ＯＳインバータ７のトランジスタサイズを小さくする。
てのゲート長を２μｍとし、モータ駆動ドライバー１の
ＰＭＯＳ２のゲート幅を１０００μｍ、ＮＭＯＳ３のゲ
ート幅を５００μｍ、ＣＭＯＳインバータ７を構成する
Ｐチャネル型電界効果トランジスタのゲート幅を１０μ
ｍ、Ｎチャネル型電界効果トランジスタのゲート幅を５
μｍとする。すなわちモータ駆動ドライバー１よりＣＭ
ＯＳインバータ７のトランジスタサイズを小さくする。
【００２０】図２にモータ駆動ドライバー１の貫通電流
を少なくして、かつモータ駆動ドライバー動作時のノイ
ズを低減するための入力波形を示す。
を少なくして、かつモータ駆動ドライバー動作時のノイ
ズを低減するための入力波形を示す。
【００２１】第１の入力波形９と第２の入力波形１０の
タイミングをずらすことによって、モータ駆動ドライバ
ー１の出力を第１の時間１２と第２の時間１３との期間
はハイインピーダンスにしてこれの貫通電流をなくし、
同時にモータ駆動ドライバー１の出力がハイインピーダ
ンスになっている間に図１のＣＭＯＳインバータ７の第
３の入力波形１１を反転させる。
タイミングをずらすことによって、モータ駆動ドライバ
ー１の出力を第１の時間１２と第２の時間１３との期間
はハイインピーダンスにしてこれの貫通電流をなくし、
同時にモータ駆動ドライバー１の出力がハイインピーダ
ンスになっている間に図１のＣＭＯＳインバータ７の第
３の入力波形１１を反転させる。
【００２２】ＣＭＯＳインバータ７をモータ駆動ドライ
バー１と並列に配置することによって、外部のモータを
駆動する出力信号６は常時確定するので、モータ駆動時
のノイズは低減する。
バー１と並列に配置することによって、外部のモータを
駆動する出力信号６は常時確定するので、モータ駆動時
のノイズは低減する。
【００２３】なお以上の実施例の説明では、グラウンド
電位をＶＤＤにしたときの例について説明したが、グラ
ウンド電位をＶＳＳにしても良い。
電位をＶＤＤにしたときの例について説明したが、グラ
ウンド電位をＶＳＳにしても良い。
【００２４】
【考案の効果】以上の説明で明らかなように、本考案の
半導体集積回路においては、モータ駆動ドライバーと、
このモータ駆動ドライバーと並列にトランジスタサイズ
がモータ駆動ドライバーより小さなＣＭＯＳインバータ
を設けている。
半導体集積回路においては、モータ駆動ドライバーと、
このモータ駆動ドライバーと並列にトランジスタサイズ
がモータ駆動ドライバーより小さなＣＭＯＳインバータ
を設けている。
【００２５】このため出力インピーダンスの小さなモー
タ駆動ドライバーと並列に出力インピーダンスの大きな
ＣＭＯＳインバータを配置することによって、モータ駆
動時のノイズが低減し、安定したモータ駆動が可能とな
る。
タ駆動ドライバーと並列に出力インピーダンスの大きな
ＣＭＯＳインバータを配置することによって、モータ駆
動時のノイズが低減し、安定したモータ駆動が可能とな
る。
【図１】本考案における半導体装置を示す回路図であ
る。
る。
【図２】本考案における半導体装置の入力信号波形を示
す波形図である。
す波形図である。
【図３】従来例における半導体装置を示す回路図であ
る。
る。
【図４】従来例における半導体装置の入力信号波形を示
す波形図である。
す波形図である。
１ モータ駆動ドライバー ４ 第１のの入力信号 ５ 第２のの入力信号 ７ ＣＭＯＳインバータ ８ 第３の入力信号
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 8/02 G04C 3/14 H01L 21/8238 H01L 27/092 H03K 19/00 - 19/23
Claims (1)
- 【請求項１】ゲートが第１の入力信号４により制御さ
れ、ソースが第１の電源（ＶＤＤ）に接続され、ドレイ
ンが出力端に接続された第１のＰチャネル型電界効果ト
ランジスタ（以下ＰＭＯＳと言う）２と、ゲートが第２
の入力信号５により制御され、ソースが第２の電源（Ｖ
ＳＳ）に接続され、ドレインが前記出力端に接続された
第１のＮチャネル型電界効果トランジスタ（以下ＮＭＯ
Ｓと言う）３とから構成され、前記第１の入力信号４
は、前記第２の入力信号５がＶＳＳ電位からＶＤＤ電位
に変化するに先立ってＶＳＳ電位からＶＤＤ電位に変化
しかつ該第２の入力信号５がＶＤＤ電位からＶＳＳ電位
に変化した後にＶＤＤ電位からＶＳＳ電位に変化するよ
うに構成し、前記第１の入力信号４がＶＳＳ電位からＶ
ＤＤ電位に変化してから前記第２の入力信号５がＶＳＳ
電位からＶＤＤ電位に変化するまでの第１の時間１２お
よび前記第２の入力信号５がＶＤＤ電位からＶＳＳ電位
に変化してから前記第１の入力信号４がＶＤＤ電位から
ＶＳＳ電位に変化するまでの第２の時間１３に於いて前
記出力端の出力インピーダンスがハイインピーダンスと
なるようにしたドライバーを有する半導体装置におい
て、 トランジスタのゲート長をＬ、ゲート幅をＷとすると
き、Ｗ／Ｌが前記第１のＰＭＯＳ２のＷ／Ｌよりも小さ
いＰＭＯＳと、Ｗ／Ｌが前記第１のＮＭＯＳ３よりも小
さいＮＭＯＳとで構成したＣＭＯＳインバータ７の出力
端を前記出力端に共通に接続し、該ＣＭＯＳインバータ
７の入力端に印加する第３の入力信号８を、前記第１の
時間１２内に該第１の時間１２の終了時に於ける前記第
２の入力信号５の変化に先だって該変化と同方向に反転
させ、前記第２の時間１３内に該第２の時間１３の終了
時に於ける前記第１の入力信号４の変化に先だって該変
化と同方向に反転させるように構成した事を特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992073285U JP2607769Y2 (ja) | 1992-09-29 | 1992-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992073285U JP2607769Y2 (ja) | 1992-09-29 | 1992-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0631399U JPH0631399U (ja) | 1994-04-22 |
| JP2607769Y2 true JP2607769Y2 (ja) | 2002-07-08 |
Family
ID=13513727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992073285U Expired - Lifetime JP2607769Y2 (ja) | 1992-09-29 | 1992-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607769Y2 (ja) |
-
1992
- 1992-09-29 JP JP1992073285U patent/JP2607769Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0631399U (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH035692B2 (ja) | ||
| JP3410547B2 (ja) | 半導体装置の出力回路 | |
| US4882534A (en) | Bipolar-complementary metal oxide semiconductor inverter | |
| KR20000018327A (ko) | 부트스트랩 씨모스 구동장치 | |
| JPS5915533B2 (ja) | 電子装置の駆動回路 | |
| EP0055073B1 (en) | Improvements in or relating to electronic clock generators | |
| JP2871087B2 (ja) | フリップフロップ回路 | |
| JP2607769Y2 (ja) | 半導体装置 | |
| JPH06296130A (ja) | データ出力回路 | |
| JPH05110386A (ja) | 半導体装置 | |
| JP2885617B2 (ja) | 半導体集積回路装置 | |
| JPS62208715A (ja) | 半導体集積回路 | |
| JP2765330B2 (ja) | 出力回路 | |
| JP3049737B2 (ja) | ダイナミック・バス回路 | |
| JP3093410B2 (ja) | オープンドレイン型出力回路 | |
| JPS5992620A (ja) | クロツク発生回路 | |
| JPH0575205B2 (ja) | ||
| JPS5979632A (ja) | ラツチ回路 | |
| JP3263145B2 (ja) | 半導体集積回路における出力バッファ回路 | |
| KR940005872Y1 (ko) | 출력버퍼 | |
| JPH0462497B2 (ja) | ||
| JP3000950B2 (ja) | 半導体メモリ装置のワード線駆動回路 | |
| KR100243901B1 (ko) | 고전압펌핑회로 | |
| JP2674798B2 (ja) | 基板電位供給回路 | |
| JP2552107B2 (ja) | 同期式複合型集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R323533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |