JP3049737B2 - ダイナミック・バス回路 - Google Patents
ダイナミック・バス回路Info
- Publication number
- JP3049737B2 JP3049737B2 JP2160186A JP16018690A JP3049737B2 JP 3049737 B2 JP3049737 B2 JP 3049737B2 JP 2160186 A JP2160186 A JP 2160186A JP 16018690 A JP16018690 A JP 16018690A JP 3049737 B2 JP3049737 B2 JP 3049737B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- bus
- level
- circuit
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にダイナミック・
バス回路に関する。
バス回路に関する。
第５図を参照すると、従来のダイナミック・バス回路
はバスライン１にＰチャンネルのプリチャージ・トラン
ジスタ２が接続されてプリチャージ期間すなわちプリチ
ャージ信号Φがロウレベルの期間に電源２からチャージ
をバスライン１に与えてバスライン１をハイレベルと
し、サンプル期間においてはプリチャージ信号Φがハイ
レベルとなってプリチャージ・トランジスタ２をオフと
するとともにドライバ回路４を活性化させ信号Ｘに応じ
てＮチャンネルのドライバ・トランジスタ５をオンとし
てバスライン１を接地６に接続することでロウレベルと
している。バスライン１には例えばレジスタ回路７など
が接続されている。
はバスライン１にＰチャンネルのプリチャージ・トラン
ジスタ２が接続されてプリチャージ期間すなわちプリチ
ャージ信号Φがロウレベルの期間に電源２からチャージ
をバスライン１に与えてバスライン１をハイレベルと
し、サンプル期間においてはプリチャージ信号Φがハイ
レベルとなってプリチャージ・トランジスタ２をオフと
するとともにドライバ回路４を活性化させ信号Ｘに応じ
てＮチャンネルのドライバ・トランジスタ５をオンとし
てバスライン１を接地６に接続することでロウレベルと
している。バスライン１には例えばレジスタ回路７など
が接続されている。
上記のように従来のダイナミック・バス回路は、ハイ
レベルを転送するときはプリチャージを保持し、ロウレ
ベルを転送するときはロウレベルのドライバーでドライ
ブする様にすることにより、バスの容量を小さくし、転
送速度を高めていた。
レベルを転送するときはプリチャージを保持し、ロウレ
ベルを転送するときはロウレベルのドライバーでドライ
ブする様にすることにより、バスの容量を小さくし、転
送速度を高めていた。
従来のダイナミック・バス回路は、ハイレベルがプリ
チャージの保持によっているため、低速時に保持が抜
け、誤動作に至るという欠点と、ノイズに弱いという欠
点とを有していた。
チャージの保持によっているため、低速時に保持が抜
け、誤動作に至るという欠点と、ノイズに弱いという欠
点とを有していた。
したがって本発明の目的はノイズに強く誤動作のおそ
れの少ないダイナミック・バス回路を提供することにあ
る。
れの少ないダイナミック・バス回路を提供することにあ
る。
本発明のダイナミック・バス回路は、バスラインと、
プリチャージ期間にオンしてバスラインをにチャージを
与えチャージレベルとするプリチャージ手段と、サンプ
ル期間においてバスラインをチャージレベルに保持しな
いときバスラインを接地レベルにするようドライブする
ドライブ手段と、バスラインに接統されバスラインのチ
ャージレベルを保持するようにサンプル期間においても
バスラインにチャージを供給するためのチャージ手段と
を備える。
プリチャージ期間にオンしてバスラインをにチャージを
与えチャージレベルとするプリチャージ手段と、サンプ
ル期間においてバスラインをチャージレベルに保持しな
いときバスラインを接地レベルにするようドライブする
ドライブ手段と、バスラインに接統されバスラインのチ
ャージレベルを保持するようにサンプル期間においても
バスラインにチャージを供給するためのチャージ手段と
を備える。
好ましくは、チャージ手段のドライブ能力は、ドライ
ブ手段のドライブ能力よりも小さくなる。チャージ手段
は、プリチャージ期間およびサンプル期間にかかわらず
常時チャージを供給するものでよく、バスラインが接地
レベルに近づくとチャージの供給を停止するようなもの
でもよい。
ブ手段のドライブ能力よりも小さくなる。チャージ手段
は、プリチャージ期間およびサンプル期間にかかわらず
常時チャージを供給するものでよく、バスラインが接地
レベルに近づくとチャージの供給を停止するようなもの
でもよい。
チャージ手段としては抵抗手段またはラッチ手段を用
いることができる。例えば一端が電源に他端がバスライ
ンに接続した抵抗をチャージ手段にしてもよく、電源と
バスラインとの間にソース・ドレイン径路が接続された
電界効果トランジスタをチャージ手段としこの電界効果
トランジスタのゲートには電界効果トランジスタをオン
とするような電位を加えたものでもよい。あるいはチャ
ージ手段は二つのインバータを正帰還接続したラッチ回
路でもよく、電源とバスラインとの間にソース・ドレイ
ン径路が接続された電界効果トランジスタとバスライン
がチャージレベルのときは電界効果トランジスタをオン
としバスラインが接地レベルのときは電界効果トランジ
スタをオフとする電位を電界効果トランジスタのゲート
に加える手段とを含むラッチ回路でもよい。
いることができる。例えば一端が電源に他端がバスライ
ンに接続した抵抗をチャージ手段にしてもよく、電源と
バスラインとの間にソース・ドレイン径路が接続された
電界効果トランジスタをチャージ手段としこの電界効果
トランジスタのゲートには電界効果トランジスタをオン
とするような電位を加えたものでもよい。あるいはチャ
ージ手段は二つのインバータを正帰還接続したラッチ回
路でもよく、電源とバスラインとの間にソース・ドレイ
ン径路が接続された電界効果トランジスタとバスライン
がチャージレベルのときは電界効果トランジスタをオン
としバスラインが接地レベルのときは電界効果トランジ
スタをオフとする電位を電界効果トランジスタのゲート
に加える手段とを含むラッチ回路でもよい。
次に、本発明をその実施例について図面を用いて説明
する。なお第１図〜第４図の実施例において第５図の従
来例と実質的に同等の部分は同一の参照数字で示し、そ
の説明を省略する。
する。なお第１図〜第４図の実施例において第５図の従
来例と実質的に同等の部分は同一の参照数字で示し、そ
の説明を省略する。
第１図は、本発明のダイナミック・バス回路の第一の
実施例の回路図である。ダイナミック・バス１に対し
て、抵抗９を介して電源８が接続されている。抵抗９を
介し電源８は、ドライバー４に比べドライブ能力を小さ
くしてあるため、ロウレベルを出力する時はレシオ回路
として働き、バスライン１にロウレベルが出力される。
またハイレベルを出力するときは、プリチャージの保持
レベルだけでなく、抵抗９を介して電源８によりドライ
ブされることになる。
実施例の回路図である。ダイナミック・バス１に対し
て、抵抗９を介して電源８が接続されている。抵抗９を
介し電源８は、ドライバー４に比べドライブ能力を小さ
くしてあるため、ロウレベルを出力する時はレシオ回路
として働き、バスライン１にロウレベルが出力される。
またハイレベルを出力するときは、プリチャージの保持
レベルだけでなく、抵抗９を介して電源８によりドライ
ブされることになる。
従って、低速時にもハイレベルを出力することができ
る様になる。また、ノイズによる保持レベルの低下に対
しても効果がある。
る様になる。また、ノイズによる保持レベルの低下に対
しても効果がある。
なお抵抗９としては半導体集積回路で一般に使われて
いるポリシリコン抵抗を用いることができる。
いるポリシリコン抵抗を用いることができる。
第２図は、本発明のダイナミック・バス回路の第二の
実施例の回路図である。ダイナミック・バス１に対し
て、ＰチャンネルのMOSトランジスタ10を介して電源８
が接続されている。ＰチャンネルMOSトランジスタ10を
介した電源８は、ドライバー４に比べドライブ能力を小
さくしてあるため、ロウレベルを出力する時はレシオ回
路として働き、バスライン１にはロウレベルが出力され
る。またハイレベルを出力するときは、プリチャージの
保持レベルだけでなくＰチャンネルMOSトランジスタ10
を介した電源８によりドライブされることになる。第一
の実施例と異なるのは、抵抗９の代りにＰ型MOSトラン
ジスタ10のオン抵抗を使用しているという点のみで、実
際の動作及び効果は同じである。Ｐ型MOSトランジスタ1
0のゲートはトランジスタをオンにする電位（接地６）
に固定されている。
実施例の回路図である。ダイナミック・バス１に対し
て、ＰチャンネルのMOSトランジスタ10を介して電源８
が接続されている。ＰチャンネルMOSトランジスタ10を
介した電源８は、ドライバー４に比べドライブ能力を小
さくしてあるため、ロウレベルを出力する時はレシオ回
路として働き、バスライン１にはロウレベルが出力され
る。またハイレベルを出力するときは、プリチャージの
保持レベルだけでなくＰチャンネルMOSトランジスタ10
を介した電源８によりドライブされることになる。第一
の実施例と異なるのは、抵抗９の代りにＰ型MOSトラン
ジスタ10のオン抵抗を使用しているという点のみで、実
際の動作及び効果は同じである。Ｐ型MOSトランジスタ1
0のゲートはトランジスタをオンにする電位（接地６）
に固定されている。
第３図は参照すると、本発明のダイナミック・バス回
路の第三の実施例では、ダイナミック・バス１に対し
て、ラッチ11が接続されている。ラッチ11は、ドライバ
ー４に比べドライブ能力を小さくしてあるため、ロウレ
ベルを出力する時はレシオ回路として、ロウレベルが出
力され、その結果ラッチ11が反転しバス１はロウレベル
に落着く。またハイレベルを出力するときは、プリチャ
ージの保持レベルだけでなく、ラッチ11によりドライブ
されることになる。従って、低速時にもハイレベルを出
力することができる様になり、低速動作を保証できる。
また、ノイズによる保持レベルの低下に対しても効果が
ある。ラッチ11は２つのインバータを直列接続してその
両端をバスライン１に接列したものであり、インバータ
は図示しない電源によって駆動されたバスライン１にチ
ャージを供給する。
路の第三の実施例では、ダイナミック・バス１に対し
て、ラッチ11が接続されている。ラッチ11は、ドライバ
ー４に比べドライブ能力を小さくしてあるため、ロウレ
ベルを出力する時はレシオ回路として、ロウレベルが出
力され、その結果ラッチ11が反転しバス１はロウレベル
に落着く。またハイレベルを出力するときは、プリチャ
ージの保持レベルだけでなく、ラッチ11によりドライブ
されることになる。従って、低速時にもハイレベルを出
力することができる様になり、低速動作を保証できる。
また、ノイズによる保持レベルの低下に対しても効果が
ある。ラッチ11は２つのインバータを直列接続してその
両端をバスライン１に接列したものであり、インバータ
は図示しない電源によって駆動されたバスライン１にチ
ャージを供給する。
第４図を参照すると、本発明のダイナミック・バス回
路の第四の実施例でもダイナミック・バス１にラッチ14
が接続されているが、このラッチ14は、ハイレベルのみ
の保持をおこなう。すなわち、バス１がハイレベルのと
きはラッチ14はハイレベルをバス１に出力するが、ロウ
レベルの時はハイインピーダンスとなる。ロウレベルを
出力する時はレシオ回路としてロウレベルが出力され、
その結果ラッチ14が反転しラッチの出力はハイインピー
ダンスとなり、バスはロウレベルに落着く。またハイレ
ベルを出力するときは、プリチャージの保持レベルだけ
でなく、ラッチ14によりドライブされることになる。こ
のラッチ14は電源８とバスライン１との間に接続したＰ
チャンネルMOSトランジスタ12とそのゲートにバスライ
ン１のインバータ出力を与えるように接続されたインバ
ータ13とを含む。
路の第四の実施例でもダイナミック・バス１にラッチ14
が接続されているが、このラッチ14は、ハイレベルのみ
の保持をおこなう。すなわち、バス１がハイレベルのと
きはラッチ14はハイレベルをバス１に出力するが、ロウ
レベルの時はハイインピーダンスとなる。ロウレベルを
出力する時はレシオ回路としてロウレベルが出力され、
その結果ラッチ14が反転しラッチの出力はハイインピー
ダンスとなり、バスはロウレベルに落着く。またハイレ
ベルを出力するときは、プリチャージの保持レベルだけ
でなく、ラッチ14によりドライブされることになる。こ
のラッチ14は電源８とバスライン１との間に接続したＰ
チャンネルMOSトランジスタ12とそのゲートにバスライ
ン１のインバータ出力を与えるように接続されたインバ
ータ13とを含む。
なお、上記第一，第二，第四の実施例において電源８
はドライブ能力を小さくしたものを用いたが、これを通
常の電源３と同じとし、抵抗９またはトランジスタ10,1
2のインピーダンスをトランジスタ５のオン抵抗よりも
十分大きくしてレシオ回路動作においてバス１がロウレ
ベルとなるようにしてもよい。
はドライブ能力を小さくしたものを用いたが、これを通
常の電源３と同じとし、抵抗９またはトランジスタ10,1
2のインピーダンスをトランジスタ５のオン抵抗よりも
十分大きくしてレシオ回路動作においてバス１がロウレ
ベルとなるようにしてもよい。
上述したように、本発明のダイナミック・バス回路
は、サンプル期間にバスラインが抵抗やラッチによって
電源からチャージを供給されていることにより、保持抜
けがなく、ノイズにも強く、かつ大規模なバスに対して
も高速な動作を保証できるという効果がある。
は、サンプル期間にバスラインが抵抗やラッチによって
電源からチャージを供給されていることにより、保持抜
けがなく、ノイズにも強く、かつ大規模なバスに対して
も高速な動作を保証できるという効果がある。
第１図は本発明の第一の実施例の回路図、第２図は本発
明の第二の実施例の回路図、第３図は本発明の第三の実
施例の回路図、第４図は本発明の第四の実施例の回路
図、第５図は従来のダイナミック・バス回路の回路図で
ある。 １…ダイナミック・バス、９…抵抗、3,8…電源、４…
ドライバー、2,10,12…Ｐ型MOSトランジスタ、７…レジ
スタ回路、11,14…ラッチ回路。
明の第二の実施例の回路図、第３図は本発明の第三の実
施例の回路図、第４図は本発明の第四の実施例の回路
図、第５図は従来のダイナミック・バス回路の回路図で
ある。 １…ダイナミック・バス、９…抵抗、3,8…電源、４…
ドライバー、2,10,12…Ｐ型MOSトランジスタ、７…レジ
スタ回路、11,14…ラッチ回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00
Claims (2)
- 【請求項１】バスラインと、プリチャージ期間にオンし
て前記バスラインにチャージを与えチャージレベルとす
るプリチャージ手段と、サンプル期間において前記バス
ラインをチャージレベルに保持しないとき前記バスライ
ンを接地レベルにするようドライブするドライブ手段と
を有するダイナミック・バス回路において、前記バスラ
インに接統され前記バスラインのチャージレベルを保持
するように前記サンプル期間においても前記バスライン
にチャージを供給するためのチャージ手段を備え、前記
チャージ手段はラッチ回路を含み前記バスラインが接地
レベルに近づくとチャージの供給を停止することを特徴
とするダイナミック・バス回路。 - 【請求項２】前記チャージ手段が電源と前記バスライン
との間にソース・ドレイン径路が接続された電界効果ト
ランジスタと、前記バスラインがチャージレベルのとき
は前記電界効果トランジスタをオンとし前記バスライン
が接地レベルのときは前記電界効果トランジスタをオフ
とする電位を前記電界効果トランジスタのゲートに加え
る手段とを含むことを特徴とする請求項１記載のダイナ
ミック・バス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160186A JP3049737B2 (ja) | 1990-06-19 | 1990-06-19 | ダイナミック・バス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160186A JP3049737B2 (ja) | 1990-06-19 | 1990-06-19 | ダイナミック・バス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0449407A JPH0449407A (ja) | 1992-02-18 |
| JP3049737B2 true JP3049737B2 (ja) | 2000-06-05 |
Family
ID=15709684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160186A Expired - Lifetime JP3049737B2 (ja) | 1990-06-19 | 1990-06-19 | ダイナミック・バス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049737B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303529A (ja) * | 1992-04-27 | 1993-11-16 | Sharp Corp | データバスプリチャージ機能を有するマイクロコンピュータ |
| JP3178666B2 (ja) * | 1998-02-03 | 2001-06-25 | 日本電気株式会社 | ダイナミック型駆動回路 |
-
1990
- 1990-06-19 JP JP2160186A patent/JP3049737B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0449407A (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486753A (en) | Bus line drive circuit | |
| JP3475851B2 (ja) | フリップフロップ回路 | |
| KR930006728A (ko) | 반도체 기억장치 | |
| US5513140A (en) | Data output buffer | |
| KR910001746A (ko) | 메모리 소자내의 센스 앰프 드라이버 | |
| US5206545A (en) | Method and apparatus for providing output contention relief for digital buffers | |
| JP3113853B2 (ja) | データ出力バッファ回路 | |
| JPS6366788A (ja) | バツフア回路 | |
| JP3049737B2 (ja) | ダイナミック・バス回路 | |
| JPH02268018A (ja) | Ｔｔｌ―ｃｍｏｓレベルトランスレータ | |
| CA1208309A (en) | High speed drive circuit | |
| WO1981001781A1 (en) | Buffer circuitry | |
| JPS63253425A (ja) | バスドライブ回路 | |
| JP3379601B2 (ja) | 半導体集積回路装置 | |
| US5128557A (en) | Clamping circuit for data transfer bus | |
| GB2060302A (en) | Look ahead high speed circuitry | |
| JP3178666B2 (ja) | ダイナミック型駆動回路 | |
| US4992678A (en) | High speed computer data transfer system | |
| US5101120A (en) | BiCMOS output driver | |
| US6320361B2 (en) | Buffer device with dual supply voltage for low supply voltage applications | |
| JP2822401B2 (ja) | バス駆動回路 | |
| JP2550674B2 (ja) | バス・ドライバ | |
| JP2647923B2 (ja) | 論理回路 | |
| JPH053606B2 (ja) | ||
| JPH0462497B2 (ja) |