JPH053606B2 - - Google Patents
Info
- Publication number
- JPH053606B2 JPH053606B2 JP59079537A JP7953784A JPH053606B2 JP H053606 B2 JPH053606 B2 JP H053606B2 JP 59079537 A JP59079537 A JP 59079537A JP 7953784 A JP7953784 A JP 7953784A JP H053606 B2 JPH053606 B2 JP H053606B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- inverter
- final stage
- inverters
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ダイナミツクバス回路に関するも
のである。
のである。
一般に、MOSトランジスタを用い、ある一定
期間フローテイング状態となるダイナミツクバス
回路においては、他のバスライン、又は他の信号
線との容量結合で生ずるクロストークにより、フ
ローテイング状態のバスのハイレベル（以後
“Ｈ”）又はローレベル（以後“Ｌ”）が影響を受
け変化する。このバス電位の変化が、バスに接続
される入力回路のスレツシヨルド電圧をよぎつて
生起すれば、バスのデータは反転し符号誤りを生
ずる。
期間フローテイング状態となるダイナミツクバス
回路においては、他のバスライン、又は他の信号
線との容量結合で生ずるクロストークにより、フ
ローテイング状態のバスのハイレベル（以後
“Ｈ”）又はローレベル（以後“Ｌ”）が影響を受
け変化する。このバス電位の変化が、バスに接続
される入力回路のスレツシヨルド電圧をよぎつて
生起すれば、バスのデータは反転し符号誤りを生
ずる。
本発明はかかる点に鑑みなされたもので、ダイ
ナミツクバスがフローテイング状態となる期間に
バスの電位を検出してこれを入力に正帰還する正
帰還ループを構成することにより、バスの電位を
安定化し、ダイナミツクバスの動作を安定化でき
るダイナミツクバス回路を提供せんとするもので
ある。
ナミツクバスがフローテイング状態となる期間に
バスの電位を検出してこれを入力に正帰還する正
帰還ループを構成することにより、バスの電位を
安定化し、ダイナミツクバスの動作を安定化でき
るダイナミツクバス回路を提供せんとするもので
ある。
以下、図を用いて本発明の実施例につき説明す
る。
る。
第１図に本発明の一実施例を示す。図中、１０
はMOSトランジスタ１，２，３，４により構成
される最終段のインバータ、２０はそのうちトラ
ンジスタ２，３からなるインバータ本体であり、
これは端子７がハイレベルの時に出力が高インピ
ーダンスとなる。このインバータ１０の出力はバ
ス８に接続されると共に、帰還線３０によりイン
バータ５の入力に接続される。インバータ５の出
力は最終段のインバータ１０の入力に接続され、
全体で２段の正帰還ループが形成される。６は端
子７が“Ｈ”でＰチヤネルトランジスタ１がオフ
状態となる時、同時にＮチヤネルトランジスタ４
をオフするためのインバータである。
はMOSトランジスタ１，２，３，４により構成
される最終段のインバータ、２０はそのうちトラ
ンジスタ２，３からなるインバータ本体であり、
これは端子７がハイレベルの時に出力が高インピ
ーダンスとなる。このインバータ１０の出力はバ
ス８に接続されると共に、帰還線３０によりイン
バータ５の入力に接続される。インバータ５の出
力は最終段のインバータ１０の入力に接続され、
全体で２段の正帰還ループが形成される。６は端
子７が“Ｈ”でＰチヤネルトランジスタ１がオフ
状態となる時、同時にＮチヤネルトランジスタ４
をオフするためのインバータである。
第２図に第１図の回路の各部電圧波形及びバス
の入出力タイミングを示す。２１はハイアクテイ
ブのバスプリチヤージ信号で、プリチヤージ回路
３１がバス８をプリチヤージするタイミングであ
る。２２はバス８のドライブタイミングを示し、
プリチヤージ終了後“Ｈ”の時期にデータに従つ
てバスドライブ回路３２がバス８を“Ｌ”にドラ
イブする。２３はバスデータの読取りタイミング
を示し、これが“Ｈ”の期間にバス８のデータを
該バス８に接続された入力回路（図示せず）に転
送する。２４はバス８の電圧波形で、本図では
“Ｈ”の期間にプリチヤージし、バス８のドライ
ブ期間にバス８をデータに従い、“Ｌ”にドライ
ブする例を示している。２５はプリチヤージ期間
２６の斜線部は“Ｈ”又は“Ｌ”のデータ部であ
る。２７は第１図の端子７に印加されるバスホー
ルド信号（制御信号）であり、“Ｈ”の期間に最
終段インバータ１０出力を高インピーダンスと
し、“Ｌ”の期間に正帰還ループを形成する。
の入出力タイミングを示す。２１はハイアクテイ
ブのバスプリチヤージ信号で、プリチヤージ回路
３１がバス８をプリチヤージするタイミングであ
る。２２はバス８のドライブタイミングを示し、
プリチヤージ終了後“Ｈ”の時期にデータに従つ
てバスドライブ回路３２がバス８を“Ｌ”にドラ
イブする。２３はバスデータの読取りタイミング
を示し、これが“Ｈ”の期間にバス８のデータを
該バス８に接続された入力回路（図示せず）に転
送する。２４はバス８の電圧波形で、本図では
“Ｈ”の期間にプリチヤージし、バス８のドライ
ブ期間にバス８をデータに従い、“Ｌ”にドライ
ブする例を示している。２５はプリチヤージ期間
２６の斜線部は“Ｈ”又は“Ｌ”のデータ部であ
る。２７は第１図の端子７に印加されるバスホー
ルド信号（制御信号）であり、“Ｈ”の期間に最
終段インバータ１０出力を高インピーダンスと
し、“Ｌ”の期間に正帰還ループを形成する。
次に第１図の作用効果について説明する。
端子７の印加電圧が“Ｈ”の期間、即ち、プリ
チヤージ，及びバスドライブ期間は、トランジス
タ１，４がオフ状態にあり、最終段インバータ１
０の出力は高インピーダンスである。次にバスド
ライブ期間が終了するとバス８はフローテイング
状態になり、端子７に印加されるバスホールド信
号２７が“Ｌ”となつてトランジスタ１，４はオ
ンとなる。この時、バス８の電圧が“Ｈ”であれ
ば、インバータ５の出力は“Ｌ”、トランジスタ
２，３のドレイン、即ちインバータ１０の出力は
“Ｈ”となつて正帰還ループが形成され、これに
よりバス８の電位を次のプリチヤージまで安定に
“Ｈ”に保つ。逆にバス８の電位が“Ｌ”である
とインバータ５の出力は“Ｈ”、トランジスタ２，
３のドレインは“Ｌ”となつて次のプリチヤージ
までバス８の電位を安定に“Ｌ”に保つことがで
きる。
チヤージ，及びバスドライブ期間は、トランジス
タ１，４がオフ状態にあり、最終段インバータ１
０の出力は高インピーダンスである。次にバスド
ライブ期間が終了するとバス８はフローテイング
状態になり、端子７に印加されるバスホールド信
号２７が“Ｌ”となつてトランジスタ１，４はオ
ンとなる。この時、バス８の電圧が“Ｈ”であれ
ば、インバータ５の出力は“Ｌ”、トランジスタ
２，３のドレイン、即ちインバータ１０の出力は
“Ｈ”となつて正帰還ループが形成され、これに
よりバス８の電位を次のプリチヤージまで安定に
“Ｈ”に保つ。逆にバス８の電位が“Ｌ”である
とインバータ５の出力は“Ｈ”、トランジスタ２，
３のドレインは“Ｌ”となつて次のプリチヤージ
までバス８の電位を安定に“Ｌ”に保つことがで
きる。
第１図の実施例は他のバス又は信号線からのク
ロストークが当該バスの電圧を上げる場合にも下
げる場合にも有効であるが、クロストークがバス
の電圧を常に同一方向に変化させる場合は第１図
の実施例を簡略化することができる。
ロストークが当該バスの電圧を上げる場合にも下
げる場合にも有効であるが、クロストークがバス
の電圧を常に同一方向に変化させる場合は第１図
の実施例を簡略化することができる。
第３図はクロストークが常にバスの電位を下げ
る場合に有効な本発明の他の実施例を示し、バス
８の電位が“Ｈ”の場合にのみ正帰還ループが構
成されるようになつている。これは第１図からト
ランジスタ３，４及びインバータ６を省略したも
ので、トランジスタ２によりインバータ本体２０
が、トランジスタ１，２によりインバータ１０が
構成されている。
る場合に有効な本発明の他の実施例を示し、バス
８の電位が“Ｈ”の場合にのみ正帰還ループが構
成されるようになつている。これは第１図からト
ランジスタ３，４及びインバータ６を省略したも
ので、トランジスタ２によりインバータ本体２０
が、トランジスタ１，２によりインバータ１０が
構成されている。
第４図は逆にクロストークが常にバスの電位を
上げる場合に有効な本発明のさらに他の実施例を
示し、バスの電位が“Ｌ”の場合にのみ正帰還ル
ープが構成されるようになつている。これは第１
図からトランジスタ１，２を省略したもので、ト
ランジスタ３によりインバータ本体２０が、トラ
ンジスタ３，４によりインバータ１０が構成され
ている。
上げる場合に有効な本発明のさらに他の実施例を
示し、バスの電位が“Ｌ”の場合にのみ正帰還ル
ープが構成されるようになつている。これは第１
図からトランジスタ１，２を省略したもので、ト
ランジスタ３によりインバータ本体２０が、トラ
ンジスタ３，４によりインバータ１０が構成され
ている。
以上のように、本発明によれば、ダイナミツク
バスがフローテイング状態となる期間にはバスの
電位を検出してこれを正帰還するように構成した
ので、バスの電位を安定化し、クロストークによ
るビツト誤りの生じないダイナミツクバスを実現
することができる。
バスがフローテイング状態となる期間にはバスの
電位を検出してこれを正帰還するように構成した
ので、バスの電位を安定化し、クロストークによ
るビツト誤りの生じないダイナミツクバスを実現
することができる。
第１図は本発明の一実施例によるダイナミツク
バス回路を示す図、第２図は第１図の各部電圧波
形及びバスの入出力タイミングを示す図、第３
図、及び第４図は本発明の他の実施例によるダイ
ナミツクバス回路を示す図である。 図において、５はインバータ、１０は最終段の
インバータ、２０はインバータ本体、１，４は
MOSトランジスタ、７はローアクテイブバスホ
ールド信号印加端子、３０は帰還線、６はインバ
ータ、８はバス、３１はプリチヤージ回路、３２
はバスドライブ回路である。なお図中、同一符号
は同一又は相当部分を示す。
バス回路を示す図、第２図は第１図の各部電圧波
形及びバスの入出力タイミングを示す図、第３
図、及び第４図は本発明の他の実施例によるダイ
ナミツクバス回路を示す図である。 図において、５はインバータ、１０は最終段の
インバータ、２０はインバータ本体、１，４は
MOSトランジスタ、７はローアクテイブバスホ
ールド信号印加端子、３０は帰還線、６はインバ
ータ、８はバス、３１はプリチヤージ回路、３２
はバスドライブ回路である。なお図中、同一符号
は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ MOSトランジスタを用いたダイナミツクバ
ス回路において、 縦続接続された偶数個のインバータと、 該偶数個のインバータの最終段の出力に接続さ
れた、情報を伝達するためのダイナミツクバス
と、 上記偶数個のインバータの最終段の出力を当該
偶数個のインバータの初段の入力に接続して正帰
還ループを構成する帰還線と、 上記偶数個のインバータの最終段に設けられ、
上記ダイナミツクバスがフローテイング状態でな
い期間は外部からの制御信号により当該最終段の
インバータ本体を電源から切離してその出力を高
インピーダンスにし、かつダイナミツクバスがフ
ローテイング状態となる期間は当該最終段のイン
バータ本体に電源を供給するMOSトランジスタ
とを備えたことを特徴とするダイナミツクバス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7953784A JPS60223218A (ja) | 1984-04-19 | 1984-04-19 | ダイナミツクバス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7953784A JPS60223218A (ja) | 1984-04-19 | 1984-04-19 | ダイナミツクバス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60223218A JPS60223218A (ja) | 1985-11-07 |
| JPH053606B2 true JPH053606B2 (ja) | 1993-01-18 |
Family
ID=13692741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7953784A Granted JPS60223218A (ja) | 1984-04-19 | 1984-04-19 | ダイナミツクバス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223218A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146150A (ja) * | 1986-12-09 | 1988-06-18 | Nec Corp | 半導体集積回路装置 |
| JP2901620B2 (ja) * | 1988-10-12 | 1999-06-07 | 株式会社日立製作所 | ダイナミック回路 |
| JP3313172B2 (ja) * | 1992-06-17 | 2002-08-12 | 株式会社東芝 | 半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833739A (ja) * | 1981-08-21 | 1983-02-28 | Toshiba Corp | バスライン駆動回路 |
| JPS58148544A (ja) * | 1982-03-01 | 1983-09-03 | Matsushita Electric Ind Co Ltd | バス回路 |
| JPS59225422A (ja) * | 1983-06-03 | 1984-12-18 | Toshiba Corp | 双方向性バス・バツフア |
-
1984
- 1984-04-19 JP JP7953784A patent/JPS60223218A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833739A (ja) * | 1981-08-21 | 1983-02-28 | Toshiba Corp | バスライン駆動回路 |
| JPS58148544A (ja) * | 1982-03-01 | 1983-09-03 | Matsushita Electric Ind Co Ltd | バス回路 |
| JPS59225422A (ja) * | 1983-06-03 | 1984-12-18 | Toshiba Corp | 双方向性バス・バツフア |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60223218A (ja) | 1985-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2900559B2 (ja) | データ出力回路 | |
| US5612920A (en) | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply | |
| JP2954211B2 (ja) | レベルシフタ回路 | |
| JPH084221B2 (ja) | データ処理システムのバス補助回路 | |
| JPH0520840B2 (ja) | ||
| US5708607A (en) | Data read circuit of a memory | |
| JPH0470716B2 (ja) | ||
| JPH053606B2 (ja) | ||
| US4195238A (en) | Address buffer circuit in semiconductor memory | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| US5394363A (en) | Pulse write driver circuit | |
| JPH053605B2 (ja) | ||
| JPH0217872B2 (ja) | ||
| JPH0334151B2 (ja) | ||
| US6456545B1 (en) | Method and apparatus for data transmission and reception | |
| JP3049737B2 (ja) | ダイナミック・バス回路 | |
| JPH03105787A (ja) | 半導体集積回路 | |
| KR100239714B1 (ko) | 데이타 출력버퍼 | |
| JP2723714B2 (ja) | 半導体メモリ | |
| JP3066645B2 (ja) | 半導体装置 | |
| JPH04278295A (ja) | 半導体メモリ | |
| KR100275112B1 (ko) | 고속감지증폭기 | |
| JP2584102B2 (ja) | 半導体記憶装置 | |
| JPH0578120B2 (ja) | ||
| JPH03248397A (ja) | センスアンプ回路 |