JPH0631399U - 半導体装置 - Google Patents

Abstract

(57)【要約】 【構成】 モータ駆動ドライバー１と、このモータ駆動
ドライバーと並列に設けるトランジスタサイズがモータ
駆動ドライバーより小さなＣＭＯＳインバータ７とを有
する。 【効果】 モータ駆動時のノイズが低減し、安定したモ
ータ駆動が可能となる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半導体集積回路（以下ＩＣと言う）における時計などの小型精密機 器用ステップモータのモータ駆動ドライバーの構成に関する。

【０００２】

【従来の技術】

ＩＣが外部のモータを駆動するために、ＩＣにはモータ駆動用のドライバーが 必要とされる。

【０００３】 図３は、従来のモータ駆動ドライバーを示す回路図であり、図４は、このモー タ駆動ドライバーを動作させるための入力波形を示す波形図である。以下図３と 図４とを用いて説明する。

【０００４】 図３に示すように、第１の入力信号４によって動作するＰチャネル型電界効果 トランジスタ（以下ＰＭＯＳと言う）２と、第２の入力信号５によって動作する Ｎチャネル型電界効果トランジスタ（以下ＮＭＯＳと言う）３とから、相補型電 界効果トランジスタ（以下ＣＭＯＳと言う）からなるモータ駆動ドライバー１を 構成し、その出力信号６が外部のモータを駆動する。

【０００５】 外部のモータを駆動するために、このモータ駆動ドライバー１は大きな電流供 給能力が必要であるため、ＰＭＯＳ２とＮＭＯＳ３の出力インピーダンスは非常 に小さくしなくてはならない。

【０００６】 ここで第１の入力信号４と第２の入力信号５とを同じ波形にすると、モータ駆 動ドライバー１の貫通電流が非常に大きくなる。

【０００７】 この貫通電流をなくすために、図４の波形図に示すように、第１の入力波形９ と第２の入力波形１０のように、ＰＭＯＳ２の第１の入力信号４とＮＭＯＳ３の 第２の入力信号５の波形を変えて、第１の時間１２と第２の時間１３との期間は モータ駆動ドライバー１の出力信号６がハイインピーダンスになるようにしてい る。

【０００８】

【考案が解決しようとする課題】

モータ駆動ドライバー１のＰＭＯＳ２、ＮＭＯＳ３の両トランジスタの出力イ ンピーダンスは非常に小さい。

【０００９】 このことはトランジスタのゲート長に対するゲート幅の比率が大きい、つまり トランジスタサイズが非常に大きいことを意味するので、トランジスタの寄生容 量も大きく、モータ駆動ドライバー１の出力がハイインピーダンスになっている ときに、この寄生容量に充電された電荷がそのあと出力を確定させるときに一度 に放電される。

【００１０】 このためにモータ駆動時に過大な電流がながれ、電源にノイズを生じてＩＣの 内部回路に誤動作を引き起こす。

【００１１】 本考案の目的は、上記課題を解決して、モータ駆動時の電源ノイズを低減する ことによりＩＣの正確な動作が可能な半導体回路の構成を提供することにある。

【００１２】

【課題を解決するための手段】

上記の目的を達成するために、本考案の半導体装置は、モータ駆動ドライバー と、このモータ駆動ドライバーと並列にトランジスタサイズがモータ駆動ドライ バーより小さなＣＭＯＳインバータとを有し、モータ駆動ドライバーとＣＭＯＳ インバータとは動作タイミングをずらす。

【００１３】

【作用】

このようにしてモータ駆動ドライバーと並列にＣＭＯＳインバータを有する回 路構成にすることにより、モータ駆動ドライバーの出力がハイインピーダンスに なる期間をなくし、モータ駆動時の電源ノイズを低減することが可能となる。

【００１４】

【実施例】

以下本考案の実施例を図１の回路図と、図２波形図に基づいて説明する。

【００１５】 図１に示すように、第１の入力信号４によって動作するＰＭＯＳ２と、第２の 入力信号５によって動作するＮＭＯＳ３とからなるモータ駆動ドライバー１と並 列に、第３の入力信号８によって動作するＣＭＯＳインバータ７を配置する。

【００１６】 このＣＭＯＳインバータ７は、１個のＰチャネル型電界効果トランジスタと１ 個のＮチャネル型電界効果トランジスタとからなり、Ｐチャネル型電界効果トラ ンジスタのゲートとＮチャネル型電界効果トランジスタのゲートとを接続し、ま たさらにＰチャネル型電界効果トランジスタのドレインとＮチャネル型電界効果 トランジスタのドレインとを接続した信号反転回路である。

【００１７】 このとき外部のモータを駆動する出力信号６を、モータ駆動ドライバー１の出 力と、このモータ駆動ドライバー１に並列に配置するＣＭＯＳインバータ７の出 力とを合成して作り出す。

【００１８】 ＰＭＯＳ２とＮＭＯＳ３とは、電流供給能力を大きくするために出力インピー ダンスを小さくし、ＣＭＯＳインバータ７は貫通電流を小さくするために出力イ ンピーダンスを大きくする。

【００１９】 トランジスタサイズの一例としては、すべてのゲート長を２μｍとし、モータ 駆動ドライバー１のＰＭＯＳ２のゲート幅を１０００μｍ、ＮＭＯＳ３のゲート 幅を５００μｍ、ＣＭＯＳインバータ７を構成するＰチャネル型電界効果トラン ジスタのゲート幅を１０μｍ、Ｎチャネル型電界効果トランジスタのゲート幅を ５μｍとする。すなわちモータ駆動ドライバー１よりＣＭＯＳドライバー７のト ランジスタサイズを小さくする。

【００２０】 図２にモータ駆動ドライバー１の貫通電流を少なくして、かつモータ駆動ドラ イバー動作時のノイズを低減するための入力波形を示す。

【００２１】 第１の入力波形９と第２の入力波形１０のタイミングをずらすことによって、 モータ駆動ドライバー１の出力を第１の時間１２と第２の時間１３との期間はハ イインピーダンスにしてこれの貫通電流をなくし、同時にモータ駆動ドライバー １の出力がハイインピーダンスになっている間に図１のＣＭＯＳインバータ７の 第３の入力波形１１を反転させる。

【００２２】 ＣＭＯＳインバータ７をモータ駆動ドライバー１と並列に配置することによっ て、外部のモータを駆動する出力信号６は常時確定するので、モータ駆動時のノ イズは低減する。

【００２３】 なお以上の実施例の説明では、グラウンド電位をＶＤＤにしたときの例につい て説明したが、グラウンド電位をＶＳＳにしても良い。

【００２４】

【考案の効果】

以上の説明で明らかなように、本考案の半導体集積回路においては、モータ駆 動ドライバーと、このモータ駆動ドライバーと並列にトランジスタサイズがモー タ駆動ドライバーより小さなＣＭＯＳインバータを設けている。

【００２５】 このため出力インピーダンスの小さなモータ駆動ドライバーと並列に出力イン ピーダンスの大きなＣＭＯＳインバータを配置することによって、モータ駆動時 のノイズが低減し、安定したモータ駆動が可能となる。

【図面の簡単な説明】

【図１】本考案における半導体装置を示す回路図であ
る。

【図２】本考案における半導体装置の入力信号波形を示
す波形図である。

【図３】従来例における半導体装置を示す回路図であ
る。

【図４】従来例における半導体装置の入力信号波形を示
す波形図である。

【符号の説明】

１ モータ駆動ドライバー ４ 第１のの入力信号 ５ 第２のの入力信号 ７ ＣＭＯＳインバータ ８ 第３の入力信号

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 モータ駆動ドライバーと、モータ駆動ド
   ライバーと並列にトランジスタサイズがモータ駆動ドラ
   イバーより小さなＣＭＯＳインバータとを有することを
   特徴とする半導体集積回路。