JP2898156B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、内部回路とパッドとの
間に出力バッファを配してなる半導体集積回路に関し、
特に、スイッチングノイズを抑制する回路を備えた半導
体集積回路に関するものである。

【０００２】

【従来の技術】図４はこの種の一般的な半導体集積回路
の出力部の構成図であり、１０はパッド、２０は出力バ
ッファを表す。出力バッファ２０は、その出力端子がパ
ッド１０に接続されるＣＭＯＳ（相補型ＭＯＳ、以下同
じ）によって形成された終段バッファ２１と、この終段
バッファ２１のｐＭＯＳトランジスタ２１ａ及びｎＭＯ
Ｓトランジスタ２１ｂを夫々駆動する第１及び第２のド
ライバ２２，２３と、これらドライバ２２，２３の共通
ゲート端子に内部回路からの論理信号を、順に増幅して
導く各インバータ２４、２５とで構成されている。

【０００３】各ドライバ２２、２３は、ｐＭＯＳトラン
ジスタ２２ａ、２３ａとｎＭＯＳトランジスタ２２ｂ、
２３ｂとを、電源電圧Ｖ_DDと接地電位ＧＮＤとの間に直
列に接続し、各ゲート端子を共通に接続して、ＣＭＯＳ
回路を構成している。

【０００４】上記構成の出力バッファ２０では、ドライ
バ２４の出力がＨｉｇｈレベルのときに第１のドライバ
２２のｎＭＯＳトランジスタ２２ｂがオン、終段バッフ
ァ２１のｐＭＯＳトランジスタ２１ａがオンとなり、パ
ッド１０にＨｉｇｈレベルの信号が出力される。

【０００５】他方、ドライバ２４の出力がＬｏｗレベル
のとき、第２のドライバ２３のｐＭＯＳトランジスタ２
３ａがオン、終段バッファ２１のｎＭＯＳトランジスタ
２１ｂがオンとなり、Ｌｏｗレベルの信号が出力され
る。

【０００６】ところで、このような出力バッファにおい
ては、入力される論理信号の変化時に、スイッチングノ
イズを発生する場合がある。そこで、このスイッチング
ノイズを低減する方策として、従来は、図５に示すよう
に、第１のドライバ２２のｐＭＯＳトランジスタ２２ａ
とｎＭＯＳトランジスタ２２ｂとの間に、そのゲート端
子が出力端子と導通接続されたｐＭＯＳトランジスタ２
２ｃを付加すると共に、第２のドライバ２３のｐＭＯＳ
トランジスタ２３ａとｎＭＯＳトランジスタ２３ｂとの
間に、そのゲート端子が入力端子と導通接続されたｎＭ
ＯＳトランジスタ２３ｃを付加していた。

【０００７】

【発明が解決しようとする課題】このような構成をとる
と、終段バッファ２１のｐＭＯＳトランジスタ２１ａに
入力される接地電位信号、ｎＭＯＳトランジスタ２１ｂ
に入力される電源電位信号の絶対値が抑えられ、論理信
号の変化に伴うスイッチングノイズの影響が緩和され
る。しかしながら、この構成では、スイッチング時のみ
ならず、通常の出力レベルも抑えられるという問題があ
った。

【０００８】本発明は、かかる問題点に鑑みてなされた
もので、その目的とするところは、論理信号の変化に伴
うスイッチングノイズを抑制すると共に、終段バッファ
の動作に影響を与えない回路を備えた半導体集積回路を
提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、終段バッファに導かれる信号の絶対値
を、論理信号の変化時のみ抑えるようにした。

【００１０】具体的には、従来の一般的な半導体集積回
路の構成において、その電位が接地電位を起点に電源電
位に達しない中間電位まで上昇する中間上昇信号と、電
源電位を起点に接地電位に達しない中間電位まで下降す
る中間下降信号とを、夫々、内部回路から送られる論理
信号の変化に対応して選択生成する中間電位信号生成回
路を設け、中間下降信号を第１のドライバの接地端子、
中間上昇信号を第２のドライバの電源端子に夫々導くよ
うにした。

【００１１】なお、この中間電位信号生成回路は、中間
上昇信号及び中間下降信号の生成後、一定時間経過した
時点で、各信号の電位を夫々電源電位及び接地電位に変
化させる構成とすることが好ましい。

【００１２】

【作用】内部回路から送られる論理信号が、論理”１”
から論理”０”に変化すると、中間電位信号生成回路が
その変化に対応して中間上昇信号を生成する。この中間
上昇信号は、第２のドライバの電源端子に導かれる。従
って、第２のドライバからは、この論理信号の変化に伴
って徐々にその電位が上昇する中間上昇信号が出力さ
れ、このドライバ出力が終段バッファのｎＭＯＳトラン
ジスタに与えられる。

【００１３】他方、前記論理信号が、論理”０”から論
理”１”に変化するときは、中間電位信号生成回路がそ
の変化に対応して中間下降信号を生成する。この中間下
降信号は第１のドライバの接地端子に導かれる。第１の
ドライバからは、論理信号の変化に伴って徐々にその電
位が下降する中間下降信号が出力され、このドライバ出
力が終段バッファのｐＭＯＳトランジスタに与えられ
る。

【００１４】これにより、終段バッファへの入力信号の
絶対値の急激な変化が抑制され、スイッチングノイズが
低減する。

【００１５】なお、これら中間上昇信号及び中間下降信
号は、一定時間経過後は通常の電源電位及び接地電位に
変化するので、終段バッファの通常動作に影響を与えな
ることはない。

【００１６】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１７】図１は本発明の一実施例に係る半導体集積
回路の出力部構成図であり、従来回路を表す図４及び図
５に対応する。本発明は、従来回路を改良したものであ
り、図４の構成と同一要素については同一符号を付して
その説明を省略する。

【００１８】図１を参照すると、この実施例の半導体集
積回路は、従来の半導体集積回路の構成に中間電位信号
生成回路１を付加したものである。

【００１９】この中間電位信号生成回路１は、例えば、
電源ライン側の二段ｐＭＯＳトランジスタ１ａ，１ｂと
接地端子側の二段ｎＭＯＳトランジスタ１ｃ，１ｄとを
直列に接続すると共に、二段ｐＭＯＳトランジスタ１
ａ，１ｂの共通端子をｐＭＯＳトランジスタ１ｅを介し
て接地し、二段ｎＭＯＳトランジスタ１ｃ，１ｄの共通
端子をｎＭＯＳトランジスタ１ｆを介して電源ラインに
導通接続する。更に、ｐＭＯＳトランジスタ１ｅ，ｎＭ
ＯＳトランジスタ１ｆの各ゲート端子と、ｐＭＯＳトラ
ンジスタ１ｂとｎＭＯＳトランジスタ１ｃとの共通端子
とを導通接続して構成する。この回路は、良く知られた
シュミットトリガ回路を応用したものである。

【００２０】そして、２段ｐＭＯＳトランジスタ１ａ，
１ｂの共通端子と第２のドライバ２３の電源端子、２段
ｎＭＯＳトランジスタ１ｃ，１ｄの共通端子と第１のド
ライバ２２の接地端子１ｂとを夫々導通接続している。
その他の構成は、図４と同じである。

【００２１】図２は上記中間電位信号生成回路１の各部
信号説明図、図３はその動作タイミング図である。以
下、図１乃至図３を参照して本実施例の動作を説明す
る。

【００２２】いま、インバータ２４の出力信号Ａが論
理”１”から論理”０”に変化すると、中間電位信号生
成回路１の２段ｐＭＯＳトランジスタ１ａ，１ｂの共通
端子の信号Ｂが図３の破線のように、中間電位Ｖａまで
上昇する（中間上昇信号）。このとき、第２のドライバ
２３のｐＭＯＳトランジスタ２３ａがオンするので、中
間電位Ｖａの信号は、この第２のドライバ２３の電源端
子を経て終段バッファ２１のｎＭＯＳトランジスタ２１
ｂに導かれる。

【００２３】中間電位信号生成回路１では、一定時間経
過後、ｐＭＯＳトランジスタ１ｂとｎＭＯＳトランジス
タ１ｃとの共通端子の信号Ｃが接地電位から電源電位ま
で立ち上がるので、ｐＭＯＳトランジスタ１ｅがオフさ
れる結果、２段ｐＭＯＳトランジスタ１ａ，１ｂの電源
電位がｐＭＯＳトランジスタ１ａを介して第２のドライ
バ２３の電源端子に与えられ、通常動作が可能となる。

【００２４】他方、インバータ２４の出力信号Ａが論
理”０”から論理”１”に変化すると、中間電位信号生
成回路１の２段ｎＭＯＳトランジスタ１ｃ，１ｄの共通
端子の信号Ｄが、図３の破線のように、中間電位Ｖｂま
で下降する（中間下降信号）。このとき、第１のドライ
バ２２のｎＭＯＳトランジスタ２２ｂがオンするので、
中間電位Ｖｂの信号は、この第１のドライバ２２の接地
端子を経て終段バッファ２１のｐＭＯＳトランジスタ２
１ａに導かれる。

【００２５】一定時間経過後は、中間電位信号生成回路
１のｐＭＯＳトランジスタ１ｂとｎＭＯＳトランジスタ
１ｃとの共通端子の信号Ｃが電源電位から接地電位まで
立ち下がるので、ｎＭＯＳトランジスタ１ｆがオフされ
る結果、２段ｎＭＯＳトランジスタ１ｃ、１ｄの接地電
位がｎＭＯＳトランジスタ１ｄを介して第１のドライバ
２２の接地端子に与えられ、通常動作が可能となる。

【００２６】このように、本実施例によれば、論理信号
の変化時のみに終段バッファに中間電位の信号Ｖａ，Ｖ
ｂを入力することができ、スイッチングノイズが大幅に
低減する。また、論理信号の変化後は、第１のドライバ
２２の接地端子、第２のドライバの電源端子が、夫々中
間電位Ｖｂ，Ｖａから接地電位、電源電位に変わるの
で、終段バッファ２１の正常動作を維持することができ
る。

【００２７】なお、本実施例では、シュミットトリガ回
路を応用した中間電位信号生成回路１を付加し、その電
位が、図３に示すように直線的に上昇又は下降する中間
電位信号を生成する例について説明したが、これら中間
電位信号の電位は、過渡的に上昇又は下降するものであ
っても良い。

【００２８】

【発明の効果】以上、詳細に説明したように、本発明で
は、論理信号の変化時に対応して、中間電位信号生成回
路から中間電位の信号を第１及び第２のドライバの接地
端子又は電源端子に導き、終段バッファへの入力信号を
徐々に増減させる構成としたので、論理信号の変化時の
スイッチングノイズを低減することができる。

【００２９】また、論理信号の変化後一定時間経過した
時点で、第１及び第２のドライバの接地端子又は電源端
子を正規の接地電位又は電源電位に変化させるようにし
たので、論理信号変化後は、終段バッファが通常の動作
状態を確保することができ、これにより動作信頼性の高
い半導体集積回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体集積回路の出力
部の構成図である。

【図２】本実施例で付加する中間電位信号生成回路の構
成図である。

【図３】上記中間電位信号生成回路の各部の動作タイミ
ング図である。

【図４】従来の半導体集積回路の出力部の構成図であ
る。

【図５】スイッチングノイズ対策を施した従来の半導体
集積回路の構成図である。

【符号の説明】

１…中間電位信号生成回路、１０…パッド、２０…出力
バッファ、２１…終段バッファ、２２，２３…ドライバ
（インバータ）、２４，２５…インバータ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 内部回路から送られた論理信号を出力バ
   ッファを介してパッドに導く構成の半導体集積回路であ
   って、 前記出力バッファは、 互いに相補的に駆動されるｐＭＯＳトランジスタとｎＭ
   ＯＳトランジスタとを有し、この出力端子が前記パッド
   に接続された終段バッファと、 前記内部回路から送られた論理信号に基き、この終段バ
   ッファのｐＭＯＳトランジスタを駆動する第１のドライ
   バと、 前記内部回路から送られた論理信号に基き、この終段バ
   ッファのｎＭＯＳトランジスタを駆動する第２のドライ
   バとを有しており、 接地電位を起点として電源電位に達しない電位まで上昇
   する中間上昇信号と電源電位を起点として接地電位に達
   しない電位まで下降する中間下降信号とを、前記論理信
   号の変化に対応して選択生成する中間電位信号生成回路
   をさらに設け、 前記中間下降信号を前記第１のドライバの接地端子に与
   える共に、前記中間上昇信号を前記第２のドライバの電
   源端子に与えて成る半導体集積回路。
2. 【請求項２】 前記中間電位信号生成回路は、前記中間
   上昇信号及び中間下降信号の生成後、一定時間経過した
   時点で、各信号の電位を夫々電源電位及び接地電位に変
   化させることを特徴とする請求項１記載の半導体集積回
   路。