KR880006790A - Mos전계효과 트랜지스터와 이를 포함한 집적회로 및 그 회로의 제조방법 - Google Patents
Mos전계효과 트랜지스터와 이를 포함한 집적회로 및 그 회로의 제조방법 Download PDFInfo
- Publication number
- KR880006790A KR880006790A KR870012959A KR870012959A KR880006790A KR 880006790 A KR880006790 A KR 880006790A KR 870012959 A KR870012959 A KR 870012959A KR 870012959 A KR870012959 A KR 870012959A KR 880006790 A KR880006790 A KR 880006790A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- region
- layer
- transistor
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract 13
- 239000010703 silicon Substances 0.000 claims abstract 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 12
- 238000009792 diffusion process Methods 0.000 claims abstract 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 238000000407 epitaxy Methods 0.000 claims abstract 3
- 230000010354 integration Effects 0.000 claims abstract 2
- 238000003475 lamination Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims 7
- 238000005530 etching Methods 0.000 claims 6
- 229920002120 photoresistant polymer Polymers 0.000 claims 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims 5
- 239000002019 doping agent Substances 0.000 claims 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 5
- 230000000873 masking effect Effects 0.000 claims 4
- 150000002500 ions Chemical class 0.000 claims 3
- 229910052751 metal Inorganic materials 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 3
- 238000007254 oxidation reaction Methods 0.000 claims 3
- 239000013078 crystal Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 2
- 238000001465 metallisation Methods 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 230000030279 gene silencing Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 238000000197 pyrolysis Methods 0.000 claims 1
- -1 silicon ions Chemical class 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 MOS전계효과 트랜지스터구조의 절반에 해당하는 측단면도.
제2도는 제1도구조의 에피텍셜층과 기판에 나타나는 도핑프로 파일을 설명하는 다이어그램.
제3도는 본 발명에 따른 CMOS집적회로의 제조에 대한 연속적인 기본공정단계로서, 에피텍셜층의 도핑이 적층에 이어서 실행되는것을 설명하는 일부의 기판 및 그 위의 구조를 나타내는 측단면도.
Claims (14)
- 트랜지스터가 금속실사이드로 된 셀프 얼라인된 소오스/드레인 터미널과 함께 실리콘 기판에서 극히 얇은 소오소/드레인영역을 가지고 그리고 절연층에 의해 기판표면으로부터 분리되고 소오스 및 드레인영역 사이에 위치되는 트랜지스터의 채널영역 위에 배열되는 게이트 전극을 가지며, 상기 게이트의 측벽에 측벽 산화물층이 제공되는, 집적회로의 능동 트랜지스터영역을 한정하는 필드산화물 구역 사이에 배열되는 MOS전계효과 트랜지스터 구조에 있어서, 게이트 전극과 필드산화물 구역 사이의 기판 표면 영역에는 선택적인 에피텍시에 의해 형성되는 단결정의 도핑된 실리콘층이 제공되고, 상기층은 기판에 소오스 및 드레인영역을 제조하기 위한 확산원으로 그리고 그 위에 놓이는 실리사이드 소오스/드레인 터미널의 터미널로서 이용되는 것을 특징으로 하는 MOS전계효과 트랜지스터.
- 트랜지스터가 기판에서의 극히 얇은 소오스/드레인영역, 금속실리사이드로된 셀프 얼라인된 소오스/드레인 터미널, 그리고 n채널 및 p채널 트랜지스터의 소오스 및 드레인영역 사이에 위치된 트랜지스터 채널위에 배열된 게이트 전극을 가지고, 상기 게이트 적극이 기판 표면으로부터 분리되고 측벽산화물층을 구비한, 실리콘 기판에서 회로의 능동 트랜지스터 구역을 한정하고 분리하는 필드산화물 구역을 가지는 상보형MOS(CMOS) 트랜지스터를 포함하는 고집적회로에 있어서, 각 타입의 트랜지스터의 게이트 전극과 각각의 트랜지스터영역을 한정하는 필드산화물영역 사이의 기판 표면 영역에는 선택적인 에피텍시에 의해 형성되는 단결정의 도핑된 실리콘층이 제공되고, 상기층은 기판에 소오스 및 드레인영역을 제조하기 위한 확산원으로 그리고 그 위에 놓이는 실리사이드 소오스/드레인 터미널로의 터미널 연결로서 이용되는 것을 특징으로 한는 상보형 MOS전계효과 트랜지스터를 포함하는 집적회로.
- 제2항에 있어서, 상기 에피텍셜 단결정 실리콘층이 최대의 두께인 400m를 가지며, 그것의 도핑이 기판에서의 도핑프로파일과 다르지 않는 것인 것을 특징으로 하는 상보형 MOS전계효과 트랜지스터를 포함하는 집점회로.
- 제2항에 있어서, 상기 에피텍셜 단결정 실리콘층이 300 내지 500nm범의의 두께를 가지고, 형성된 층에서의 도핑이 균일하고 도핑프로파일이 기판의 고핑에 급격한 단계를 이루는 도핑을 갖는 것을 특징으로 하는 상보형 MOS전계효과 트랜지스터를 포함하는 집적회로.
- a) 각 타입의 트랜지스터를 위한 p 및 n트로프가 제공되어 있는 실리콘 가판 위에 LOCOS공정을 이용하여 필드산화물 구역을 형성하고, b) 게이트 산화를 실행하고, c) SiO2층이 제공된 게이트 전극을 구조화하고, 산화로 게이트 전극의 측벽위에 측벽산화물을 형성하고, d) 회로의 트랜지스터의 차후의 소오스/드레인영역에 해당하는 기판 표면 부분을 노출시키기 위한 이방성 에칭을 실행하고, e) 300 내지 400nm범위의 두께로 노출된 기판 표면 위에 n도핑된 단결정 실리콘층의 선택적인 에픽텍셜 적층을 실행하고, f) 제2의 도전타임의 소오스/드레인영역에 해당하는 영역의 앞선 포토레지스트 마스킹후 제1의 도전타입의 소오스/드레인 영역을 형성하기 위해 비도핑된 에피텍셜 실리콘 양 속으로 제1의 도전타입의 이온을 사용한 이온 주입단계를 실행하고, g) 사용된 프로레지스트마스크를 제거하고, h) 제1의 도전타임의 소오스/드레인영역에 해당하는 영역의 앞선 포토레지스트 마스킹후 제2의 도전타입의 소오스/드레인 영역을 형성하기 위해 비도핑된 에피텍셜 실리콘층 속으로 제2의 도전타입의 이온을 사용한 이온주입 단계를 실행하고, i) 사용된 프토레지스트 마스크를 제거하고, j) 소오스/드레인 터미널을 형성하기 위해 소오스/드레인영역에서 에피텍셜층의 표면의 실리사이딩을 실행하고, k) 확산에 의해 기판에 2타입의 트랜지스터의 소오스/드레인영역의 공통형성을 위한 고온처리를 실행하고, l) 중간절연층을 형성하고, 거기에 소오스/드레인 터미널과 게이트 전극으로 콘낵홀을 형성하고, 그리고 공지된 방법으로 금속화를 실행하는 공정단계로 이루어지는 제2항 또는 제3항에서 설명된 바와 같은 상보형 Mos전계효과 트랜지스터를 포함하는 직접회로의 제조방법.
- 제5항에 있어서, 공정단계 g)와 h) 사이에 소오스/드레인영역의 예비 비정질화가 실리콘이온의 주입에 의해 실행되는 것을 특징으로 하는 방법.
- 제5항 또는 제6항에 있어서, 언제든지 이물질이 삽입될 때에는 이중주입단계가 저에너지로 초기에 실행되는 것을 특징으로 하는 방법.
- a) 각 타입의 트랜지스터를 위한 p 및 n트로프가 제공되어 있는 실리콘기판 위에 LOCOS공정을 이용하여 필드산화물 구역을 형성하고, b) 게이트 산화를 실행하고, c) SiO2층이 제공된 회로의 게이트 전극을 구조화하고, d) SiO2층을 적층하고, 제2의 도전타입의 소오스/드레인영역에 해당하는 영역의 SiO2마스킹을 위한 포토레지스트 마스크단계를 실행하고, e) 제1의 도전타입의 소오스/드레인영역에 해당하는 영역에 있는 기판 표면을 노출시키기 위한 이방성 에칭을 실행하고, f) 제1의 타입의 트랜지스터이 게이트를 위한 측벽산화물층을 형성하고, g) 포토레지스트 마스크를 제거하고, h) 300내지 500nm범위의 두께로 에칭에 의해 노출된 상기 기판 표면 위에 제1의 도전타입의 도펀트를 포함하는 단결정 실리콘층의 선택적인 에피텍셜 적층을 실행하고, i) 보호산화물층을 형성하기 위한 산화단계를 실행하고, j) 제1의 도전타입의 영역에 포토레지스트 마스크를 가하고, k) 제2의 도전타입의 소오스/드레인영역에 해당하는 기판 표면을 노출 시키기 위한 이방성 에칭을 실행하고, l) 제2의 타입의 트랜지스터의 게이트를 위한 측벽산화물 층을 형성하고, m) 포토레지스트 마스크를 제거하고, n) 300내지 500nm범위의 두께로 에칭에 의해 노출된 상기 표면위에 제2의 도전타입의 도펀트를 포함한 단결정 실리콘층의 선택적인 에픽텍셜 적층을 실행하고, o) 제1의 도전타입의 트랜지스터영역 상의 보호산화물층을 제거한 후 소오스/드레인 터미널을 형성하기 위해 소오스/드레인영역에 있는 에피텍셜 실리콘층 표면의 실리사이딩을 실행하고, p) 확산에 의해 기판에서 그 타입의 트랜지스터의 소오스/드레인영역의 공통형성을 위한 고온처리를 실행하고, q) 중간 절연층을 형성하고, 거기에 소오스/드레인 터미널 및 게이트 전극으로 콘택홀을 형성하고, 그리고 공지된 방법으로 금속화를 실행하는 공정단계로 이루어지는 제2항 또는 제4항에서 설명된 바와 같은 상보형 mos전계효과 트랜지스터를 포함하는 집적회로의 제조방법.
- 제5항 내지 제8항중 어느 한 항에 있어서, 제1의 도전타입을 위한 도펀트로서 인이 사용되고, 제2의 도전타입을 위한 도펀트로서 붕소가 사용되는 것을 특징으로 하는 방법.
- 제5항 내지 제9항 중 어느 항에 있어서, 도펀트의 공통확산을 위한 고온처리는 900℃에서 적어도 30분 동안 실행되는 것을 특징으로 하는 방법.
- 제5항 내지 제10항 중 어느 한 항에 있어서, 소오스/드레인 터미널의 실리사이딩이 어니일링에 이온케소오드 스퍼터링에 의해 고용융점을 갖는 금속, 바람직하게 탄탈륨 또는 티탄늄을 적층함으로서 실행되는 것을 특징으로 하는 방법.
- 제5항 내지 제11항에 있어서, 가스상태로부터의 에피텍셜 실리콘 적층은 저압에서 할로질린의 열분해에 의해 실행되는 것을 특징으로 하는 방법.
- 제5항 내지 제12항에 있어서, 이방성 에칭단계가 산소 및 플루오린을 포함하는 분위기의 플라즈마 에칭에 의해 실행되는 것을 특징으로 하는 방법.
- 제5항 내지 제12항에 있어서, 테트라-에틸-오르토실리케이트의 분해에 의해 제조된 SiO2층은 절연층 또는 마스킹 산화물 층으로 이용되는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3639356.8 | 1986-11-18 | ||
| DE3639356 | 1986-11-18 | ||
| DEP3639356.8 | 1986-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880006790A true KR880006790A (ko) | 1988-07-25 |
| KR970000535B1 KR970000535B1 (ko) | 1997-01-13 |
Family
ID=6314191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870012959A KR970000535B1 (ko) | 1986-11-18 | 1987-11-18 | Mos 전계효과 트랜지스터 및 그 회로 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4885617A (ko) |
| EP (1) | EP0268941B1 (ko) |
| JP (1) | JP2816353B2 (ko) |
| KR (1) | KR970000535B1 (ko) |
| AT (1) | ATE75075T1 (ko) |
| CA (1) | CA1284392C (ko) |
| DE (1) | DE3778311D1 (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5142641A (en) * | 1988-03-23 | 1992-08-25 | Fujitsu Limited | CMOS structure for eliminating latch-up of parasitic thyristor |
| US4998150A (en) * | 1988-12-22 | 1991-03-05 | Texas Instruments Incorporated | Raised source/drain transistor |
| EP0606114A1 (en) * | 1989-08-11 | 1994-07-13 | Seiko Instruments Inc. | Method of producing field effect transistor |
| US5006911A (en) * | 1989-10-02 | 1991-04-09 | Motorola, Inc. | Transistor device with high density contacts |
| US5102816A (en) * | 1990-03-27 | 1992-04-07 | Sematech, Inc. | Staircase sidewall spacer for improved source/drain architecture |
| JPH05504869A (ja) * | 1990-03-27 | 1993-07-22 | シマテク，インコーポレイテッド | 進歩したソース／ドレイン構造用の階段状側壁スペーサ |
| EP0505877A2 (en) * | 1991-03-27 | 1992-09-30 | Seiko Instruments Inc. | Impurity doping method with adsorbed diffusion source |
| JPH0555250A (ja) * | 1991-08-28 | 1993-03-05 | Rohm Co Ltd | 半導体装置およびその製法 |
| US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
| US5200352A (en) * | 1991-11-25 | 1993-04-06 | Motorola Inc. | Transistor having a lightly doped region and method of formation |
| ATE169350T1 (de) * | 1992-12-04 | 1998-08-15 | Siemens Ag | Verfahren zur herstellung eines seitlich begrenzten, einkristallinen gebietes mittels selektiver epitaxie und dessen anwendung zur herstellung eines bipolartransistors sowie eines mos-transistors |
| US5416034A (en) * | 1993-06-30 | 1995-05-16 | Sgs-Thomson Microelectronics, Inc. | Method of making resistor with silicon-rich silicide contacts for an integrated circuit |
| US5409853A (en) * | 1994-05-20 | 1995-04-25 | International Business Machines Corporation | Process of making silicided contacts for semiconductor devices |
| US5710450A (en) * | 1994-12-23 | 1998-01-20 | Intel Corporation | Transistor with ultra shallow tip and method of fabrication |
| US5741737A (en) * | 1996-06-27 | 1998-04-21 | Cypress Semiconductor Corporation | MOS transistor with ramped gate oxide thickness and method for making same |
| DE19711481A1 (de) * | 1997-03-19 | 1998-10-08 | Siemens Ag | Verfahren zur Herstellung eines vertikalen MOS-Transistors |
| JP3485435B2 (ja) * | 1997-04-04 | 2004-01-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
| DE59813593D1 (de) * | 1997-04-29 | 2006-07-27 | Infineon Technologies Ag | Verfahren zur Herstellung einer CMOS-Schaltungsanordnung |
| DE19718167C1 (de) * | 1997-04-29 | 1998-06-18 | Siemens Ag | MOS-Transistor und Verfahren zu dessen Herstellung |
| KR100246602B1 (ko) * | 1997-07-31 | 2000-03-15 | 정선종 | 모스트랜지스터및그제조방법 |
| US5994736A (en) * | 1997-09-22 | 1999-11-30 | United Microelectronics Corporation | Semiconductor device having buried gate electrode with silicide layer and manufacture method thereof |
| US6372590B1 (en) | 1997-10-15 | 2002-04-16 | Advanced Micro Devices, Inc. | Method for making transistor having reduced series resistance |
| DE19746418C1 (de) * | 1997-10-21 | 1999-03-04 | Siemens Ag | Verfahren zur Herstellung einer CMOS-Schaltungsanordnung |
| US6326675B1 (en) * | 1999-03-18 | 2001-12-04 | Philips Semiconductor, Inc. | Semiconductor device with transparent link area for silicide applications and fabrication thereof |
| DE19943114B4 (de) | 1999-09-09 | 2007-12-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOS-Transistors |
| KR100500443B1 (ko) * | 2002-12-13 | 2005-07-12 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
| US6869850B1 (en) * | 2002-12-20 | 2005-03-22 | Cypress Semiconductor Corporation | Self-aligned contact structure with raised source and drain |
| US6867472B2 (en) | 2003-01-08 | 2005-03-15 | Infineon Technologies Ag | Reduced hot carrier induced parasitic sidewall device activation in isolated buried channel devices by conductive buried channel depth optimization |
| US7081655B2 (en) * | 2003-12-03 | 2006-07-25 | Advanced Micro Devices, Inc. | Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect |
| KR100597462B1 (ko) | 2003-12-31 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 제조방법 |
| US7323377B1 (en) | 2004-03-26 | 2008-01-29 | Cypress Semiconductor Corporation | Increasing self-aligned contact areas in integrated circuits using a disposable spacer |
| US10134860B2 (en) * | 2017-03-13 | 2018-11-20 | Nxp B.V. | Semiconductor device having a dielectric layer with different thicknesses and method for forming |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4041518A (en) * | 1973-02-24 | 1977-08-09 | Hitachi, Ltd. | MIS semiconductor device and method of manufacturing the same |
| JPS54881A (en) * | 1977-06-03 | 1979-01-06 | Fujitsu Ltd | Semiconductor device |
| JPS54114187A (en) * | 1978-02-27 | 1979-09-06 | Fujitsu Ltd | Integrated circuit device |
| US4343082A (en) * | 1980-04-17 | 1982-08-10 | Bell Telephone Laboratories, Incorporated | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device |
| JPS57180174A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Manufacturing method for semiconductor device |
| US4419810A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Self-aligned field effect transistor process |
| US4452580A (en) * | 1982-06-07 | 1984-06-05 | Ste D'application Plastique, Mecanique Et Electroniqueet Plastimecanique S.A. | Deep drawing machine for manufacturing receptacles made out of thermoplastic foil material |
| JPS5982768A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 半導体装置の製造方法 |
| DE3304588A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene |
| US4542580A (en) * | 1983-02-14 | 1985-09-24 | Prime Computer, Inc. | Method of fabricating n-type silicon regions and associated contacts |
| JPS59168675A (ja) * | 1983-03-15 | 1984-09-22 | Sony Corp | 半導体装置の製法 |
| US4566914A (en) * | 1983-05-13 | 1986-01-28 | Micro Power Systems, Inc. | Method of forming localized epitaxy and devices formed therein |
| JPS6042866A (ja) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4621276A (en) * | 1984-05-24 | 1986-11-04 | Texas Instruments Incorporated | Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer |
| US4642878A (en) * | 1984-08-28 | 1987-02-17 | Kabushiki Kaisha Toshiba | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions |
| JPS6161463A (ja) * | 1984-09-03 | 1986-03-29 | Oki Electric Ind Co Ltd | 半導体集積回路素子およびその製造方法 |
| US4797718A (en) * | 1986-12-08 | 1989-01-10 | Delco Electronics Corporation | Self-aligned silicon MOS device |
-
1987
- 1987-10-21 US US07/110,885 patent/US4885617A/en not_active Expired - Lifetime
- 1987-11-11 DE DE8787116679T patent/DE3778311D1/de not_active Expired - Lifetime
- 1987-11-11 EP EP87116679A patent/EP0268941B1/de not_active Expired - Lifetime
- 1987-11-11 AT AT87116679T patent/ATE75075T1/de active
- 1987-11-13 JP JP62288264A patent/JP2816353B2/ja not_active Expired - Fee Related
- 1987-11-17 CA CA000551974A patent/CA1284392C/en not_active Expired - Fee Related
- 1987-11-18 KR KR1019870012959A patent/KR970000535B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2816353B2 (ja) | 1998-10-27 |
| DE3778311D1 (de) | 1992-05-21 |
| JPS63141373A (ja) | 1988-06-13 |
| KR970000535B1 (ko) | 1997-01-13 |
| ATE75075T1 (de) | 1992-05-15 |
| US4885617A (en) | 1989-12-05 |
| EP0268941A1 (de) | 1988-06-01 |
| EP0268941B1 (de) | 1992-04-15 |
| CA1284392C (en) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880006790A (ko) | Mos전계효과 트랜지스터와 이를 포함한 집적회로 및 그 회로의 제조방법 | |
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| US5512502A (en) | Manufacturing method for semiconductor integrated circuit device | |
| US7843013B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100354438B1 (ko) | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 | |
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| KR870006677A (ko) | 공유실리콘 기판에 자기정열된 쌍극성 트랜지스터와 상보 mos-트랜지스터를 동시제조하는 공정 | |
| JPS638622B2 (ko) | ||
| KR19990083170A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR910006674B1 (ko) | 반도체 장치의 제조방법 | |
| JPH02303157A (ja) | 非対称ｃｍｏｓ電界効果トランジスタ | |
| JP2924763B2 (ja) | 半導体装置の製造方法 | |
| US5494843A (en) | Method for forming MOSFET devices | |
| KR920010316B1 (ko) | 반도체장치의 제조방법 | |
| KR870010636A (ko) | 낮은 농도로 도핑된 드레인 터미날지역을 가지는 m0s-트랜지스터의 게이트 전극에 측벽마스크층을 제조하기 위한 공정과 이 공정을 사용하여 상보형 mos-트랜지스터를 제조하는 방법 | |
| JPH06216151A (ja) | 半導体装置及びその製造方法 | |
| US6013554A (en) | Method for fabricating an LDD MOS transistor | |
| US20010040259A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH1050860A (ja) | 半導体装置およびその製造方法 | |
| KR920004913B1 (ko) | 반도체장치의 제조방법 | |
| JP3438395B2 (ja) | 半導体装置の製造方法 | |
| KR100192364B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100192470B1 (ko) | 씨엠오에스 인버터 구조 및 제조방법 | |
| JPH05136414A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100260360B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061228 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |