KR920004913B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR920004913B1 KR920004913B1 KR1019880011337A KR880011337A KR920004913B1 KR 920004913 B1 KR920004913 B1 KR 920004913B1 KR 1019880011337 A KR1019880011337 A KR 1019880011337A KR 880011337 A KR880011337 A KR 880011337A KR 920004913 B1 KR920004913 B1 KR 920004913B1
- Authority
- KR
- South Korea
- Prior art keywords
- manufacturing
- forming
- impurity diffusion
- semiconductor device
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 38
- 239000010408 film Substances 0.000 claims description 37
- 239000010409 thin film Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 25
- 229910052796 boron Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 description 6
- 238000009412 basement excavation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제 1 도는 MOS 트랜지스터의 게이트길이와 게이트문턱전압의 상관관계도.
제 2a 도 ∼ 제 2d 도는 본 발명에 따른 반도체장치의 제조공정을 나타낸 단면도.
제 3 도는 본 발명의 다른 실시예에 따른 도랑굴착형 캐패시터의 제조공정중 한 공정을 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : P형 웰
3, 7, 34 : 열산화막 4 : 게이트산화막
5 : 게이트전극 6 : N+층(소오스·드레인 영역)
8, 35 : 금속보론박막 9 : P+층 (소오스·드레인 영역)
10 : SiO2막 11 : 배선
31 : P+기판 32 : 도랑
33 : 누설전류방지용 P+층
[산업상의 이용분야]
본 발명은 MOS형 소자를 갖춘 반도체집적회로의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 반도체집적회로를 구성하는 MOSFET(절연게이트형 전계효과트랜지스터)의 소오스·드레인영역을 형성할 때에는 반도체기판 표면의 소오스·드레인형성영역에 불순물이온을 주입한 후, 그 불순물이온주입에 의해 발생된 결함의 회복 및 이온의 활성화를 위해 900℃ 정도에서 어닐링처리(annealing process)를 행하고 있는데, 이 경우 N채널 MOS트랜지스터의 소오스·드레인은 질량이 크고 열확산계수가 작은 비소를 이용하여 형성되고, 이때 그 소오스·드레인의 접합깊이는 약 0.2μm로 된다.
이에 대해, P채널 MOS 트랜지스터의 소오스·드레인은 질량이 작고 이온주입시의 친입깊이가 깊으면서 열확산계수가 큰 보론을 이용하여 형성되는데, 이때 소오스·드레인의 접합깊이가 약 0.4μm 이상으로 되어 상기 N채널 MOS트랜지스터의 소오스·드레인의 접합깊이에 비해 현저하게 깊게 된다.
그런데, 상기한 바와 같이 P채널 MOS 트랜지스터의 소오스·드레인의 접합깊이가 깊으면, 제 1 도의 점선으로 나타낸 바와 갚이 P채널 MOS 트랜지스터의 게이트길이가 짧아졌을 때의 게이트문턱전압이 대폭 저하되어, 소위 쇼트채널효과(short cha nnel effect)가 현저해지게 된다는 문제가 있었다.
따라서, 앞으로 MOS 트랜지스터소자가 미세화됨에 따라 N채널 MOS 트랜지스터에 대해 쇼트채널효과가 현저하게 될 우려가 있고, 또 다이나믹형 RAM에서 도랑굴착형 캐패시터 등의 도랑내면에 예컨대 P채널의 불순물을 확산시키는 경우 이온주입법을 이용하면 도랑의 측벽이 바닥면에 비해 현저하게 낮은 농도로 된다는 문제가 있으며, 더욱이 BSG(boron silicate glass) 등을 확산원으로 사용하는 종래의 고상확산법(固相擴散法)에서는 고농도의 확산이 곤란하다는 문제도 있다.
[발명의 목적]
본 발명은 상기한 바와 같은 종래의 이온주입법으로는 반도체기판표면에 얕은 불순물확산층을 형성하는 것이 곤란하고, 기판표면에 도랑이 형성되는 경우에는 그 도랑의 내면에 균일한 깊이의 불순물확산층을 형성하는 것이 곤란하며, 또 종래의 고상확산법에서는 고농도의 확산이 곤란하다는 문제점을 해결하기 위해 발명된 것으로, 반도체기판표면에 얕고 균일한 고농도 불순물확산층을 형성할 수 있는 불순물확산방법을 이용한 반도체집적회로의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명에 따른 반도체집적회로의 제조방법은, 반도체기판표면에 불순물확산층을 갖는 반도체집적회로의 제조방법에 있어서, 상기 반도체기판상에 불순물확산시의 마스크로 되는 절연막을 형성하는 공정과, 상기 불순물확산층의 형성예정영역상의 상기 절연막을 제거하는 공정, 상기 불순물확산층 형성예정영역의 반도체기판상 및 그 주위의 상기 절연막상에 불순물확산원으로 되는 금속박막을 형성하는 공정 및, 열어닐링처리에 의해 상기 금속박막으로부터 상기 불순물확산층 형성예정영역으로 불순물을 확신시켜 불순물확산층을 형성하는 공정을 구비한 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명의 제조방법에서는, 예컨대 금속박막으로서 금속보론박막을 사용하면 반도체기판의 표면에 균일한 고농도의 P형 불순물확산층을 얕게 형성할 수 있게 된다. 또, 불순물확산층 형성예정영역이 반도체기판의 평탄면에 있는 경우와, 불순물확산층 형성예정영역이 반도체기판에 형성된 흠의 내표면에 있는 경우중 어떤 경우에도 본 발명의 불순물확산방법을 적용할 수가 있다.
또한, 본 발명의 제조방법을 복수의 MOS 트랜지스터를 갖춘 MOS형 반도체집적회로의 제조에 적용하면, 상기 MOS 트랜지스터의 소오스확산층 및 드레인확산층의 접합깊이를 얕게 할 수 있기 때문에, 쇼트채널효과의 원인이 되는 공간전하영역의 확장을 억제할 수 있고, 따라서 쇼트채널효과를 억제할 수 있게 된다.
또, 본 발명의 제조방법을 도랑굴착형 캐패시터를 갖는 반도체집적회로의 제조에 적용하면, 상기 도랑의 내표면에 도랑 상호간의 누설전류 방지층을 균일하게 형성할 수 있다.
또, 본 발명의 제조방법을 소자영역분리용 도랑을 갖는 반도체집적회로의 제조에 적용하면, 상기 도랑의 내표면에 기생채널형성을 방지하기 위한 고농도층을 형성할 수가 있다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
제 2a 도 ∼ 제 2d 도는 CMOS 집적회로에서의 CMOS 트랜지스터의 제조방법중 주요공정을 도시한 도면으로, 먼저 제 2a 도에서 종래와 마찬가지로 N형 반도체기판(1)중에 P형 웰(2; P well)을 형성하고, 기판표면에 소자분리용 열산화막(3)을 선택산화법으로 형성한다. 그후, 기판표면에 게이트산화막(4)을 형성함과 더불어 기판표면에 LPCVD법(감압 CVD법)으로 폴리실리콘층을 퇴적시켜 인을 확산시킨다. 다음, 상기 퇴적된 폴리실리콘층상에 포토레지스트막을 형성하고 리소그래피공정에 의해 상기 포토레지스트막을 패터닝한 후, RIE법(반응성 이온에칭법)으로 게이트전극(5)을 형성한다.
이어서, N채널 MOS 트랜지스터의 형성예정영역에만 비소를 이온주입하고, 어닐링처리를 행하여 주입된 이온을 활성화시킴으로써, 제 2b 도에 도시한 바와 같이 N채널 MOS 트랜지스터의 소오스·드레인영역으로 되는 N+층(6)을 형성한다. 그후, 900℃의 산소분위기중에서 기판(1)을 산화시킴으로써 기판전면에 열산화막(7)을 형성한다. 이 경우, 상기 열산화막(7)의 두께를 기판(1)상에서 150Å 정도로 하면, 반도체기판의 통상의 재질인 단결정실리콘보다 산화되기 쉬운 폴리실리콘으로 형성된 게이트전극(5)상에서의 열산화막(7)의 두께는 400Å 정도로 ehlsek[제 2b 도]. 이어서, N채널 MOS 트랜지스터영역을 레지스트로 덮고, P채널 MOS 트랜지스터 형성예정영역상의 열산화막(7)을 NH4F액으로 제거한 후 상기 레지스트를 제거한다.
다음, 기판표면에 진공증착법으로 50Å 정도의 금속보론박막(8)을 형성하고 850℃의 진공중에서 30분간 어닐링처리를 행하여 P채널 MOS 트랜지스터의 소오스·드레인영역으로 되는 P+층(9)을 형성한 후, 남아 있는 금속보론박막(8)을 700℃에서 미량의 수증기가 혼입되어 있는 수소가스를 포함한 질소가스중에 30분간 놓아 둠으로써 금속보론박막(8)을 BSG(boron silicate glass)화 한다[제 2c 도].
그 다음, NH4F액으로 상기 BSG를 에칭하여 제거하고, CVD법(화학적 기상성장법)으로 기판전면에 SiO2막(10)을 퇴적시킨 후 접촉구멍을 뚫은 다음, 알루미늄막을 중착시켜 패터닝함으로써 배선(11)을 형성한다[제 2d 도].
상기한 본 발명의 실시예에 따르면, N채널 MOS 트랜지스터영역을 열산화막(7)으로 덮은 후 금속보론박막(8)을 불순물확산원으로 하여 확산을 행함으로써, P채널 MOS 트랜지스터의 소오스·드레인영역(9)으로서 매우 얕은 P+접합을 형성할 수 있게 된다. 따라서, P채널 MOS 트랜지스터는 제 1 도에서 실선으로 나타낸 바와 같이 게이트길이가 짧아도 게이트문턱전압의 저하가 작게 되어, 점선으로 나타낸 종래의 특성에 비해 쇼트 채널효과가 현저히 억제되어 된다.
또한, 상술한 바와 같이 P채널 MOS 트랜지스터의 소오스·드렌인영역(9)을 형성할 때 N채널 MOS 트랜지스터영역을 열산화막(7)으로 덮고 있으므로, 금속보론박막(8)을 불순물확산원으로 하여 P채널 MOS 트랜지스터의 소오스·드레인 형성예정영역에 불순물을 확산시켜도 N채널 MOS 트랜지스터영역에서는 보론이 확산되지 않는다. 따라서, N채널 MOS 트랜지스터는 보론확산의 영향을 받지 않게 되므로 종래와 마찬가지로 양호한 특성을 얻게 된다.
한편, 상기 실시예에서는 열산화막(7)이 SiO2막으로 되어 있지만, 그에 한정되지 않고 불순물이 확산되기 어려운 다른 절연박막을 사용해도 좋다. 즉, 예컨대 질화실리콘막을 단독으로 사용하거나, 또는 질화실리콘막을 SiO2막에 겹쳐서 사용해도 무방하다.
여기서, 상기 실시예와 같이 불순물확산원으로 되는 금속보론박막(8)의 중착형성이 가능하게 된 것은 (1)고순도의 보론타게트를 생성할 수 있게 되었고, (2) 산소에 반응하기 쉬운 보론을 타게트로 이용하여 진공증착을 실시하는데에 필요한 고진공(高眞空)기술이 실현되었기 때문이다.
다음, 제 3 도는 본 발명의 다른 실시예에 따른 제조방법의 한 공정을 도시한 단면도로서, 다이나믹 RAM 집적회로에서 도랑굴착형 캐패시터를 형성할 때 P+기판(31; 혹은 P형 웰)의 표면에 형성된 도랑(32)의 내표면에 도랑 상호간 누설전류방지용 P+층(33)을 형성하는 공정을 나타낸 것이다.
즉, 본 실시예에서는 도랑(32)의 내표면을 제외한 기판표면에 그 기판(31)의 표면으로 불순물이 확산되는 것을 방지하기 위한 열산화막(34)을 형성하고, 그 다음 도랑(32)의 내표면을 포함하여 기판표면에 금속보론박막(35)을 형성한 후, 고온의 진공중에서 소정 시간동안 어닐링처리를 행하여 금속보론박막(35)으로부터 도랑(32)의 내표면에 보론을 확산시켜 활성화함으로써, P+층(33)을 도랑(32)의 내표면에 균일하게 고농도로 형성할 수가 있게 된다. 여기서, 상기 금속보론박막(35)으로부터 기판(31)의 표면으로 보론이 확산되는 것을 방지하기 위한 열산화막(34)은 도랑(32)을 형성하기 이전에 형성되어 있는 것을 이용하여도 좋다.
또한, 본 발명은 다른 실시예로서 반도체집적회로내의 MOS 트랜지스터영역분리용 도랑을 형성할 때, P형 기판의 표면에 형성된 도랑의 내표면에 기생채널형성방지용 P-층을 형성하는 경우에도 적용될 수 있다. 이 경우에도, 도랑 이외의 기판표면을 열산화막으로 덮고, 또 도랑의 내표면을 포함한 기판표면에 금속보론박막을 형성한 다음, 고온의 진공중에서 소정 시간동안 어닐링처리를 행하여 금속보론박막으로부터 도랑의 내표면으로 보론을 확산시켜 활성화함으로써, P-층을 도랑의 내표면에 균일하게 형성할 수가 있다.
또한, 상기 각 실시예에서는 P형 불순물을 확산시키기 위해 금속보론박막을 이용하였지만, N형 불순물을 확산시키기 위해서는 상기 실시예와 반대로 P채널 소자영역을 절연박막으로 덮고 기판전면에 N형 불순물 확산원으로 되는 금속박막을 형성한 후 열어닐링처리를 행하여 활성화시키면 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 반도체집적회로에 따르면, 금속박막을 형성한 후 그 금속박막을 불순물 확산원으로 이용함으로써 반도체기판의 표면에 얕고 균일하면서 고농도로 불순물을 확산시킬 수가 있고, 따라서 MOS 트랜지스터의 소오스·드레인을 형성하는 경우에 그 접합깊이를 얕게 함으로써 쇼트채널효과를 억제할 수 있다. 또한, 도랑굴착형 캐패시터의 도랑이나 소자영역분리용 도랑의 내표면에 불순물확산층을 형성하는 경우에도 도랑의 측면 및 바닥면에 균일한 깊이로 불순물확산층을 형성할 수 있게 된다.
Claims (9)
- 반도체기판(1,31)의 표면에 불순물확산층(9,33)을 갖는 반도체장치의 제조방법에 있어서, 상기 반도체기판(1,31)상에 불순물확산시의 마스크로 되는 절연막(7,34)을 형성하는 공정과, 상기 불순물확산층(9,33)의 형성예정영역상의 상기 절연막(7,34)의 일부를 제거하는 공정, 상기 불순물확산층 형성예정영역의 반도체기판(1)상 및 그 주위의 상기 절연막(7,34)상에 불순물 확산원으로 되는 금속박막(8, 35)을 형성하는 공정 및, 열어닐정처리에 의해 상기 금속박막(8,35)으로부터 상기 불순물확산층 형성예정영역으로 불순물을 확산시켜 불순물확산층을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 절연막(7)을 형성하는 공정이 MOS 트랜지스터의 게이트전극(5)을 형성한 후에 시행되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 절연막(7)의 일부를 제거하는 공정이 MOS 트랜지스터의 게이트전극(5)을 형성한 후 형성되는 상기 MOS 트랜지스터의 소오스영역 형성예정부 및 드레인영역 형성예정부의 반도체기판(1) 부분을 노출시키는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 금속박막(8,35)을 형성하는 공정이 진공증착법에 의한 것임을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 반도체기판(1)에 형성된 도랑(32)의 내표면상 및 상기 반도체기판(1)상의 절연막(34)상에 진공증착법으로 상기 금속박막(35)을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 반도체기판(1)을 열어닐링처리하는 공정이 MOS 트랜지스터의 소오스영역 형성예정부 및 드레인영역 형성예정부의 반도체기판(1)으로 불순물을 확산시키는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 절연막(7)이 실리콘산화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 절연막(7)이 실리콘질화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 금속박막(8,35)이 금속보론박막인 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP87-221411 | 1987-09-04 | ||
| JP62221411A JPH0644559B2 (ja) | 1987-09-04 | 1987-09-04 | 半導体集積回路の製造方法 |
| JP62-221411 | 1987-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890005893A KR890005893A (ko) | 1989-05-17 |
| KR920004913B1 true KR920004913B1 (ko) | 1992-06-22 |
Family
ID=16766317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880011337A KR920004913B1 (ko) | 1987-09-04 | 1988-09-02 | 반도체장치의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0305977A3 (ko) |
| JP (1) | JPH0644559B2 (ko) |
| KR (1) | KR920004913B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086016A (en) * | 1990-10-31 | 1992-02-04 | International Business Machines Corporation | Method of making semiconductor device contact including transition metal-compound dopant source |
| US5605861A (en) * | 1995-05-05 | 1997-02-25 | Texas Instruments Incorporated | Thin polysilicon doping by diffusion from a doped silicon dioxide film |
| KR100404169B1 (ko) * | 1996-01-26 | 2004-07-01 | 엘지전자 주식회사 | 반도체소자의제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522165A (en) * | 1975-06-23 | 1977-01-08 | Mitsubishi Electric Corp | Method of thermally diffusing selectively aluminum of semiconductor su bstrate |
| GB2130793B (en) * | 1982-11-22 | 1986-09-03 | Gen Electric Co Plc | Forming a doped region in a semiconductor body |
| JPS60138974A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Corp Res & Dev Ltd | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
| US4569701A (en) * | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
| JPS61156858A (ja) * | 1984-12-28 | 1986-07-16 | Nec Corp | 相補型ｍｏｓ電界効果トランジスタの製造方法 |
| JPH0722138B2 (ja) * | 1985-09-30 | 1995-03-08 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS62266829A (ja) * | 1986-05-14 | 1987-11-19 | Sharp Corp | 浅い接合層の形成方法 |
-
1987
- 1987-09-04 JP JP62221411A patent/JPH0644559B2/ja not_active Expired - Fee Related
-
1988
- 1988-08-30 EP EP19880114150 patent/EP0305977A3/en not_active Withdrawn
- 1988-09-02 KR KR1019880011337A patent/KR920004913B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0305977A2 (en) | 1989-03-08 |
| KR890005893A (ko) | 1989-05-17 |
| JPH0644559B2 (ja) | 1994-06-08 |
| JPS6464315A (en) | 1989-03-10 |
| EP0305977A3 (en) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271566B1 (en) | Semiconductor device having a carbon containing insulation layer formed under the source/drain | |
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
| KR870006677A (ko) | 공유실리콘 기판에 자기정열된 쌍극성 트랜지스터와 상보 mos-트랜지스터를 동시제조하는 공정 | |
| KR880006790A (ko) | Mos전계효과 트랜지스터와 이를 포함한 집적회로 및 그 회로의 제조방법 | |
| JP2924763B2 (ja) | 半導体装置の製造方法 | |
| US6596593B2 (en) | Method of manufacturing semiconductor device employing oxygen implantation | |
| KR920004913B1 (ko) | 반도체장치의 제조방법 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
| US5362661A (en) | Method for fabricating thin film transistor | |
| KR870010636A (ko) | 낮은 농도로 도핑된 드레인 터미날지역을 가지는 m0s-트랜지스터의 게이트 전극에 측벽마스크층을 제조하기 위한 공정과 이 공정을 사용하여 상보형 mos-트랜지스터를 제조하는 방법 | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| KR20050069170A (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| US5192705A (en) | Method for manufacturing semiconductor stacked CMOS devices | |
| KR100336771B1 (ko) | 트랜지스터 형성방법 | |
| US6013554A (en) | Method for fabricating an LDD MOS transistor | |
| KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100307540B1 (ko) | 반도체소자의 제조방법 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JPS61101077A (ja) | 半導体装置の製造方法 | |
| KR100268100B1 (ko) | 트랜치 구조를 이용한 트랜지스터 제조 방법 | |
| KR100216320B1 (ko) | 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |