KR870003506A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR870003506A
KR870003506A KR1019860007817A KR860007817A KR870003506A KR 870003506 A KR870003506 A KR 870003506A KR 1019860007817 A KR1019860007817 A KR 1019860007817A KR 860007817 A KR860007817 A KR 860007817A KR 870003506 A KR870003506 A KR 870003506A
Authority
KR
South Korea
Prior art keywords
decoder
signal
partial
output
address
Prior art date
Application number
KR1019860007817A
Other languages
English (en)
Other versions
KR910009549B1 (ko
Inventor
쇼죠 사이토
슈소 후지이
Original Assignee
와타리 스기이찌로
가부시키가이샤 도오시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타리 스기이찌로, 가부시키가이샤 도오시바 filed Critical 와타리 스기이찌로
Publication of KR870003506A publication Critical patent/KR870003506A/ko
Application granted granted Critical
Publication of KR910009549B1 publication Critical patent/KR910009549B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따른 반도체장치의 논리회로 구성도.
제3도는 본 발명의 다른 실시예에 따른 반도체장치의 논리회로 구성도.
6…ANAD회로(낸드회로) 7…인버터 10…예비디코더 110-11a…어드레스버퍼 120-1215…디코더 130-1315…휴즈소자 16 110-11a…NAND회로(낸드회로) 17…인버터 180-187…부분디코더 190-1915…NAND회로(낸드회로) 200-2015…인버터 210-2115…휴즈소자 22…NOR회로 230-2315…프로그래밍휴즈 280-2815…제2부분디코더 30…예비디코더 Ai-Al…어드레스입력 B0-B15…비트선

Claims (7)

  1. 어드레스신호를 입력받아서 그 어드레스 입력신호와 동상인 신호와 역상인 신호들 송출하도록 된 어드레스 버퍼와, 상기 어드레스 버퍼에서 송출되는 서로 다른 조합의 신호들 입력받아 출력신호를 송출하도록 NAND게이트로 이루어진 부분 디코더,
    상기 부분 디코더로부터 송출되는 서로 다른 조합의 신호를 입력받아 그 어드레스 신호에 의해 지정되는 비트를 선택하기 위한 출력신호를 송출하도록 NAND게이트로 이루어진 주디코더 및,
    상기 부분디코더의 출력단에 연결된 프로그래밍 휴즈소자와 상기 휴즈소자의 신호 출력단측에 연결된 NOR게이트로 이루어진 프로그래머블 디코더로 구성된 넋을 특징으로 하는 여분회로가 구비된 반도체 기억장치.
  2. 제1항에 있어서, 상기 프로그래머블 디코더는 불량비트를 지정하는 주디코더의 프로그램과 동일한 프로그램을 갖도록 휴즈소자가 개방되므로써 어드레스신호가 불량비트를 지정할때 상기 프로그래머블 디코더가 예비비트를 선택하도록 된 것을 특징으로 하는 여분회로가 구비된 반도체 기억장치.
  3. 제2항에 있어서, 상기 프로그래머블 디코더는 상기 부분 디코더에서 상기 불량비트가 연결된 주디코더로 송출되는 것과 동일한 신호가 상기 부분디코더에서 상기 프로그래머블 디코더로 입력되어 지게끔 상기 휴즈소자들이 개방되어 프로그램 되어지도록 된 것을 특징으로 하는 여분회로가 구비된 반도체 기억장치.
  4. 어드레스 신호를 입력받아서 그 어드레스 입력신호와 동상인 신호와 역상인 신호를 송출하도록 된 어드레스버퍼와, 상기 어드레스 버퍼에서 송출되는 서로 다른 조합의 신호를 입력받아 출력신호를 송출하도록 NAND게이트로 이루어진 제1부분 디코더,
    상기 제1부분 디코더에서 송출되는 서로 다른 조합의 신호를 입력받아 출력신호를 송출하도록 NAND게이트로 이루어진 제2부분 디코더,
    상기 제2부분 디코더들에서 송출되는 신호를 입력받아서 그 어드레스 신호에 의해 지정되는 비트를 선택하기 위해 출력신호를 송출하도록 휴즈소자로 이루어진 디코더 및,
    상기 제2부분디코더들의 출력단에 연결된 프로그래밍 휴즈소자와 상기 휴즈소자의 신호출력단에 연결된 NOR게이트로 이루어진 프로그래머블 디코더로 구성된 것을 특징으로 하는 여분회로가 구비된 반도체 기억장치.
  5. 제4항에 있어서, 상기 프로그래머블 디코더는 불량비트를 지정하는 주디코더의 프로그램과 동일한 프로그램을 갖도록 휴즈소자가 개방되므로써 어드레스 신호가 불량비트를 지정할 때 상기 프로그래머블 디코더가 예비비트를 선택하도록 된 것을 특징으로 하는 여분회로가 구비된 반도체 기억장치.
  6. 제4항에 있어서, 상기 프로그래머블 디코더는 제2부분디코더에서 불량비트가 연결된 주디코더로 공급되는 것과 동일한 신호가 제2부분디코더에서 휴즈소자를 통해 상기 프로그래머블 디코더로 공급되게끔 상기 휴즈소자중 하나의 휴즈소자가 개방되어 프로그램 되어지도록 된 것을 특징으로 하는 여분회로가 구비된 반도체 기억장치.
  7. 어드레스 신호를 입력받아서 그 어드레스 입력신호와 동상인 신호와 역상인 신호를 송출하도록 된 어드레스버퍼와,
    상기 어드레스 버퍼에서 송출되는 서로 다른 조합의 신호를 입력받아 출력신호를 송출하도록 NAND게이트로 이루어진 제1단의 부분디코더와 전단의 부분디코더들로부터 송출되는 서로 다른 조합의 신호를 입력받아서 다음단의 부분디코더들로 출력신호를 송출하도록 각각 NAND게이트로 이루어진 제2단의 부분디코더 및 그 다음단의 부분디코더들로 이루어진 여러단위 부분디코더,
    최종단위 부분 디코더들로부터 송출되는 신호를 입력받아서 그 어드레스 신호에 의해 지정되는 비트들 선택하기 위해 출력신호를 송출하도록 휴즈소자로 이루어진 주디코더 및 상기 최종단의 부분디코더 출력단에 연결된 프로그래밍 휴즈소자와 상기 휴즈소자의 신호출력단에 연결된 NOR게이트로 이루어진 프로그래머블 디코더로 구성된 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860007817A 1985-09-18 1986-09-17 용장회로를 구비한 반도체기억장치 KR910009549B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-205747 1985-09-18
JP60205747A JPS6265300A (ja) 1985-09-18 1985-09-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR870003506A true KR870003506A (ko) 1987-04-17
KR910009549B1 KR910009549B1 (ko) 1991-11-21

Family

ID=16511985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860007817A KR910009549B1 (ko) 1985-09-18 1986-09-17 용장회로를 구비한 반도체기억장치

Country Status (5)

Country Link
US (1) US4748597A (ko)
EP (1) EP0215485B1 (ko)
JP (1) JPS6265300A (ko)
KR (1) KR910009549B1 (ko)
DE (1) DE3687205T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695411B2 (ja) * 1986-11-29 1997-12-24 三菱電機株式会社 半導体記憶装置
JPS63168900A (ja) * 1987-01-06 1988-07-12 Toshiba Corp 半導体記憶装置
NL8701085A (nl) * 1987-05-08 1988-12-01 Philips Nv Geheugen met redundante geheugenruimte.
JPH01144719A (ja) * 1987-11-30 1989-06-07 Toshiba Corp リトリガブル・マルチバイブレータ
EP0327861B1 (de) * 1988-02-10 1993-03-31 Siemens Aktiengesellschaft Redundanzdekoder eines integrierten Halbleiterspeichers
JPH01224999A (ja) * 1988-03-04 1989-09-07 Mitsubishi Electric Corp 半導体記憶装置
JPH0283898A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体メモリ装置
JPH07109878B2 (ja) * 1988-11-16 1995-11-22 株式会社東芝 半導体記憶装置
JPH02137364A (ja) * 1988-11-18 1990-05-25 Toshiba Corp 半導体記憶装置
US5022008A (en) * 1989-12-14 1991-06-04 Texas Instruments Incorporated PROM speed measuring method
US5077692A (en) * 1990-03-05 1991-12-31 Advanced Micro Devices, Inc. Information storage device with batch select capability
JP3325456B2 (ja) * 1996-05-22 2002-09-17 株式会社アドバンテスト メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路
US5208775A (en) * 1990-09-07 1993-05-04 Samsung Electronics Co., Ltd. Dual-port memory device
US5157634A (en) * 1990-10-23 1992-10-20 International Business Machines Corporation Dram having extended refresh time
US5276834A (en) * 1990-12-04 1994-01-04 Micron Technology, Inc. Spare memory arrangement
JP2975777B2 (ja) * 1992-08-28 1999-11-10 株式会社東芝 集積回路
US6020763A (en) * 1996-04-23 2000-02-01 International Business Machines Corporation High speed decoder without race condition
US5737511A (en) * 1996-06-13 1998-04-07 United Microelectronics Corporation Method of reducing chip size by modifying main wordline repair structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047163A (en) * 1975-07-03 1977-09-06 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4358833A (en) * 1980-09-30 1982-11-09 Intel Corporation Memory redundancy apparatus for single chip memories
JPS57210500A (en) * 1981-06-19 1982-12-24 Mitsubishi Electric Corp Semiconductor storage device
US4538245A (en) * 1982-04-12 1985-08-27 Seeq Technology, Inc. Enabling circuit for redundant word lines in a semiconductor memory array
US4573146A (en) * 1982-04-20 1986-02-25 Mostek Corporation Testing and evaluation of a semiconductor memory containing redundant memory elements
JPS59151400A (ja) * 1983-02-17 1984-08-29 Mitsubishi Electric Corp 半導体記憶装置
US4577294A (en) * 1983-04-18 1986-03-18 Advanced Micro Devices, Inc. Redundant memory circuit and method of programming and verifying the circuit
JPS60130000A (ja) * 1983-12-15 1985-07-11 Mitsubishi Electric Corp 半導体記憶装置
US4654830A (en) * 1984-11-27 1987-03-31 Monolithic Memories, Inc. Method and structure for disabling and replacing defective memory in a PROM

Also Published As

Publication number Publication date
JPS6265300A (ja) 1987-03-24
US4748597A (en) 1988-05-31
JPH0427639B2 (ko) 1992-05-12
DE3687205T2 (de) 1993-05-19
DE3687205D1 (de) 1993-01-14
EP0215485A3 (en) 1989-04-26
EP0215485A2 (en) 1987-03-25
EP0215485B1 (en) 1992-12-02
KR910009549B1 (ko) 1991-11-21

Similar Documents

Publication Publication Date Title
KR870003506A (ko) 반도체 기억장치
KR0130030B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
US5576999A (en) Redundancy circuit of a semiconductor memory device
JPH0552686B1 (ko)
KR970013336A (ko) 반도체기억장치
JPS6282599A (ja) Ｃｍｏｓ　ｅ↑２ｐｒｏｍ静的復号回路
KR970012781A (ko) 컬럼 리던던시 회로를 가지는 반도체 메모리 장치
KR880009373A (ko) 반도체 기억장치
US5475389A (en) Adaptive variable-length coding apparatus
US5475330A (en) Integrated circuit with voltage setting circuit
US4724422A (en) Redundant decoder
KR920022300A (ko) 개선된 라이트 동작을 가지는 반도체 메모리 장치
JPH0676560A (ja) カラムリペアの入出力選択回路
KR100281834B1 (ko) 반도체 기억 장치
KR960026651A (ko) 퓨징 시스템
KR930003164A (ko) 반도체메모리 리던던시 장치
KR870011622A (ko) 판독 전용 메모리(read only memory)
US5808957A (en) Address buffers of semiconductor memory device
KR100486217B1 (ko) 메모리셀제어회로를구비하는반도체메모리장치
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
KR100427712B1 (ko) 트윈컬럼디코더를갖는반도체메모리장치
KR970067357A (ko) 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치
KR0186039B1 (ko) 메모리 및 입/출력장치의 어드레스 디코딩장치
KR930003415B1 (ko) 병렬 데이타 출력회로
US5912861A (en) ROM/RAM overlap circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee