NL8701085A - Geheugen met redundante geheugenruimte. - Google Patents

Description

Mr PHN 12.112 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven Geheugen met redundante geheugenruimte.

De onderhavige uitvinding heeft betrekking op een geheugen met redundante geheugenruimte, voorzien van adresingangen, via welke adresbits kunnen worden toegevoerd, een aantal predekodeurs, waarvan elk, na toevoer van een deel van deze adresbits, gepredekodeerde 5 adresbits afgeeft, en een op de predekodeurs aangesloten hoofdadresdekodeur, welke logische poortschakelingen omvat, die elk ten minste zoveel ingangen bezitten als overeenkomt met het aantal predekodeurs, en waarin uit de toegevoerde gepredekodeerde adresbits een selektiebit voor een hierdoor bestuurde geheugenkolom wordt afgeleid, 10 terwijl voorts in deze hoofdadresdekodeur voor elke geheugenkolom een doorbrandelement aanwezig is om bij een defekt in een geheugenkolom deze te ontkoppelen, welk geheugen verder is voorzien van een redundantie-adresdekodeur, welke door alle uitgangen van de predekodeurs wordt gevoed over evenzovele tot de redundantie-adresdekodeurs behorende 15 doorbrandelementen en welke bij een defekt in een geheugenkolom na ontkoppelen van desbetreffende doorbrandelementen een selektiebit voor een hiervoor in de plaats tredende redundante geheugenkolom afgeeft.

Het name in grote geheugens worden een of meer redundante geheugenrijen en/of -kolommen toegevoegd om bij een defekt in het 20 geheugen een desbetreffende rij of kolom te kunnen vervangen door een redundante geheugenrij of -kolom, waardoor het geheugen als gerepareerd kan worden beschouwd. Dit repareren geschiedt bijvoorbeeld door het opblazen van daartoe in het geheugen aanwezige doorbrandelementen en wel van zodanige, dat, als een defekte geheugenrij of -kolom wordt 25 geadresseerd, het aangeboden geheugenadres wordt vervangen door het adres van een redundante geheugenrij of -kolom. De logika, die daarbij veelal wordt gebruikt, bestaat uit een schakeling, waarin elk aangeboden geheugenadres wordt vergeleken met dat van de defekte rij of kolom. Als de beide adressen met elkaar overeenkomen, wordt de redundante rij of 30 kolom in het geheugen geaktiveerd.

Door het toevoegen van redundante geheugenrijen en/of kolommen kunnen problemen ontstaan doordat het vergelijken van de 8701085 «t PHN 12.112 2 adressen te veel tijd vergt; de accestijd van een gerepareerd geheugen kan dan te zeer verschillen van die van een korrekt werkzaam, niet gerepareerd geheugen. Wordt het geheugen ondergebracht in een enkele chip, dan kan het hierdoor in beslag genomen oppervlak groter zijn dan 5 te verwachten viel op grond van de extra toegevoegde rijen en/of kolommen, doordat de redundantieschakeling niet goed aansluit op de architektuur van het geheugen.

Een belangrijke bijdrage in het ondervangen van deze problemen wordt gegeven in de Europese octrooiaanvrage 0 215 485. In het 10 daarin beschreven geheugen vindt geen direkte vergelijking plaats van een aangeboden geheugenadres met een, door bijvoorbeeld doorbrandelementen ingeprogrammeerd adres van een defekte geheugenrij of -kolom. De genoemde Europese octrooiaanvrage beschrijft een geheugen met redundante geheugenruimte als in de aanhef omschreven, waarbij de 15 redundantie-adresdekodeur een logische poortschakeling omvat, op de ingangen waarvan via desbetreffende doorbrandelementen de gepredekodeerde adresbits worden toegevoerd. De redundantie-adresdekodeur aldaar beoogt bij een defekte geheugenrij of -kolom een zo gering mogelijk aantal doorbrandelementen te moeten opblazen. Dit heeft 20 echter geleid tot een uitvoering, waarbij de poortdiepte van enerzijds de logische poortschakeling in de redundantie-adresdekodeur en anderzijds de logische poortschakelingen in de hoofdadresdekodeur aanzienlijk verschillen. Zo wordt in figuur 2 van de genoemde Europese octrooiaanvrage in de redundantie-adresdekodeur een poortschakeling met 25 8 ingangen gebruikt, terwijl in de hoofdadresdekodeur poortschakelingen met 2 ingangen aanwezig zijn, hetgeen een relatief groot verschil in poortdiepte impliceert. De redundantie-adresdekodeur werkt dan ook te traag in vergelijking met de overeenkomstige dekoderingskanalen in de hoofdadresdekodeur. Deze trage werking zal tot onaanvaardbare resultaten 30 kunnen leiden als een groot geheugen dient te worden vervaardigd; door het alsdan veel grotere aantal gepredekodeerde adresbits zal de poortdiepte van de redundantie-adresdekodeur navenant groot worden.

Het doel van de onderhavige uitvinding is het verschaffen van een geheugen met redundante geheugenruimte, waarbij de poortdiepte 35 van de redundantie-adresdekodeur in sterke mate is aangepast aan die van de onderscheiden dekoderingskanalen in de hoofdadresdekodeur.

Overeenkomstig de uitvinding heeft daartoe het geheugen 8701085 * PHN 12.112 3 met redundante geheugenruimte, zoals in de aanhef omschreven, het kenmerk, dat de redundantie-adresdekodeur is voorzien van serieschakelingen, die alle zijn opgebouwd uit een doorlaatelement en in serie hiermede een doorbrandelement, waarbij alle doorlaatelementen 5 tegelijkertijd door een stuursignaal aktiveerbaar zijn, en die zijn gerangschikt in groepen, waarbij aan de serieschakelingen van elke groep de gepredekodeerde adresbits van een korresponderende predekodeur worden toegevoerd en waarbij de doorbrandelementen van elke groep bij een defekt in een geheugenkolom op één na alle worden ontkoppeld, 10 terwijl de uitgangen van elke groep van serieschakelingen tezamen met een desbetreffende ingang van een tot de redundantie-adresdekodeur behorende aktieve logische poortschakeling een bedrade logische funktie vormt, waarbij door de laatstgenoemde poortschakeling bij een defekt in een geheugenkolom de selektiebit voor de redundante geheugenkolom wordt 15 afgegeven.

De uitdrukking redundante geheugenkolom heeft hier zowel betrekking op een geheugenrij, alswel op een geheugenkolom; de uitdrukking redundante geheugenruimte dekt hier dan ook een of meerdere geheugenrijen en/of -kolommen.

20 Zoals vermeld, zijn in de redundantie-adresdekodeur de groepen van serieschakelingen elk via een bedrade logische funktie aangesloten op een aktieve, dat wil zeggen met aktieve elementen uitgeruste poortschakeling. Hierbij is er voor gezorgd, dat, in het geval geen gebruik wordt gemaakt van redundantie, geen "zwevende 25 uitgangen" van de afzonderlijke serieschakelingen ontstaan. Opgemerkt zij, dat in de genoemde Europese octrooiaanvrage na het opblazen van de desbetreffende doorbrandelementen "zwevende ingangen" aan de poortschakeling in de redundantie-adresdekodeur optreden.

Overeenkomstig de uitvinding kan elk van de 30 doorlaatelementen worden gevormd door een schakelbare invertor, de bedrade logische funktie een OF-poort zijn en de aktieve logische poortschakeling uit een NOF-poort bestaan. Het is echter ook mogelijk, dat elk van de doorlaatelementen wordt gevormd door, onderling parallel geschakeld, een p- en een n-schakeltransistor, dat de bedrade logische 35 funktie of OF-funktie is en dat de aktieve logische poortschakeling bestaat uit een NEN-poort. Het stuursignaal voor de doorlaatelementen kan overeenkomstig de uitvinding worden afgeleid uit een, een 8701085 Μ

V

ΡΗΝ 12.112 4 doorbrandelement bezittende stuurschakeling, welk doorbrandelement wordt ontkoppeld in het geval de selektiebit voor de redundante geheugenkolom moet worden afgegeven. Bij het optreden van een defekt worden dan op één na alle doorbrandelementen van elke groep van, op een 5 desbetreffende predekodeur aangesloten serieschakelingen ontkoppeld, alsmede het doorbrandelement in de stuurschakeling en het doorbrandelement voor de adressering van de geheugenkolom, waarin het defekt is opgetreden.

Overeenkomstig de uitvinding verdient het verder de 10 voorkeur het geheugen met redundante geheugenruimte, zoals hiervoor omschreven, onder te brengen in één enkele chip; uiteraard blijft splitsing van het hier beschreven geheugen over meerdere chips tot de mogelijkheden behoren.

De uitvinding zal nu nader wroden toegelicht aan de hand 15 van de bijgaande tekeningen, waarvan: figuur 1 het blokschema toont van een geheugen met redundante geheugenruimte overeenkomstig de uitvinding; figuur 2 een adresdekodeur voor dit geheugen toont, waarbij is uitgegaan van een 9-bits adres en 3 predekodeurs; 20 figuur 3 een uitvoeringsvorm toont van een dekoderingskanaal van de hoofdadresdekodeur; figuur 4 een uitvoeringsvorm toont van de in figuur 2 afgebeelde redundantie-adresdekodeur; figuur 5 een uitvoeringsvorm toont van de stuurschakeling 25 voor de redundantie-adresdekodeur; figuur 6 een uitvoeringsvorm toont van een in de serieschakelingen aanwezige schakelbare invertor; figuur 7 een andere uitvoeringsvorm toont van de redundantie-adresdekodeur en wel voor het geval een 8-bits adres en 4 30 predekodeurs worden gebruikt; en figuur 8 een alternatief toont voor de in figuur 7 afgebeelde redundantie-adresdekodeur.

In de diverse figuren zijn gelijke delen door dezelfde verwijzingscijfers aangegeven. De uitvinding is geenszins beperkt door 35 de aan de hand van de tekeningen te beschrijven uitvoeringsvoorbeelden; deze uitvoeringsvoorbeelden dienen slechts ter illustratie van de uitvinding.

8701085 h 4 PHN 12.112 5

In het in figuur 1 afgebeelde blokschema is het eigenlijke geheugen aangegeven met 1; de daartoe behorende redundante geheugenruimte met 2. De redundante geheugenruimte 2 kan een of meerdere geheugenrijen en/of -kolommen omvatten. Eenvoudigheidshalve wordt verder 5 uitgegaan van slechts één redundante geheugenkolom; het begrip geheugenkolom omvat tevens geheugenrij.

De adresdekodeur voor het geheugen 1 omvat een adresregister 3, een aantal predekodeurs, welke tezamen met 4 zijn aangegeven, een hoofdadresdekodeur 5 en een redundantie-adresdekodeur 10 6. Het geheugen 1, 2 en de adresdekodeur 3, 4, 5, 6 zijn ondergebracht in één chip.

De door de predekodeurs afgegeven gepredekodeerde adresbits worden zowel aan de hoofdadresdekodeur 5 toegevoerd alswel aan de redundantie-adresdekodeur 6. In de hoofdadresdekodeur 5 wordt uit de 15 toegevoerde gepredekodeerde adresbits een seiektieb.it voor een hierdoor bestuurde geheugenkolom afgeleid. Voor een n-bits adres kunnen derhalve 2n selektiebits over evenzovele leidingen worden afgegeven. In de redundantie-adresdekodeur wordt bij een defekt in een geheugenkolom enkel en alleen het selektiebit voor een hiervoor in de plaats tredende 20 redundante geheugenkolom afgeleid.

De predekodeurs kunnen op allerlei manieren worden opgebouwd. Bij een 9-bits geheugenadres kunnen bijvoorbeeld 3 predekodeurs worden gebruikt voor het verkrijgen van 3 groepen van 8 gepredekodeerde adresbits. Elke groep geeft na dekodering een één-25 uit-acht kode. Ook is het mogelijk een bit te gebruiken voor het splitsen van het geheugen in twee deelgeheugens in twee deelgeheugens en voor elk deelgeheugen 4 predekodeurs te nemen voor het verkrijgen van 4 groepen van 4 gepredekodeerde adresbits.

In figuur 2 is uitgegaan van een 9-bits adres, dat in 30 groepen van 3 bits wordt toegevoerd aan een drietal predekodeurs 7, 8 en 9. Worden aan de predekodeur 7 de bits bO, b1 en b2 toegevoerd, dan levert deze de gepredekodeerde adresbits b0bib2, E0b1b2, bOFlb2, E0Elb2, b0blF2, ïï0blE2, bOElE2 en E0E1F2. Evenzo leveren de 35 predekodeurs 8 en 9 na toevoer van de bits b3, b4 en b5, respektievelijk b6, b7, b8, elk 8 gepredekodeerde adresbits. De 3 groepen van gepredekodeerde adresbits worden via evenzovele groepen van 8 8701085 PHN 12.112 6 predekoderingslijnen toegevoerd zowel aan de hoofdadresdekodeur 5, alswel aan de redundantie-adresdekodeur 6. Van de toegevoerde ' gepredekodeerde adresbits is er telkens één per groep, die de waarde "1" heeft; de overige gepredekodeerde adresbits hebben de waarde "O".

5 De hoofdadresdekodeur 5 omvat 512 logische poortschakelingen, waarvan elk 3 ingangen bezit, overeenkomende met het aantal predekodeurs, zodat aan elk van de ingangen een van de gepredekodeerde adresbits van de predekodeurs 7, 8 en 9 kan worden toegevoerd. Elke poortschakeling ontvangt daarbij een andere kombinatie 10 van de 8x8x8=512 mogelijke kombinaties. In figuur 3 is een van de 512 dekoderingskanalen van de hoofdadresdekodeur 5 afgeheeld. De logische poortschakeling is hier gevormd door een NEN-poort 10, terwijl het dekoderingskanaal verder is voorzien van achtereenvolgens een invertor 11 en een doorbrandelement 12. Wordt geen redundantie toegepast, dan kan 15 over dit dekoderingskanaal de selektiebit worden afgegeven voor de desbetreffende geheugenkolom. Wordt wel redundantie toegepast, dan wordt het doorbrandelement 12 opgeblazen als dit dekoderingskanaal moet worden ontkoppeld van de desbetreffende geheugenkolom. Door het gebruik van predekodeurs kan de poortdiepte van de dekoderingskanalen beperkt worden 20 gehouden. Bovendien hoeft ook het aantal ingangen van de poorten niet zeer groot te worden. Een te groot aantal zou zogenoemde fan-in problemen kunnen geven.

Een uitvoeringsvoorbeeld van een redundantie-adresdekodeur 6, waaraan 3 groepen van 8 gepredekodeerde adresbits 25 worden toegevoerd, is afgebeeld in figuur 4. Deze uitvoeringsvorm omvat voor elke groep toegevoerde gepredekodeerde adresbits evenzovele serieschakelingen, waarvan elk een doorlaatelement 13 en een doorbrandelement 14 omvat; in de in figuur 4 afgebeelde uitvoering worden de doorlaatelementen gevormd door schakelbare invertoren. Verder 30 zijn de serieschakelingen per op één predekodeur aangesloten groep tezamen in een bedrade OF-konfiguratie 15 aangesloten op een ingang van een aktieve logische poortschakeling 16, welke in de in figuur 4 afgebeelde uitvoeringsvorm uit een NOF-poort bestaat.

In het geval geen redundante geheugenkolom behoeft te 35 worden geadresseerd, dat wil zeggen het oorspronkelijke geheugen korrekt werkzaam is, geldt, dat het stuursignaal E voor de schakelbare invertoren "0" is. De invertoren zijn zodanig uitgevoerd, dat in dat 8701085 PHN 12.112 7 geval de uitgang van de invertor T is als de ingang H0" is en hoogohmig is als de ingang "1" is. Deze eigenschap waarborgt, dat in dat geval de ingangen van de NOF-poort 16 altijd T zijn, want immers 7 van de 8 invertoren per groep krijgen een "0" aan de ingang aangeboden. De 5 invertor met de "1" aan de ingang heeft een hoogohmige uitgang, waardoor wordt voorkomen, dat er stroom zou gaan lopen ten gevolge van een opgedrukte 1* door de overige invertoren. De uitgang van de NOF-poort is dan "0", dat wil zeggen er wordt geen selektiebit voor de redundante geheugenkolom afgegeven. Is er een defekt in het geheugen en dient 10 derhalve de redundante geheugenkolom de plaats in te nemen van de geheugenkolom, waarin het defekt is opgetreden, dan zal E=1 zijn. Per groep van 8 serieschakelingen zijn verder 7 van de 8 doorbrandelementen opgeblazen, zodat er per groep van 8 serieschakelingen slechts één werkzaam blijft. In de onderhavige situatie zullen derhalve 3 15 serieschakelingen werkzaam blijven en wel die, welke tezamen, bij toevoer van de waarde "1" aan elk van deze 3, het adres van de defekte geheugenkolom bepalen, en zullen tevens de ingangen van de NOF-poort 12 alle "0" worden, zodat deze poort de selektiebit voor de redundante geheugenkolom afgeeft.

20 Het stuursignaal E wordt afgeleid in een, een doorbrandelement bezittende stuurschakeling; een uitvoeringsvorm van deze stuurschakeling is afgebeeld in figuur 5. Deze schakeling omvat een tweetal transistoren 17 en 18, een invertor 19 en een doorbrandelement 20. Als het doorbrandelement 20 niet is opgeblazen, zal steeds gelden, 25 dat E=0, daar de ingang van de invertor 19 via het doorbrandelement 20 laagohmig aan de voedingsspanning vdd zit. Indien het doorbrandelement wel is opgeblazen, zit de ingang van de invertor 19 hoogohmig aan de voedingsspanning. Een korte puls S op de ingang van de stuurschakeling maakt de ingang van de invertor 19 laag en de geheugenschakeling, 30 gevormd door de transistoren 17 en 18 met de poort van de transistor 18 verbonden met de uitgang van de invertor 19, aktief. In deze situatie blijft E=1, en wel door de terugkoppeling voortdurend.

Figuur 6 toont een uitvoeringsvorm van de schakelbare invertoren, zoals deze zijn opgenomen in de serieschakelingen van de in 35 figuur 4 afgeheelde redundantie-adresdekodeur. De invertor omvat drie transistoren 21, 22 en 23. Wordt van de redundantie geen gebruik gemaakt, dan is E=0, zijn de transistoren 21 en 22 gesperd en is de 8701085 Λ ΡΗΝ 12.112 8 uitgang van de invertor Puit=1 als de ingang van de invertor Pin=0 en de transistor 23 derhalve geleidend is, terwijl de uitgang van de invertor Puit hoogohmig is als de ingang van de invertor Pin=1 en de transistor derhalve niet geleidend is. Wordt wel van de redundantie gebruik 5 gemaakt, dan is E=1 en is de transistor 21 geleidend. Als nu de ingang van de invertor Pin=0 en derhalve de transistor 23 geleidend is, dan geldt weer, dat Puit=1, terwijl als Pin=1 en de transistor 23 niet geleidend is doch de transistor 22 wel, zal gelden, dat Puit=0.

Wordt van de redundantie gebruik gemaakt, dan worden in 10 de onderhavige uitvoeringsvorm 3x7 doorbrandelementen in de serieschakelingen van de redundantie-adresdekodeur opgeblazen, verder het doorbrandelement in de stuurschakeling en een doorbrandelement, dat voor elke te adresseren geheugenkolom in de hoofdadresdekodeur is opgenomen om de defekte geheugenkolom te kunnen ontkoppelen. In totaal 15 worden hier derhalve 23 doorbrandelementen opgeblazen. Als doorbrandelementen kunnen alle in dit soort technieken gebruikelijke doorbrandelementen worden gebruikt.

In de diepte gezien worden in de redundantie-adresdekodeur als bouwelementen achtereenvolgens gebruikt een invertor, 20 een doorbrandelement en een poortschakeling met 3 ingangen. Vergelijking met het in figuur 3 afgebeelde dekoderingskanaal van de hoofdadresdekodeur, dat achtereenvolgens is opgebouwd uit een poortschakeling met 3 ingangen, een invertor en een doorbrandelement, maakt duidelijk, dat qua adresseringstijd de redundantie-adresdekodeur 25 optimaal is aangepast aan de hoofdadresdekodeur.

Figuur 7 toont een redundantie-adresdekodeur van hetzelfde type als afgeheeld in figuur 4, met dien verstande, dat deze ontworpen is voor een geheugen met een 8-bits adressering en 4 predekodeurs, die elk 4 gepredekodeerde adresbits afgeven. Er zijn 30 derhalve 4 groepen serieschakelingen aanwezig, welke serieschakelingen groepsgewijze zijn verbonden met een ingang van de NOF-poort 16. De opbouw en werking van deze redundantie-adresdekodeur zijn gelijk aan die van de in figuur 4 afgebeelde redundantie-adresdekodeur. Hier dienen bij gebruik van redundantie 4x3+2=14 doorbrandelementen te worden 35 opgeblazen. De hoofdadresdekodeur zal hier 256 dekoderingskanalen omvatten, die elk zijn opgebouwd uit een poortschakeling met vier ingangen, een invertor en een doorbrandelement, zodat ook in deze 8701085 * k PHN 12.112 9 uitvoeringsvorm de juiste aanpassing van de redundantie-adresdekodeur aan de hoofdadresdekodeur wordt verkregen.

Figuur 8 toont een redundantie-adresdekodeur, welke is ontworpen voor een geheugen met een 8-bits adressering en 4 5 predekodeurs, die elk 4 gepredekodeerde adresbits afgeven. Evenals in figuur 7 zijn ook hier weer 4 groepen van 4 serieschakelingen aanwezig, welke serieschakelingen groepsgewijze in een bedrade OF-konfiguratie zijn aangesloten op een aktieve logische poortschakeling. De doorlaatelementen in de serieschakelingen worden hier gevormd door een 10 parallelschakeling van een p-schakeltransistor 24 en een n- schakeltransistor 25, terwijl voorts voor elke groep van met eenzelfde ingang van de aktieve logische poortschakeling verbonden serieschakelingen een gemeenschappelijke transistor 26 aanwezig is. De aktieve logische poortschakeling wordt hier gevormd door een NEN-poort 15 27, terwijl op de uitgang daarvan nog een invertor 28 is aangesloten. De kombinatie van een onderling parallel geschakelde p- en n-schakeltransistor dient om er voor te zorgen, dat zowel een M0”, alswel een "1", op het juiste spanningsniveau worden doorgegeven. Vooral voor een statisch RAM-geheugen is deze konfiguratie gunstig. Het nadeel is 20 dat twee onderling inverse signalen E en Ë moeten worden toegevoerd.

Wordt geen gebruik van redundantie gemaakt, dan geldt weer, dat E=0 en zijn alle transistoren 24, 25 gesperd. Om in deze situatie te waarborgen, dat de ingangen van de NEN-poort alle “O" zijn, 25 is ten behoeve van elke ingang van deze poort een transistor 26 aangebracht, welke door het stuursignaal Ë=1 in de geleidende toestand is gebracht. In deze situatie is de uitgang van de invertor 28 gelijk aan "0" en wordt geen redundante geheugenkolom geadresseerd.

Wordt wel gebruik gemaakt van redundantie, dan is E=1 en 30 zijn alle transistoren 24, 25 geleidend. In deze situatie zijn echter weer 3 van de 4 doorbrandelementen 14 per groep opgeblazen, zodat in deze uitvoeringsvorm in totaal slechts 4 serieschakelingen werkzaam blijven en wel die, welke tezamen, bij toevoer van de waarde "1" aan elk van deze 4, het adres van de defekte geheugenkolom representeren en 35 zullen tevens de ingangen van de NEN-poort 27 alle H1" worden en daarmede eveneens de uitgang van de invertor 28, waardoor een selektiebit voor de redundante geheugenkolom wordt afgegeven. De 8701085 Λ » PHN 12.112 10 transistoren 26 zijn in deze situatie gesperd.

Tot slot zij opgemerkt, dat, indien er meerdere redundante geheugenkolommen zijn, er evenzovele identiek uitgevoerde redundantie-adresdekodeurs dienen te zijn. Deze kunnen dan, voor zover 5 nodig, elk voor een eigen defekte geheugenkolom worden geprogrammeerd. Als na inschakelen van een redundante kolom ook deze zelf dan weer defekt blijkt, kan hij weer buiten gebruik gesteld worden en in zijn plaats een andere redundante kolom worden geprogrammeerd. De beschreven redundantie kan in één richting zijn voorzien, maar ook in beide 10 (rij- en kolom-)richtingen.

8701085

Claims (6)

1. Geheugen met redundante geheugenruimte, voorzien van adresingangen, via welke adresbits kunnen worden toegevoerd, een aantal predekodeurs, waarvan elk, na toevoer van een deel van deze adresbits, gepredekodeerde adresbits afgeeft, en een op de predekodeurs aangesloten 5 hoofdadresdekodeur, welke logische poortschakelingen omvat, die elk ten minste zoveel ingangen bezitten als overeenkomt met het aantal predekodeurs, en waarin uit de toegevoerde gepredekodeerde adresbits een selektiebit voor een hierdoor bestuurde geheugenkolom wordt afgeleid, terwijl voorts in deze hoofdadresdekodeur voor elke geheugenkolom een 10 doorbrandeleemnt aanwezig is om bij een defekt in een geheugenkolom deze te ontkoppelen, welk geheugen verder is voorzien van een redundantie-adresdekodeur, welke door alle uitgangen van de predekodeurs wordt gevoed over evenzovele tot de redundantie-adresdekodeur behorende doorbrandelementen en welke bij een defekt in een geheugenkolom na 15 ontkoppelen van desbetreffende doorbrandelementen een selektiebit voor een hierdoor in de plaats tredende redundante geheugenkolom afgeeft, met het kenmerk, dat de redundantie-adresdekodeur is voorzien van serieschakelingen, die alle zijn opgebouwd uit een doorlaatelement en in serie hiermede een doorbrandelement, waarbij alle doorlaatelementen 20 tegelijkertijd door een stuursignaal aktiveerbaar zijn, en die zijn gerangschikt in groepen, waarbij aan elke serieschakeling binnen enige groep een gepredekodeerde adresbit van een respektievelijke korresponderende predekodeur wordt toegevoerd en waarbij de doorbrandelementen van elke groep bij een defekt in een geheugenkolom op 25 één na alle worden ontkoppeld, terwijl de uitgangen van elke groep van serieschakelingen tezamen met een desbetreffende ingang van een tot de redundantie-adresdekodeur behorende aktieve logische poortschakelingen een bedrade logische funktie vormen, waarbij door de laatstgenoemde poortschakeling bij een defekt in een geheugenkolom de 30 selektiebit voor de redundante geheugenkolom wordt afgegeven.

2. Geheugen volgens konklusie 1, met het kenmerk, dat elk van de doorlaatelementen wordt gevormd door een schakelbare invertor, dat de bedrade logische funktie een OF-funktie is en dat de aktieve logische poortschakeling bestaat uit een NOF-poort.

3. Geheugen volgens konklusie 1, met het kenmerk, dat elk van de doorlaatelementen wordt gevormd door een schakelbaar recht-op-doorlaatelement, dat de bedrade logische funktie een OF-funktie is en 8701085 0 PHN 12.112 12 dat de aktieve logische poortschakeling bestaat uit een NEN-poort.

4. Geheugen volgens konklusie 3, met het kenmerk, dat het recht-op-doorlaatelement gevormd wordt door een parallelschakeling van een p-schakeltransistor en een n-schakeltransistor, waarvan de 5 stuurelektrodes verbonden zijn met respektievelijke ingangen voor onderling inverse stuursignalen.

5. Geheugen volgens één der konklusies 1 tot en met 4, met het kenmerk, dat voor het vormen van een genoemd stuursignaal een houdschakeling aanwezig is met een ingang voor een aktiveringssignaal 10 (S), een teruggekoppelde schakeling die genoemd aktiveringssignaal ontvangt (17, 18, 19) om daardoor van een niet-aktieve in een blijvende aktieve stand over te gaan, en een doorbrandelement dat met een spanningsbron verbonden is om de door het aktiveringssignaal te aktiveren overgang middels kortsluiting te verijdelen, en dat 15 laatstgenoemd doorbrandelement na doorbranden genoemde kortsluiting niet meer vormt zodat op een uitgang van de teruggekoppelde schakeling alsdan genoemd stuursignaal verschijnt.

6. Geïntegreerde schakeling, bevattende een geheugen met redundante geheugenruimte volgens één der voorgaande konklusies. 8701085