KR20190014528A - 3a족 질화물 성장 시스템 및 방법 - Google Patents

3a족 질화물 성장 시스템 및 방법 Download PDF

Info

Publication number
KR20190014528A
KR20190014528A KR1020187037511A KR20187037511A KR20190014528A KR 20190014528 A KR20190014528 A KR 20190014528A KR 1020187037511 A KR1020187037511 A KR 1020187037511A KR 20187037511 A KR20187037511 A KR 20187037511A KR 20190014528 A KR20190014528 A KR 20190014528A
Authority
KR
South Korea
Prior art keywords
gan
layer
gallium
sputtering
growing
Prior art date
Application number
KR1020187037511A
Other languages
English (en)
Other versions
KR102383837B1 (ko
Inventor
로비 조젠슨
Original Assignee
로비 조젠슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로비 조젠슨 filed Critical 로비 조젠슨
Publication of KR20190014528A publication Critical patent/KR20190014528A/ko
Application granted granted Critical
Publication of KR102383837B1 publication Critical patent/KR102383837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

템플릿을 제공하는 단계; 및 제1 스퍼터링 공정을 사용하여 상기 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법 및 시스템을 개시한다. 상기 제1 스퍼터링 공정은, 스퍼터링 타겟의 온도를 제어하는 단계; 및 풍부한 갈륨 상태 및 희박한 갈륨 상태 사이에서 변조하는 단계를 포함한다. 상기 풍부한 갈륨 상태는 갈륨 대 질소 비율이 1보다 큰 제1 값을 가지고, 상기 희박한 갈륨 상태는 갈륨 대 질소 비율이 상기 제1 값보다 작은 제2 값을 가진다. 일 실시예에서, 기판 웨이퍼를 시스템에 로딩하고 시스템으로부터 GaN 구조를 제거하도록 구성된 로드 락; 및 복수의 증착 챔버를 포함한다. 상기 복수의 증착 챔버는 상기 기판 웨이퍼를 포함하는 템플릿 상에 상기 적어도 제1 GaN 층을 성장시키도록 구성된 GaN-증착 챔버를 포함한다.

Description

3A족 질화물 성장 시스템 및 방법
본 발명은 반도체 디바이스 분야 및 반도체 디바이스 제조 방법에 관한 것으로, 더욱 상세하게는 3족 질화물 디바이스를 성장시키는 재료, 구조 및 방법에 관한 것이다.
본 출원은 35 U.S.C. §119(e)에 따른 U.S. 임시출원 No. 62/342,026(2016.05.26 / Robbie J. Jorgenson / "Low Temperature Gallium Nitride by Magnetron Sputtering/PVD Materials, Process and Equipment") , U.S. 임시출원 No. 62/385,089(2016.09.08 / Robbie J. Jorgenson / "SYSTEM AND METHOD FOR DOPING GALLIUM NITRIDE DURING GROWTH BY PHYSICAL VAPOR DEPOSITION AND RESULTING MATERIALS AND DEVICES"), U.S. 임시출원No. 62/396,646 (2016.09.19 / Robbie J. Jorgenson / "SYSTEM AND METHOD FOR DOPING GALLIUM NITRIDE DURING GROWTH BY PHYSICAL VAPOR DEPOSITION AND RESULTING MATERIALS AND DEVICES"), U.S. 임시출원 No. 62/412,694(2016.10.25 / Robbie J. Jorgenson, et al./ "GALLIUM NITRIDE GROWTH BY SPUTTERING AND RESULTING MATERIALS AND DEVICES") 및 U.S. 임시출원 No. 62/462,169(2017.02.22 / Robbie J. Jorgenson / "GALLIUM NITRIDE GROWTH BY SPUTTERING AND RESULTING MATERIALS AND DEVICES")에 기재된 모든 사항을 원용하면서 우선권을 주장한다.
본 출원은 미국 특허출원 No. 15/294,558(2016.10.14) 및 미국 특허공개 US 2017/0110626(2017.04.20)된 "SYSTEM AND METHOD FOR LIGHT-EMITTING DEVICES ON LATTICE-MATCHED METAL SUBSTRATES"과 미국 임시출원 No. 62/242,604(2015.10.16) 된 "METHOD AND HYPER EMISSION GREEN LIGHT-EMITTING DIODE ON LATTICE-MATCHED METAL SUBSTRATES FOR ADVANCED OPTICAL FIBER NETWORKING"을 선행문헌으로서 연관되며, 선행문헌 기재된 모든 사항을 원용한다.
또한, 본 출원은 아래 선행문헌과 관련되며, 선행문헌에 기재된 모든 사항을 원용한다.
- U.S. Provisional Patent Application No. 60/835,934, titled "III-NITRIDE LIGHT-EMITTING DEVICES WITH ONE OR MORE RESONANCE REFLECTORS AND REFLECTIVE ENGINEERED GROWTH TEMPLATES FOR SUCH DEVICES, AND METHODS" filed August 6, 2006;
- U.S. Provisional Patent Application No. 60/821,588, titled "III-NITRIDE LIGHT-EMITTING DEVICES WITH ONE OR MORE RESONANCE REFLECTORS AND REFLECTIVE ENGINEERED GROWTH TEMPLATES FOR SUCH DEVICES, AND METHODS" filed August 7, 2006;
- U.S. Provisional Patent Application No. 61/066,960, titled "CURRENT-INJECTING/ TUNNELING LIGHT EMITTING DEVICE AND METHOD" filed February 25, 2008;
- U.S. Provisional Patent Application No. 61/610,943, titled "METALLO-SEMICONDUCTOR STRUCTURES FOR III-NITRIDE DEVICES" filed March 14, 2012;
- U.S. Provisional Patent Application No. 61/623,885, titled "STRUCTURES FOR III-NITRIDE DEVICES" filed April 13, 2012;
- U.S. Provisional Patent Application No. 61/655,477, titled "METAL-BASE TRANSISTORS FOR III-NITRIDE DEVICES" filed June 4, 2012;
- U.S. Patent 7,915,624, issued March 29, 2011, titled "III-NITRIDE LIGHT-EMITTING DEVICES WITH ONE OR MORE RESONANCE REFLECTORS AND REFLECTIVE ENGINEERED GROWTH TEMPLATES FOR SUCH DEVICES, AND METHODS";
- U.S. Patent 8,253,157 (a divisional of the application that is now U.S. Patent 7,915,624), issued August 28, 2012, titled "III-NITRIDE LIGHT-EMITTING DEVICES WITH REFLECTIVE ENGINEERED GROWTH TEMPLATES AND METHODS OF MANUFACTURE";
- U.S. Patent 8,890,183 (a divisional of the application that is now U.S. Patent 8,253,157), issued November 18, 2014, titled "III-NITRIDE LIGHT-EMITTING DEVICES WITH REFLECTIVE ENGINEERED GROWTH TEMPLATES AND MANUFACTURING METHOD";
- U.S. Patent 7,842,939, issued November 30, 2010, titled "CURRENT-INJECTING/TUNNELING LIGHT-EMITTING DEVICE AND METHOD";
- U.S. Patent 8,865,492 (a divisional of the application that is now U.S. Patent 7,842,939), issued October 21, 2014, titled "METHOD OF FORMING CURRENT-INJECTING/TUNNELING LIGHT-EMITTING DEVICE"; and
- U.S. Patent 9,608,145, issued March 28, 2017, titled "MATERIALS, STRUCTURES, AND METHODS FOR OPTICAL AND ELECTRICAL III-NITRIDE SEMICONDUCTOR DEVICES";
복수의 실시예가 이하에서 설명되며, 각 실시예는 이하에서 설명된 하나 이상의 다른 실시예 및/또는 선행문헌에서 원용된 사항과 조합될 수 있다. 일부 다른 실시예에서, 본 발명은 다양한 실시 예의 대부분의 특징을 포함하는 서브 컴비네이션을 제공하지만, 여기에 개별적으로 도시되고 기술된 하나 이상의 특징은 생략된다.
"Magnetron Sputter Epitaxy of Gallium Nitride on (0001) Sapphire," by J.B. Webb, D. Northcott, S. Charbonneau, F. Yang, D.J. Lockwood, O. Malvezin, P. Singh, J. Corbett, Materials Science Forum, Vols. 264-268, pp. 1229-1234 (1998) 은 참고 문헌으로 인용된다.
"Thermal Expansion of Gallium Nitride," by M. Leszczynski, T. Suski, H. Teisseyre, P. Perlin, I. Grzegory, J. Jun, S. Porowski, T. D. Moustakas, J. Appl. Phys., 4909 76 (8) (1994) 은 참고 문헌으로 인용된다.
"Improved Understanding and Control of Mg-doped GaN by Plasma Assisted Molecular Beam Epitaxy," by S. D. Burnham, dissertation at http://hdl.handle.net/1853/16228 (2007) 은 참고 문헌으로 인용된다.
"Stress Evolution During Growth of GaN (0001)/Al2O3(0001) by Reactive DC Magnetron Sputter Epitaxy," by M. Junaid, P. Sandstrφm, J. Palisaitis, V. Darakchieva, C-L Hsiao, P. O.
Figure pct00001
. Persson, L. Hultman, J. Birch, J. Phys. D: Appl. Phys. 47, 145301 (2014) 은 참고 문헌으로 인용된다.
"A route to Low Temperature Growth of Single Crystal GaN on Sapphire," by Motamedi, Pouyan, Dalili, Neda, Cadien, Kenneth, J. Mater. Chem. C, 3, 7428-7436 (2015) 은 참고 문헌으로 인용된다.
"X-ray and Raman Analyses of GaN Produced by Ultrahigh-rate Magnetron Sputter Epitaxy," by Minseo Park, J.-P. Maria, J. J. Cuomo, Y. C. Chang, J. F. Muth, R. M. Kolbas, R. J. Nemanich, E. Carlson, J. Bumgarner, Applied Physics Letters, 81, 1797 (2002) 은 참고 문헌으로 인용된다.
"Structural Properties of GaN Layers Grown on Al2O3 (0001) and GaN/Al2O3 Template by Reactive Radio-Frequency Magnetron Sputter Epitaxy," by Hiroyuki Shinoda, Nobuki Mutsukura, Vacuum, vol. 125, pp. 133-140 (2016) 은 참고 문헌으로 인용된다.
"Magnetron Sputter Epitaxy of GaN Epilayers and Nanorods," by Muhammad Junaid, Linkφping Studies in Science and Technology, Dissertation No. 1482, Linkφping University (2012) 은 참고 문헌으로 인용된다.
"Sputtering yield increase with target temperature for Ag," by R. Behrisch and W. Eckstein, Nuclear Instruments and Methods in Physics Research B, vol. 82, pp. 255-258 (1993) 은 참고 문헌으로 인용된다.
"Stress control in GaN grown on silicon (111) by metalorganic vapor phase epitaxy," by E. Feltin, B. Beaumont, M. La
Figure pct00002
gt, P. de Mierry, P. Vennιgu
Figure pct00003
s, H. Lahr
Figure pct00004
che, M. Leroux, and P. Gibart, Applied Physics Letters, 79, 3230 (2001) 은 참고 문헌으로 인용된다.
"AlN/AlGaN superlattices as dislocation filter for low-threading-dislocation thick AlGaN layers on sapphire," by Hong-Mei Wang, Jian-Ping Zhang, Chang-Qing Chen, Q. Fareed, Jin-Wei Yang, and M. Asif Khan, Applied Physics Letters, 81, 604 (2002) 은 참고 문헌으로 인용된다.
"Stress engineering with AlN/GaN superlattices for epitaxial GaN on 200 mm silicon substrates using a single wafer rotating disk MOCVD reactor," by J. Su, E. Armour, B. Krishnan, Soo Min Lee, and G. Papasouliotis, Journal of Materials Research, vol. 30, issue 19, pp. 2846-2858 (2015) 은 참고 문헌으로 인용된다.
U.S. Patent 6,323,417 to Timothy J. Gillespie, et al., titled "METHOD OF MAKING I-III-VI SEMICONDUCTOR MATERIALS FOR USE IN PHOTOVOLTAIC CELLS,"공고일 November 27, 2001) 은 참고 문헌으로 인용된다.
U.S. Patent 6,692,568 to J.J. Cuomo, titled "METHOD AND APPARATUS FOR PRODUCING MHIN COLUMNS AND MHIN MATERIALS GROWN THEREON," issued on February 17, 2004 은 참고 문헌으로 인용된다.
U.S. Patent 6,784,085 to J.J. Cuomo, titled "MIIN BASED MATERIALS AND METHODS AND APPARATUS FOR PRODUCING SAME,"(공고일 August 31, 2004) 은 참고 문헌으로 인용된다.
U.S. Patent 7,879,697 to P.I. Cohen, titled "GROWTH OF LOW DISLOCATION DENSITY GROUP-III NITRIDES AND RELATED THIN-FILM STRUCTURES," (공고일 February 1, 2011) 은 참고 문헌으로 인용된다.
일 실시예에서, 본 발명은 고체 갈륨 타겟을 이용하는 에피택셜 원자 층 스퍼터링 (EALS)을 제공한다(일 실시예에서, EALS는 마그네트론 스퍼터링을 포함한다).
일 실시예에서, 본 발명은 원주형 성장이 방지되는 2 차원(2D) 스텝 성장을 갖는 박막을 생성한다. 이러한 공정은 수소 및 탄소가 낮은 고품질 질화 갈륨(GaN) 박막을 가능하게 다. 일 실시예에서, 금속-유기 화학 기상 증착(Metal-Organic Chemical Vapor Deposition, MOCVD)과 달리, 금속 유기물은 필요하지 않다. 일 실시예에서, 공정 중에 사용되는 플라즈마는 고품질 박막을 유지하면서 필요한 성장 온도를 낮추고(MOCVD와 비교하여), 성장 속도를 증가시킨다(분자 빔 에피택시 (Molecular Beam Epitaxy, MBE)와 비교하여).
일 실시예에서, 본 발명은 현재의 산업 능력의 한계를 뛰어 넘는 고품질의 비용 효율적인 에피택셜 물질을 성장시키는 시스템 및 방법을 제공한다. 일 실시예에서, 이러한 물질은 유착되기 전에 더 큰 에피택셜 도메인 및 부적합한 전위의 상이한 밀도를 갖는다.
일 실시예에서, 관련된 이온 상호 작용은 MOCVD의 순수한 열적 환경과 비교하여 더 얇은 박막 두께 내에서 전위 밀도가 자기-소멸(자기-반응)하게 만든다.
또한, GaN과 기판 사이에 상이한 열팽창 계수(coefficients of thermal expansion, CTE)로 인한 열 수축 차이가 존재하기 때문에, 일 실시 예에서 GaN은 사파이어 상에서 사용된 온도보다 낮은 온도에서 성장될 때 MOCVD에 의해, 후속하는 웨이퍼 휘어짐(wafer bowing) 및 웨이퍼 응력(wafer stress)의 정도가 감소된다. 이는 후속 활성 영역 성장(subsequent active region growth)을 위한 웨이퍼 균열(wafer cracking), 에피택시 균열(epitaxy cracking), 불균일성(non-uniformities), 보다 두꺼운 사파이어 기판에 대한 필요성 및 MOCVD 시스템에서 엔지니어링된 웨이퍼 포켓(engineered wafer pockets)에 대한 필요성을 해결합니다.
도 1은 질화 갈륨(GaN) 기반 디바이스의 성장에 대한 방법(101)의 흐름도이다.
도 2는 질화 갈륨(GaN) 기반 디바이스의 성장에 대한 시스템(201)의 개략도이다.
도 3은 질화 갈륨(GaN) 구조(301)의 개략도이다.
도 4는 저온 3A족-질화 스퍼터링 시스템(401)의 개략도이다.
도 5a는 본 발명의 일 실시예에 따라 상이한 에피택셜 성장 모드를 도시한 복수의 성장 모드(501)를 포함하는 개략도이다.
도 5b는 GaN 성장의 원자 현미경(atomic-force microscopy, AFM) 이미지 세트(502)이다.
도 6a는 도 3의 GaN 구조(301)에서 설명된 AlN 및 GaN 층에 대한 두께(나노미터 단위)의 테이블(601)이다.
도 6b는 테이블(601)의 연속이다.
도 7a는 본 발명의 실시예에 따라 생성된 GaN 대한 오메가 로킹 커브 전치반폭 (Omega rocking curve full-width half-maximum, FWHM) X-선 회절(XRD) 값(아크초 단위)을 나타내는 테이블(701)이다.
도 7b는 테이블701의 연속이다.
도 8a는 전자기기 및 고체 상태 조명(solid-state lighting, SSL)을 위한 템플릿 및 장치 에피택시 시스템(801)의 개략도이다.
도 8b는 전자기기 및 SSL을 위한 템플릿 및 장치 에피택시 시스템(802)의 개략도이다.
도 9는 전자기기 및 SSL을 위한 템플릿 및 장치 에피 택시 프로세스(901)의 개략도이다.
도 10은 본 발명의 실시예에 따라 생성된 하프늄이 도핑된 질화 갈륨에 대한 n 형 캐리어 농도(입방 센티미터 당) 대 원자 이동성(cm2/V·s)을 나타내는 그래프(1001)이다.
도 11은 본 발명의 실시예에 따라 생성된 GaN의 X-선 회절(XRD) 데이터를 나타낸 그래프 (1101)이다.
도 12는 후속하는 LED 에피택셜 성장을 위한 GaN 템플릿 구조(1201)의 개략도이다.
도 13은 GEMM/GaN의 에피택셜 스택 구조(1301)의 개략도이다.
도 14a는 본 발명의 실시예에 따라 생성된 GaN에 대한 X-선 회절(XRD) 데이터의 그래프(1401)이다.
도 14b는 본 발명의 실시예에 따라 생성된 GaN에 대한 X-선 회절(XRD) 데이터의 그래프(1402)이다.
도 14c는 본 발명의 실시예에 따라 생성된 GaN에 대한 X-선 회절(XRD) 데이터의 그래프(1403)이다.
도 14d는 본 발명의 실시예에 따라 생성된 GaN에 대한 X-선 회절(XRD) 데이터의 그래프(1402)이다.
도 15는 본 발명의 실시예에 따라 GEMM위에 생성된 GaN에 대한 원자 현미경 (AFM) 데이터의 도면(1501)이다.
도 16은 본 발명의 실시예에 따라 생성된 GEMM/GaN의 반사도(실선) 대 종래의 AlN/GaN 분포 브래그 반사도(distributed Bragg reflectors, DBRs)(점선) 사이의 비교를 나타내는 그래프(1601)이다.
도 17은 질화 갈륨(GaN)에 대한 추정된 스퍼터링 수율 대 갈륨 타겟의 온도의 그래프(1701)이다.
도 18은 스퍼터링 시스템(1801)의 개략도이다.
비록 이하의 상세한 설명이 도시된 목적을 위해 많은 세부 사항을 포함하지만, 당업자라면 이하의 상세한 설명에 대한 많은 변형 및 변경이 본 발명의 범위 내에 있음을 이해할 것이다. 특정 예시는 특정 실시예를 설명하기 위해 사용된다. 그러나 청구 범위에 설명된 본 발명은 이들 실시예에만 한정되는 것이 아니라 오히려 첨부된 청구 범위의 전체 범위를 포함한다. 따라서, 아래의 본 발명의 바람직한 실시예는 청구된 발명에 대한 어떠한 일반성의 손실없이, 그리고 제한을 부과하지 않고 설명된다. 또한, 바람직한 실시예에 대한 다음의 상세한 설명에서, 본 발명의 일부를 형성하고 본 발명이 실시될 수 있는 특정 실시예를 예시로 도시한 첨부 도면을 참조한다. 본 발명의 범위를 벗어나지 않고 다른 실시예들이 이용될 수 있고 구조적 변경이 이루어질 수 있음이 이해된다. 도면에 도시되고 여기에 기술된 실시예들은 모든 특정 실시예들에 포함되지 않는 특징들을 포함할 수 있다. 특정 실시예는 설명된 모든 특징들의 서브 세트만을 포함할 수 있거나, 특정 실시예는 설명된 특징들의 모두를 포함할 수 있다.
도면들에 나타나는 참조 번호들의 선행 숫자는 일반적으로 그 구성 요소가 처음 도입된 도면 번호에 대응하며, 동일한 참조 번호가 복수의 도면들에 나타난 동일한 구성 요소를 나타내기 위해 전체적으로 사용된다. 신호(signal)와 연결(connection)은 동일한 참조 번호 또는 레이블로 참조 될 수 있으며, 실제 의미는 설명 단락에서 사용된 것으로 명확해진다.
본 명세서에 사용된 바와 같이, "기판(substrate)"이라는 용어는 프로세스가 수행되는 물질을 의미하고, 기판은 실리콘, 사파이어 또는 다른 적절한 물질을 포함한다.
본 명세서에 사용된 바와 같이, "템플릿(template)"라는 용어는 에피택셜 성장에 적합한 베이스를 형성하는 하나 이상의 층을 의미하고, 템플릿은 실리콘, 사파이어, GaN/실리콘, GaN/사파이어, GaN/질화 알루미늄(AlN), GaN/질화 하프늄(HfN), GaN/질화 지르코늄(ZrN), 또는 임의의 다른 적절한 재료, 구조, 패턴 템플릿 또는 기판을 포함할 수 있다.
본 명세서에 사용된 바와 같이, 물리적 기상 증착("PVD")은 박막 및 코팅을 제조하는데 사용될 수 있는 증착 방법을 기술하고, PVD는 캐소드 아크 증착(cathode arc deposition), 전자빔 PVD(electron-beam PVD), 증발 증착(evaporative deposition), 펄스 레이저 증착(pulsed-laser deposition) 및 스퍼터링(sputtering)을 포함한다.
본 명세서에서 사용되는 "스퍼터링(sputtering)"은 직류 (DC) 스퍼터링(direct current (DC) sputtering), 무선 주파수 (RF) 스퍼터링(radio frequency (RF) sputtering), 반응성 스퍼터링(reactive sputtering) 및 마그네트론 스퍼터링(magnetron sputtering) 중 하나 이상을 포함한다.
본 명세서에 기재된 많은 프로세스 및 방법은 번호가 매겨지거나 문자가 새겨진 단계를 사용함을 알 수 있다. 이들 프로세스 및 방법은 숫자/문자에 의해 수립된 순서로 수행될 수 있지만, 본 발명의 명세서는 또한 임의의 다른 적절한 순서로 이들 프로세스 및 방법을 수행하는 것을 고려한다. 또한, 본 명세서는 선택적으로 생략 및/또는 선택적으로 추가될 수 있는 주어진 단계 또는 단계들 같은 하나 이상의 설명된 단계들로 대응하는 프로세스 및 방법을 수행하는 것을 고려한다.
도 1은 질화 갈륨(GaN) 기반 디바이스의 성장에 대한 방법(101)의 흐름도이다. 일 실시예에서, 흐름도의 방법(101)은 단일 증착 챔버 내에서 수행된다. 다른 실시 예에서, 방법(101)은 복수의 분리된 증착 챔버에서 수행된다. 일 실시예에서, 방법(101)은 임의의 하나 이상의 블록 105-110을 포함한다(예를 들어, 일 실시예에서, 블록 106 및 108은 선택 사항임). 일 실시예에서, 블록 105에서, 기판(예를 들어, 사파이어 또는 실리콘)이 후속 증착(subsequent deposition)을 위해 위치된다. 일 실시예에서, 블록 106에서, 기판 컨디셔닝(conditioning)이 수행된다. 일 실시예에서, 블록 107에서, 질화 알루미늄(AlN)이 기판 상에 스퍼터링되고, 여기서 X는 스퍼터링된 AlN의 두께를 나타낸다. 일 실시예에서, 블록 108에서, AlN 컨디셔닝(conditioning)이 수행된다 (예를 들어, 일 실시예에서, 산화물 제거). 일 실시예에서, 블록 109에서, GaN은 스퍼터링되고, 여기서 Y는 스퍼터링된 GaN의 두께를 나타낸다. 이러한 일 실시예에서, GaN 스퍼터링은 도핑 (예를 들어, 실리콘, 마그네슘, 철, 탄소 등으로 도핑) 및/또는 증가된 원자 이동성을 포함한다. 일 실시예에서, 블록 110에서, GaN은 스퍼터링되고, 여기서 Z는 스퍼터링된 GaN의 두께를 나타낸다. 이러한 일 실시예에서, GaN 스퍼터링은 도핑 (예를 들어, 실리콘, 마그네슘, 철, 탄소 등으로 도핑) 및/또는 증가된 원자 이동성 (때로는 EALS로 언급됨)을 포함한다. 일 실시예에서, GaN은 스칸듐, 지르코늄, 하프늄, 인듐, 알루미늄 또는 임의의 다른 적합한 원소와 합금된다.
도 2는 질화 갈륨(GaN) 기반 디바이스의 성장에 대한 시스템(201)의 개략도이다. 일 실시예에서, 시스템(201)은 도 1에 도시된 흐름도의 방법(101)을 수행하기 위해 사용된다. 일 실시예에서, 시스템(201)은 기판 웨이퍼(298)가 로드되고 완성된 웨이퍼(299)가 시스템 (201)으로부터 제거되는 로드 락(205, load lock)을 포함한다. 일 실시예에서, 시스템(201)은 기판-컨디셔닝 모듈(206) (예를 들어, 도 1의 블록 106을 수행하기 위한 모듈), AlN-증착 모듈 (207)(예를 들어, 도 1의 블록107을 수행하기 위한 모듈), AlN-컨디셔닝 모듈 (208)(예를 들어, 도 1의 블록108을 수행하기 위한 모듈), GaN- 증착 모듈(209)(예를 들어, 도 1의 블록109를 수행하기 위한 모듈) 및 도핑된 GaN 증착을 위한 도핑 모듈(210)을 포함할 수 있다. 일 실시예에서, 모듈 205-210은 단일 증착 챔버 내에 포함된다. 다른 실시 예에서, 각각의 모듈 205-210은 증착 챔버이다. 일 실시예에서, 시스템 (201)은 시스템(201) 내의 모듈로부터 모듈로 웨이퍼 이동을 위한 웨이퍼 핸들링 로봇(215)을 포함한다.
도 3은 질화 갈륨(GaN) 구조(301)의 개략도이다. 일 실시예에서, GaN 구조 (301)는 도 2의 시스템 (201) 및/또는 도 1의 방법 (101)을 이용하여 생성된다. 일 실시예에서, GaN 구조(301)는 기판 층(305), 기판 층(305)에 스퍼터링된 질화 알루미늄(AlN)층(306)(일 실시예에서는 AlN층(306)의 두께 = X), AlN층(306)에 두께=Y로 스퍼터링된 GaN층(307)(일 실시예에서, GaN층(307)은, 예를 들어 실리콘, 마그네슘 등과 같은 것으로, 도핑됨), 그리고 GaN층(307)에 두께=Z로 스퍼터링된 GaN층(308) (일 실시예에서, GaN층(308)은, 예를 들어 실리콘, 마그네슘 등과 같은 것으로, 도핑됨)을 포함한다.
종래의 산업 시스템은 GaN의 성장을 위해 금속 유기 화학 기상 증착 (metal-organic chemical vapor deposition, MOCVD)을 사용하여 GaN 기반 디바이스를 생산한다. 일 실시예에서, 본 발명은 종래의 MOCVD GaN 공정을 스퍼터링된 GaN으로 대체하여 다음의 효과를 얻는다. 낮은 웨이퍼 보우(bow) 및 스퍼터링에 의해 개선된 웨이퍼/디바이스 균일성, 낮은 공정 온도 및 NH3 및 Ga(CH3)3 등과 같은 화학 처리 비용의 감소. 일 실시예에서, 스퍼터링 공정은 덜 복잡한 장비 요구로 인해 MBE 공정에 비해 더 간단히 고용하고 비용이 적게 들어간다.
도 4는 저온 3A족-질화 스퍼터링 시스템(401)의 개략도이다. 일 실시예에서, 스퍼터링 시스템(401)은 진동 챔버(405)를 포함한다. 일 실시예에서, 챔버(405)는 웨이퍼 홀더(406) 및 스퍼터링 건(407)을 포함한다(예를 들어, 일 실시예에서, 스퍼터링 건(407)은 갈륨 스퍼터링 건이고 갈륨 타겟을 포함한다). 일 실시예에서, 스퍼터링 건 (407)은 금속 가스켓 및 다른 적절한 구성 요소를 포함하고, 그래서 저온 (예를 들어, 섭씨 영하 이하)에서 작동하기에 적합하다. 일 실시예에서, 시스템 (401)은 스퍼터링 건(407)의 갈륨 타겟을 냉각하는 냉각 시스템 (408)을 포함하고, 그래서 상기 갈륨 타겟은 스퍼터링 중에 고체 상태로 유지된다. 일 실시예에서, 냉각 시스템 (408)은 냉각-입력 라인 (cold-input line, 409) 및 열-출력 라인 (heat-output line, 410)을 통해 스퍼터링 건 (407)에 작동 가능하게 연결된다. 일 실시예에서, 냉각 시스템 (408)은 스퍼터링 동안 갈륨 타겟을 고체 상태로 유지시키기 위해 라인 409 및 410을 통해 하나 이상의 열-전달 유체(heat-transfer fluids)를 순환시킨다(예를 들어, 일 실시예에서, 상기 열-전달 유체는 액화 질소 및/또는 액화 산소(일 실시예에서, 액화 질소 및/또는 액화 산호는 스퍼터링 시스템(401)이 대형 웨이퍼 및/또는 웨이퍼 플래터 생산 시스템(wafer platter production systems)에 사용될 때 사용됨)와 같은 극저온 유체(cryogenic fluid), 하나 이상의 알콜, 또는 다른 적합한 열-전달 유체임). 일 실시예에서, 시스템(401)은 전선(499)를 통해 시스템 (401)에 연결된 전압 공급부 (415)를 포함한다. 일 실시예에서, 전압은 웨이퍼 크기가 증가함에 따라 전압 공급부 (415)에 의해 증가된다. 일 실시예에서, 시스템 (401)은 현장에서 폐쇄 또는 개방 공정 모니터링을 위한 광학 경로 (420)를 포함한다(일 실시예에서, 경로 (420)는 고온계 및/또는 방사율에 대해 컴퓨터 보정된 광학 반사성 시스템(optical reflectivity system)에 동작 가능하게 결합된다).
일 실시예에서, 본 명세서에 기재된 상기 GaN 성장 공정/시스템은 에피택셜 원자층 스퍼터링(epitaxial atomic layer sputtering, EALS)에 보완적이다. 일 실시예에서, EALS는 스퍼터링 또는 반응성 스퍼터링(reactive sputtering)을 사용하여 기판 상에 금속-질소 화합물 재료(metal-nitride compound material)의 효과적으로 화학양론적 에피택셜 성장(stoichiometric epitaxial growth)을 초래하는 공정이다. 형성된 금속 질화물의 표면에 도달하는 활성 질소 (N) 원자에 대한 금속(예를 들어, 갈륨)의 비율은 금속 함유층의 화학양론적 조성과 비교하여 금속이 풍부한 상태에서 N이 풍부한 상태 사이에서 주기적으로 변화된다. 일 실시예에서, 금속이 풍부한 상태에서 금속이 희박한 상태로 변화하는 공정은 (1) 형성된 금속 질화물의 표면으로 금속 플럭스(flux)를 감소시킴, 또는 (2) 활성 질소 플럭스(flux)를 증가시킴, 또는 (3) 금속 흡착원자(metal adatoms)의 증발률(즉, 낮은 체류시간)을 상승시키기 위해 기판의 온도를 증가시킴(또는 형성된 금속 질화물의 표면 노출), 또는 (1)-(3)의 조합에 의해 수행된다. 일 실시예에서, 금속이 풍부한 조건은 표면 이동을 향상시키기 위해 표면에서 불완전(또는 매달린) 결합의 효과를 감소시켜 흡착원자(adatom)의 이동성을 증가시키고, 비-기둥형 스텝 성장(non-columnar step growth) 및 그에 따라 고품질 및 보다 매끄러운 박막을 초래한다. 일반적으로, 일 실시예에서, 흡착원자의 증가된 표면 이동은 성장 정면상(growth front)의 저-에너지 부위(low-energy sites)에 결합시키는 것을 도움으로서 증착된 물질의 결정질을 향상시킨다. 유사하게, 일 실시예에서, 표면 온도 증가 또는 저-에너지 이온 적용은 박막의 품질을 향상시키기 위해 흡착원자의 표면 이동을 증가시킬 수 있다. 일 실시예에 따르면, 본 발명은 EALS를 제공한다. 일 실시예에서, 본 공정은 분리된 질소 플라즈마 공급원(separate nitrogen plasma source, 예를 들어, 무선 주파수(RF) 질소 공급원) 또는 심지어 이온-빔 보조 증착(ion beam-assisted deposition)의 사용을 포함한다.
도 5a는 본 발명의 일 실시예에 따라 상이한 에피택셜 성장 모드를 도시한 복수의 성장 모드(501)를 포함하는 개략도이다. 에피택셜 박막 성장에서, 증착된 물질(들)은 이상적으로 기판 (505)의 결정학적 구조에 의해 결정되는 원자 배열 및 배향을 갖는 규칙적인 결정을 형성한다. 일 실시예에서, 도달하는 원자의 표면 이동성 및 기판 및 에피택셜 박막의 특성에 따라, 상이한 성장 모드(510, 520 및/또는 530)가 얻어진다. 일 실시예에서, 기판 표면에 도달한 원자의 표면 이동성 및 표면 단계의 평균 테라스(terrace) 길이, 기판의 결정 배향 및 결함 밀도, 박막과 기판 사이의 표면 및 계면 활성 에너지, 격자 부정합과 같은 다른 요소에 의해, 에피택셜 성장은 1)상기 모드 중 하나에서 시작 및 진행, 2)둘 이상의 모드의 혼합, 3) 하나의 모드에서 시작하여 다른 모드 또는 혼합된 성장 모드로 전이로 진행한다.
일 실시예에서, 성장 모드 (510) (510a 내지 510b로 진행이 표시됨)는 2 차원 (2D) 아일랜드(island) 성장으로 지칭된다. 일 실시예에서, 모드 (510)에서, 작은 아일랜드들은 표면 위에 응집(nucleate)하고 측 방향(laterally)으로 성장하여 층(layer)으로 합쳐져서, 많은 결정 경계(grain boundaries)를 초래한다. 일 실시예에서, 성장 모드 (520) (520a 내지 520b로 진행이 표시됨)는 3 차원 (3D) 아일랜드(island) 성장으로 지칭된다. 일 실시예에서, 모드 (520)에서, 작은 아일랜드들은 표면 위에 응집하고 성장하는 동안 바닥층이 완성되기 전에 더 많은 아일랜드들이 앞선 아일랜드의 상부에 형성되고, 거친 표면의 증가를 초래한다(일 실시예에서, 모드(520)는 원주 성장을 포함함). 일 실시예에서, 성장 모드(530)(530a 내지 530b로 진행이 표시됨)는 스텝-플로우(step-flow) 성장으로 지칭된다. 일 실시예에서, 모드 (530)에서, 표면에 도달하는 원자는 스텝 에지(step edge)로 이동 및 통합되어 스텝-플로우에 의해 층(layer)을 완성한다(일 실시예에서, 모드(530)은 표면 확산(surface diffusion)이 평균 테라스 길이(average terrace length)와 비교하여 클 때 발생한다).
도 5b는 GaN 성장의 원자 현미경(atomic-force microscopy, AFM) 이미지 세트(502)이다. 540 이미지는 Ga가 풍부한 성장 조건의 실시예에서 발생하는 Ga액적(droplet)을 가진 매끈한(smooth) GaN를 보여준다. 일 실시예에서, 에피택셜 원자 층 스퍼터링(epitaxial atomic layer sputtering, EALS)은 GaN의 성장 중에 구현되어, 이미지 (540)에 도시 된 Ga-풍부한 성장 조건과 질소가 풍부한 성장 조건 사이에 변형이 존재한다. 545 이미지는, 후속 증착(subsequent deposition) 이전에, GaN 박막의 최종 상태 (풍부한 Ga 조건과 풍부한 질소 조건 사이의 변형 후)에서 Ga액적이 없는 매끈한 Ga의 원자 스텝을 보여준다. 일 실시예에서, 540 이미지의 제곱근평균된(root-mean-squared, RMS) 거칠기(roughness)는 약 8 옴스트롱(
Figure pct00005
ngstrom)이다. 일 실시예에서, 545 이미지의 RMS 거칠기는 약 2 옴스트롱(
Figure pct00006
ngstrom)이다.
일실시예에서, 본 발명은 여기에 설명된 하나 이상의 프로세스를 이용하여 2 차원(2D) 광결정(photonic crystal) 상에 GaN를 포함하는 물질을 생성한다. 일 실시예에서, 2D 광결정 상의 GaN는 공기/GaN의 반복 주기(repeating period)를 포함하며, 이 것은 사파이어(sapphire) 위에 위치하는 (선택적으로) AlN 층 위에 위치하는 GaN층 위에 위치한다. 일 실시예에서, 2D 광결정 상의 GaN는 공기/GaN의 반복 주기(repeating period)를 포함하며, 이 것은 HfN 위에 위치하는 (선택적으로) AlN 층 위에 위치하는 GaN층 위에 위치한다. 일 실시예에서, 2D 광결정 상의 GaN는 공기/GaN의 반복 주기(repeating period)를 포함하며, 이 것은 ZrN 위에 위치하는 (선택적으로) AlN 층 위에 위치하는 GaN층 위에 위치한다. 일 실시예에서, 2D 광결정 상의 GaN는 공기/GaN의 반복 주기(repeating period)를 포함하며, 이 것은 어떤 적절한 질화 3A족 위에 위치하는 (선택적으로) AlN 층 위에 위치하는 GaN층 위에 위치한다. 일 실시예에서, 상기 GaN 구조는 HfGaN으로 대체된다. 일 실시예에서, 상기 GaN 구조는 ZrGaN으로 대체된다.
일 실시예에서, 결과적으로 상기 공기의 물질 두께는 다음과 같이 표현된다.
thickness of air void (Tair) = (wavelength)*(1-2M)/4
M = Integer (0,1,2,3,4,5....)
결과적으로 상기 공기와 사파이어(Al203) 사이의 GaN의 물질 두께는 다음과 같이 표현된다.
thickness of GaN between air and Al203 (TGaN) = (wavelength)*(1-2M)/(4n)
M은 정수 (예., 0,1,2,3,4,5....).
n은 반사 지표(index of refraction).
일 실시예에서, 상기 2D 광결정 상의 GaN은 MOCVD로 형성된 GaN에 비해 효과적으로 탄소(carbon)를 불포함 한다. 일 실시예에서, 상기 2D 광결정 상의 GaN은 MOCVD로 형성된 GaN에 비해 효과적으로 수소(hydrogen)를 불포함 한다.
일 실시예에서, 2D 광결정 상의 GaN은 MOCVD 및/또는 MBE에 의해 형성된 GaN과 비교하여 효과적으로 더 큰 에피택셜 결정(grain) 또는 에피-아일랜드(epi-island)을 포함한다. 일 실시예에서, 2D 광결정 상의 GaN은 실질적으로 비원주형(non-columnar) 구조를 갖는 에피택셜 박막을 포함한다. 일 실시예에서, 2D 광결정 상의 GaN은 향상된 2D 성장으로 인해 매우 매끄러운 표면을 포함한다. 일 실시예에서, 2D 광결정 상의 GaN은 종래의 프로세스에 의해 형성된 GaN보다 매끄러운 양자 우물을 포함한다. 일 실시예에서, 더 얇은 GaN 두께는, 종래의 GaN 성장 방법과 비교하여, 전위 자기 파괴(dislocation self-annihilation) 및/또는 전위 굽힘(dislocation bending)이 요구된다. 일 실시예에서, 임의의 재료, 템플릿 또는 기판 상의 저온 스퍼터링된 GaN은 GaN의 고온 성장보다 부적합 전위(misfit dislocation)의 현저히 다른 밀도(density)를 갖는다. 일 실시예에서, 2D 광결정 상의 GaN은 종래의 프로세스에 의해 형성된 GaN과 실질적으로 다른 점-결함 밀도(point-defect density)를 포함한다. 일 실시예에서, 2D 광결정 상의 GaN은 종래의 방법에 의해 형성된 GaN보다 낮은 웨이퍼 휘어짐(wafer bow)을 포함한다. 일 실시예에서, 2D 광결정 상의 GaN은 종래의 방법에 의해 형성된 GaN과 비교하여, 박막에 있어 실질적으로 상이한 스트레스 레벨을 포함한다. 이러한 일 실시예에서, 상기 박막 스트레스 레벨은 라만 분광법(Raman spectroscopy)에 의해 검출 가능하다.
일 실시예에서, 본 발명의 상기 GaN 물질의 연속적인 에피택셜 성장은 임의의 적절한 발광(light emitting), 광 검출(light detecting), 광 수확(light harvesting), 또는 트랜지스터 장치(수직 캐리어 흐름(vertical carrier flow)을 갖는 트랜지스터를 포함)를 초래한다. 일 실시예에서, 본 발명의 GaN 물질은 GaN 기반 디스플레이 (예를 들어, 휴대폰, 테블릿 등), GaN 기반 태양 전지, GaN 기반 검출기 어레이, GaN 기반의 초대형 통합 애플리케이션, 윈도우 용 GaN 코팅, GaN 기반 고온 인듐 주석 산화 (ITO) 대체물, 등에 사용된다. 일 실시예에서, 본 발명의 GaN 물질의 웨이퍼는 약 6 인치 이하의 직경을 갖는다. 일 실시예에서, 본 발명의 GaN 물질의 웨이퍼는 약 6 인치보다 큰 직경을 갖는다.
일 실시예에서, 본 발명은 본 발명의 GaN 물질을 제조하기 위한 마그네트론 반응성 스퍼터링 시스템(magnetron reactive sputtering system)을 제공한다. 일 실시예에서, 직류(DC) 또는 무선 주파수(RF) 스퍼터링과 같은 다른 적절한 스퍼터링 기술이 사용된다. 일 실시예에서, 본 발명의 GaN 물질을 제조하기 위한 시스템은 질소 플라즈마 공급원(nitrogen plasma source) 또는 이온 건(ion gun)을 포함한다. 일 실시예에서, 고체 상태의 갈륨 타겟이 사용되고, EALS 프로세스가 구현되어 본 발명의 GaN 물질을 제조한다. 이러한 일 실시예에서, 고체 상태 갈륨은 스퍼터 업(sputter up), 스퍼터 다운(sputter down) 또는 스퍼터링 사이드웨이(sputter sideways) 구성을 허용한다.
일 실시예에서, 본 발명은 가열된 기판에 근접하여 (예를 들어, 약 8 인치 미만) 위치하는 고체 갈륨 공급원을 사용하는 스퍼터링 GaN 성장 프로세스를 제공한다. 일 실시예에서, 고체 갈륨 공급원은 기판으로부터 더 멀리 위치한다. 일 실시예에서, 웨이퍼 기판은 섭씨1100-1000도의 범위, 일 실시예에서는 섭씨 1000-900도의 범위, 일 실시예에서는 섭씨 900-800도의 범위, 일 실시예에서, 800-700 ℃의 범위, 일 실시예에서는 섭씨700-600도의 범위, 일 실시예에서는 섭씨600-500도의 범위, 일 실시예에서는 섭씨500-400도의 범위, 및 일 실시예에서는 섭씨400도에서 실온까지 범위이다.
일 실시예에서, 스퍼터링 건의 근접 및 유형(예를 들어, 평형, 불균형 및 부분 균형)은 스퍼터 건의 플라즈마 상호 작용(sputter gun's plasma interaction)으로 인해 원하는 추가-원자 에너지(add-atom energy)를 달성하면서 GaN 박막에 대한 손상을 최소화할 수 있다. 일 실시예에서, 스퍼터링 총의 상기 공급원의 근접 및 형태에 의해 야기된 이온화(ionization)는 전위 굽힘(dislocation bending) 및/또는 자기 소멸(self-annihilation)을 허용한다.
일 실시예에서, 본 발명의 공정에 사용된 스퍼터링 건은 전체 금속 개스킷 실(all-metal gasket seal)로 제조되고/제조되거나 스퍼터링 건과 함께 사용되는 N2의 온도는 갈륨의 융점 이하로 유지되어 갈륨을 단단하게 만들 수 있다. 일 실시예에서, 다양한 알코올과 같은 열 전달 유체(heat-transfer liquid)가 사용된다. 일 실시예에서, 이러한 냉각 시스템에서, 스퍼터링 타겟의 특성 치수(characteristic dimension)는 직경이 2 인치보다 크다.
일 실시예에서, 갈륨 건은 회전 마그네트 스퍼터링 건(rotating magnet sputtering gun)을 통합하는 이점이 있다. 일 실시예에서, 질화 인듐 갈륨(indium gallium nitride, InGaN) 및/또는 질화 알루미늄 갈륨(aluminum gallium nitride, AlGaN)와 같은 화합물 물질의 공동 증착(co-deposition)을 위해 링형 스퍼터링 타겟(ringed sputtering target) 및/또는 다중 링 스퍼터링 타겟(multiple ring sputtering target)의 사용은 다른 이점이 있다. 일 실시예에서, 하프늄, 지르코늄 또는 실리콘이 스퍼터링 타겟으로 포함된다. 일 실시예에서, 질소에 희석된 SiH4가 공급되고 가스 전달 시스템(gas-delivery system)은 이중 희석 시스템(double-dilution system)을 포함한다. 일 실시예에서, 링형 스퍼터링 타겟은 현장에서 반사율 측정(reflectivity measurement)을 허용한다. 일 실시예에서, 무선 주파수 또는 직류 프로세스가 모두 적용 가능하다. 일 실시예에서, EALS가 사용될 때, 갈륨이 풍부한 조건과 갈륨이 희박한 조건 사이의 변화는 온도, 압력, 아르곤(argon), 질소(nitrogen), 갈륨 공급원 전력(gallium source power), 성장률(growth rate) 또는 임의의 다른 적절한 변수를 변화시킴으로써 달성된다.
일 실시예에서, 본 발명은 다음 단계들 중 임의의 하나 이상을 포함하는 마그네트론 스퍼터링 에피택셜 프로세스(magnetron sputtering epitaxial process)를 제공한다. (1) 임의의 개수 및/또는 크기의 웨이퍼 기판(들) 또는 로드 락(load lock)에 들어가는 웨이퍼 기판 카세트(cassette)를 포함하는 기판의 임의의 조합을 제공하는 단계, (2) 상기 기판은 사파이어 또는 실리콘상의 임의의 3A족 질화물과 같은 실리콘, GaN/사파이어, AlN/사파이어, GaN/실리콘, AlN/실리콘 또는 임의의 다른 적합한 템플릿이고, (3) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 웨이퍼 기판을 에피택셜 챔버로 이송하는 단계, (4) 웨이퍼 기판 상에 AlN이 임의의 두께 (원주형 또는 비원주형)로 성장된 AlN 에피택셜 스퍼터링 (또는 다른 PVD), MOCVD 또는 MBE 챔버에 웨이퍼 기판을 배치하는 단계, (5) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메카니즘을 통해 AlN/웨이퍼 기판을 이송, (6) AlN/기판 웨이퍼를 AlN/웨이퍼 기판 상에 스퍼터링을 통해 임의의 두께로 GaN을 성장시킨 GaN 에피택셜 스퍼터링 챔버에 배치하는 단계(일 실시예에서,이 단계동안, 갈륨은 고체 상태이고 EALS 프로세스는 구현되고, 그리고, 일 실시예에서, 선택적 실리콘(Si), 하프늄(Hf) 및/또는 지르코늄 (Zr) 도핑이 공정에 포함됨), (7) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메카니즘을 통해 스퍼터링된 GaN/AlN/웨이퍼 기판을 이송하는 단계, (8) 스퍼터링된 GaN/AlN/웨이퍼 기판 상에 스퍼터링을 통해 GEMM 성장이 일어나는 GEMM (Grown-Epitaxial Metal Mirror) 스퍼터링 챔버 내로 스퍼터링된 GaN/AlN/웨이퍼 기판을 배치하는 단계(이러한 일 실시예에서, GEMM 성장은 상기에 도입되고 본원에 참고로 인용된 미국 특허 제7,915,624호, 제8,253,157호 및/또는 제8,890,183호의 설명에 따라 수행됨); 일 실시예에서, 상기 프로세스는 필요에 따라 임의의 순서 또는 조합으로 단계 5, 6, 7이 반복됨, (9) GEMM상에 스퍼터링을 통해 임의의 적절한 두께로 AlN 층을 선택적으로 성장시키는 단계, (10) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 스퍼터링된 GEMM/GaN/AlN/웨이퍼 기판을 이송하는 단계, (11) 스퍼터링을 통해 임의의 적당한 두께로 성장된 스퍼터링된 GaN 최종 층에 의해 스퍼터링된 GEMM/GaN/AlN/기판을 캡핑(capping)하는 단계, (12) 임의의 적합한 방법 또는 수동 또는 로봇 트랜스퍼의 메커니즘을 통해 스퍼터링된 GaN/GEMM/GaN/AlN/웨이퍼 기판을 이송하는 단계, 및 (13) 양자 우물 또는 양자 우물들(활성 영역으로도 알려짐) 및 P-타입 층 또는 P-타입 층들의 성장을 위해 스퍼터링된 GaN/GEMM/GaN/AlN/웨이퍼 기판을 MOCVD, MBE 또는 스퍼터링 (또는 다른 PVD) 시스템에 배치하는 단계.
일 실시예에서, 본 발명은 다음 단계 중 하나 이상을 포함하는 에피택셜 물질 성장 프로세스를 제공한다. (1) 임의의 개수 및/또는 크기의 웨이퍼 기판(들) 또는 로드 락에 들어가는 웨이퍼 기판 카세트를 포함하는 기판의 임의의 조합을 제공하는 단계, (2) 상기 기판은 사파이어 또는 실리콘상의 임의의 3A족 질화물과 같은 실리콘, 사파이어, GaN/사파이어, AlN/사파이어, GaN/실리콘, AlN/실리콘 또는 임의의 다른 적합한 템플릿, (3) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 웨이퍼 기판을 에피택셜 챔버로 이송하는 단계, (4) 웨이퍼 기판 상에 AlN이 임의의 두께 (원주형 또는 비원주형)로 성장된 AlN 에피택셜 스퍼터링 (또는 다른 PVD), MOCVD 또는 MBE 챔버에 웨이퍼 기판을 배치하는 단계, (5) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메카니즘을 통해 AlN/웨이퍼 기판을 이송하는 단계, (6) AlN/기판 웨이퍼를 GEMM(Grown-Epitaxial Metal Mirror) 성장이 AlN/웨이퍼 기판 상에 스퍼터링을 통해 발생하는 GEMM 스퍼터 챔버 내로 배치하는 단계(이러한 일 실시예에서, GEMM 성장은 상기에 도입되고 본원에 참고로 인용된 미국 특허 제7,915,624호, 제8,253,157호 및/또는 제8,890,183호의 설명에 따라 수행됨); 일 실시예에서, 상기 프로세스는 필요에 의해 임의의 순서 또는 조합에 의해 단계 1-6을 반복수행 함, (7) GEMM 상에 스퍼터링을 통해 임의의 적절한 두께로 AlN층을 성장시키는 단계, (8) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 스퍼터링 된 GEMM/AlN/웨이퍼 기판을 이송하는 단계, (9) , GEMM/AlN/웨이퍼 기판 상에 스퍼터링을 통해 임의의 적절한 두께로 성장된 스퍼터링 된 GaN의 최종 층에 의해 스퍼터링된 GEMM/AlN/웨이퍼 기판을 캡핑하는 단계, (10) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 스퍼터링된 GaN/GEMM/AlN/웨이퍼 기판을 이송하는 단계, 및 (11) 양자 우물 또는 양자 우물들(활성 영역으로도 알려짐) 및 P-타입 층 또는 P-타입 층들의 성장을 위해 스퍼터링된 GaN/GEMM/GaN/AlN/웨이퍼 기판을 MOCVD, MBE 또는 스퍼터링 (또는 다른 PVD) 시스템에 배치하는 단계.
일 실시예에서, 본 발명은 다음 단계 중 하나 이상을 포함하는 에피택셜 물질 성장 프로세스를 제공한다. (1) 임의의 개수 및/또는 크기의 웨이퍼 기판(들) 또는로드 락에 진입하는 웨이퍼 기판 카세트를 포함하는 기판의 임의의 조합을 제공하는 단계, (2) 상기 기판은 임의의 다른 3A족 질화물과 같은 실리콘, 사파이어, GaN 사파이어, AlN/사파이어, GaN/실리콘, AlN/실리콘 또는 임의의 다른 적합한 템플릿이고, (3) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 웨이퍼 기판을 에피택셜 챔버로 이송하는 단계, (4) AlN/기판 웨이퍼를 GEMM(Grown-Epitaxial Metal Mirror) 성장이 AlN/웨이퍼 기판 상에 스퍼터링을 통해 발생하는 GEMM 스퍼터 챔버 내로 배치하는 단계(이러한 일 실시예에서, GEMM 성장은 상기에 도입되고 본원에 참고로 인용된 미국 특허 제7,915,624호, 제8,253,157호 및/또는 제8,890,183호의 설명에 따라 수행됨); 일 실시예에서, 상기 프로세스는 필요에 의해 임의의 순서 또는 조합에 의해 단계 1-6을 반복수행 함, (5) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 GEMM/웨이퍼 기판을 에피택셜 챔버로 이송하는 단계, (6) AlN이 임의의 적당한 두께 (원주형 또는 비원주형)로 성장된 AlN 에피택셜 스퍼터링 챔버에 GEMM/웨이퍼 기판을 배치하는 단계; 일 실시예에서, 상기 프로세스는 필요에 의해 단계 4 및 5를 반복함, (7) GEMM 상에 스퍼터링을 통해 임의의 적절한 두께로 AlN 층을 선택적으로 성장시키는 단계, (8) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 스퍼터링된 GEMM/ALN/GEMM 웨이퍼 기판을 이송하는 단계, (9) GEMM/ALN/GEMM/웨이퍼 기판 상에 스퍼터링을 통해 임의의 적절한 두께로 성장 된 스퍼터링된 GaN의 최종 층에 의해 스퍼터링된GEMM/ALN/GEMM/웨이퍼 기판을 캡핑하는 단계(이러한 일 실시예에서, 스퍼터링 동안 사용된 갈륨 타겟은 고체 상태에 있고 EALS 프로세스가 구현되고, 그리고, 일 실시예에서는 Si, Hf, Zr 도핑이 발생함), (10) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 스퍼터링된 GaN/GEMM/ALN/GEMM/웨이퍼 기판을 이송하는 단계, 및 양자 우물 또는 양자 우물들(활성영역으로 알려짐) 및 P-타입 층 또는 P-타입 층들의 성장을 위해 스퍼터링된 GaN/GEMM/ALN/GEMM/웨이퍼 기판을 MOCVD, MBE, 또는 스퍼터링(또는 다른 PVD) 시스템에 배치하는 단계.
일 실시예에서, 본 발명은 다음 단계 중 하나 이상을 포함하는 에피택셜 물질 성장 프로세스를 제공한다. (1) 임의의 개수 및/또는 크기의 웨이퍼 기판(들) 또는 로드 락에 들어가는 웨이퍼 기판 카세트를 포함하는 기판의 임의의 조합을 제공하는 단계, (2) 상기 기판은 사파이어 또는 실리콘상의 임의의 3A족 질화물과 같은 실리콘, 사파이어, GaN/사파이어, AlN/사파이어, GaN/실리콘, AlN/실리콘 또는 임의의 다른 적합한 템플릿, (3) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 웨이퍼 기판을 에피택셜 챔버로 이송하는 단계, (4) 임의의 3A족 질화물을 웨이퍼 기판 상에 임의의 두께 (원주형 또는 비원주형)로 성장시키는 단계, (5) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메카니즘을 통해 3A족 질화물/웨이퍼 기판을 이송하는 단계, (6) 3A족 질화물/웨이퍼 기판 상에 스퍼터링을 통해 GEMM이 성장하는 GEMM스퍼터링 챔버 내로 3A족 질화물/웨이퍼 기판을 배치하는 단계(이러한 일 실시예에서, GEMM 성장은 상기에 도입되고 본원에 참고로 인용된 미국 특허 제7,915,624호, 제8,253,157호 및/또는 제8,890,183호의 설명에 따라 수행됨); 일 실시예에서, 상기 프로세스는 필요에 의해 임의의 순서 또는 조합에 의해 반복수행 함, (7) 선택적으로 AlN 또는 임의의 다른 3A족 질화물 층을 GEMM 상에 스퍼터링을 통해 임의의 적절한 두께로 성장시키는 단계, (8) 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 스퍼터링된 GEMM/3A족 질화물/웨이퍼 기판을 이송하는 단계, (9) GEMM/3A족 질화물/웨이퍼 기판 상에 스퍼터링을 통해 임의의 적절한 두께로 성장된 스퍼터링된 GaN의 최종 층에 의해 스퍼터링된 GEMM/3A족 질화물/웨이퍼 기판을 캡핑하는 단계(이러한 일 실시예에서, 갈륨은 동결/고체 상태에 있고 EALS 프로세스가 구현되고, 그리고, 일 실시예에서는 Si, Hf, Zr 도핑이 구현됨), (10) 스퍼터링된 GaN/GEMM/3A족 질화물/웨이퍼 기판을 임의의 적합한 방법 또는 수동 또는 로봇 이동의 메커니즘을 통해 이송하는 단계, 및 (11) 양자 우물 또는 양자 우물들(활성 영역으로도 알려짐) 및 P-타입 층 또는 P-타입 층들의 성장을 위해 스퍼터링된 GaN/GEMM/3A족 질화물/웨이퍼 기판을 MOCVD, MBE 또는 스퍼터링 (또는 다른 PVD) 시스템에 배치하는 단계.
일 실시예에서, 3A족 질화물은 임의의 다른 3A족 질화물, 또는 3A족 질화물 층 및/또는 화합물의 임의의 조합으로 대체된다. 또한, 일 실시예에서, 이들 재료는 실리콘 (Si), Hf, Zr 및/또는 마그네슘(Mg)을 포함한다. 일 실시예에서, 웨이퍼(들) 및/또는 기판(들)은 임의의 조합 및/또는 임의의 수(number)의 재료 특정(material-specific), 공정 특정(process-specific) 에피택셜 스퍼터링(또는 다른 PVD), MOCVD 또는 MBE 챔버 또는 장비와 함께 또는 사이에 임의의 적절한 방법 또는 메커니즘 (수동 또는 로봇 식)을 통해 삽입되거나, 움직이거나 또는 직접 이송될 수 있다. 일 실시예에서, 본 발명의 프로세스는 재료 특정(material-specific) 스퍼터링 (또는 다른 PVD) 스퍼터링 (또는 다른 PVD), MOCVD 또는 MBE 챔버(들) 내에서 그리고 사이에서 재료 특정 스퍼터링(또는 다른 PVD), MOCVD 또는 MBE 에피택셜 챔버(들) 및/또는 임의의 선택적 웨이퍼 이송(들)로 일어날 수 있다. 일 실시예에서, 본 발명의 공정은 웨이퍼 이송이 없는 물질-특정 스퍼터링(또는 다른 PVD), MOCVD 또는 MBE 에피택셜 챔버 (들)에서 일어날 수 있다.
종래의 스퍼터링 기술에 의해 성장된 질화 갈륨(GaN) 박막은 일반적으로 박막 품질이 좋지 않기 때문에 유용하지 않은 것으로 간주된다(예를 들면, 종래의 스퍼터링 기술에 의해 성장된 GaN 박막은 일반적으로 620아크초 및/또는 그보다 큰 최대 반값에서 X-선 회절(XRD) 로킹 커브 전치 폭(rocking curve full width) 특성을 갖는다). 이러한 스퍼터링된 에피택셜 성장된 박막은 MOCVD 또는 MBE 방법에 의해 생성될 수 있는 것보다 낮은 품질로 고려되기 때문에, 종래 스퍼터링된 에피택셜 성장 기술은 의도적인 도핑으로 설계되지 않았다.
일 실시예에서, 본 발명은 약 5x1016/cm3의 배경 전자 농도(background electron concentration)(비의도적 도핑으로 알려진)로 실리콘(또는 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 산소(O), 황(S), 셀레늄(Se) 및/또는 텔루륨(Te))과 같은 도핑 원소로 의도적인 도핑된 N-타입 도핑 GaN을 제공하여 5x1016/cm3보다 높은 1x1018/cm3 내지 5x1020/cm3처럼 또는 이보다 더 높은 배경 전자 농도를 획득한다.
일 실시예에서, 본 발명은 다음 중 하나 이상을 포함하는 선택적 N-타입 도핑을 사용하여 스퍼터링함으로써 고품질 GaN을 성장시키는 방법을 제공한다 : (1) 웨이퍼, 챔버 및 웨이퍼 홀더를 가스 배출(out-gassing)하는 단계, (2) (a) 원자들이 초기 에피택셜 성장을 생성하기 위해 템플릿의 표면에서 에너지 적으로 유리한 위치를 찾을 수 있도록 충분한 원자(adatom) 에너지를 허용하도록 온도를 설정하는 단계, (b) 플라즈마의 형성을 허용하도록 챔버 진공 압력을 설정하는 단계, (c) 플라즈마 가스를 챔버에 공급하는 단계, (d) 챔버에 질소 가스를 공급하는 단계, (e) 갈륨 공급을 위해 그리고 원자들이 초기 에피택셜 성장을 생성하기 위해 템플릿의 표면에서 에너지 적으로 유리한 위치를 찾을 수 있도록 충분한 원자(adatom) 에너지를 허용하도록 고체 갈륨(Ga) 타겟 건에 전력을 공급하는 단계,를 포함하는 GaN 결정핵 생성 단계를 포함하고, (3) 일단 핵 형성이 최소 두께로 도달되면, 플라즈마 가스 공급원을 차단하는 단계, (4) GaN 층에 최상의 GaN 성장을 가능하게 하는 적절한 온도와 가스 흐름 및 Ga 건 타겟 전력으로 GaN을 성장시키는 단계를 더 포함하고, 상기 GaN 스퍼터링은 도핑을 포함하고, 상기 도핑은, (a) 도펀트(dopant)의 동시 스퍼터링(co-sputtering), (b) 도펀트의 열 증발, (c) 도펀트의 전자빔 증발, (d) 스퍼터링 건 내 도펀트가 있는 Ga 혼합물, (e) 예를 들어 희석 SiH4, Si2H6, 테트라 에틸 실란(tetraethylsilane)의 반응물 및/또는 캐리어 개스(H2, N2, Ar, Xe, He, Kr, Rn, 등) 내 도펀트(Si)을 잡고 있는 다른 반응물을 포함하는 도펀트의 가스 배출, (f) 실리콘의 이온 주입 도핑,을 포함하고, (5) 잠재적인 갈륨 액적을 제거하고 갈륨 액적이 없어질 때까지 기다리게하는데 충분한 온도로 온도를 상승시키는 단계, 및 (6) 웨이퍼를 제거하기 위해 상기 언급된 임의의 변수를 턴 오프하는 단계,를 더 포함한다.
GaN 산업은 최종 디바이스의 품질 결정을 위한 오메가 로킹 커브(Omega rocking curve)의 X- 선 회절(XRD) 002(대칭) 및 102(비대칭) 피크 반치전폭(full-width half-maximum, FWHM) 값 모두에 관련된다. 일 실시예에서, 본 발명은 1000 아크초, 또는 600아크초, 또는 300아크초, 또는 200 아크초 또는 100 아크초 이내에서 002 및 102 피크 FWHM 값 모두가 가능하게 하는 스퍼터링 GaN 공정을 제공한다. 본 발명의 일 실시예에서, 상기 002 피크 FWHM은 500 아크초 이내이고 상기 102 피크 FWHM은 1000 아크초 이내이다.
일 실시예에서, 상기 002 피크 FWHM은 400 아크초 이내이고 상기 102 피크 FWHM은 800 아크초 이내이다. 일 실시예에서, 상기 002 피크 FWHM은 300 아크초 이내이고 상기 102 피크 FWHM은 600 아크초 이내이다. 일 실시예에서, 상기 002 피크 FWHM은 300 아크초 이내이고 상기 102 피크 FWHM은 500 아크초 이내이다. 일 실시예에서, 상기 002 피크 FWHM은 300 아크초 이내이고 상기 102 피크 FWHM은 400 아크초 이내이다. 일 실시예에서, 상기 002 피크 FWHM은 250 아크초 이내이고 상기 102 피크 FWHM은 350 아크초 이내이다.
일 실시예에서, 본 발명은 물리적 기상 증착 (PVD)(예를 들어, 스퍼터링)을 통해 질화 갈륨 (GaN)을 성장시키는 단계를 포함한다. 성장된 GaN은 1000 아크초보다 짧은 002 및 102 피크 모두를 위한 오메가 로킹 커브 전치반폭 X-선 회절을 가진다.
일 실시예에서, 본 발명은 (1) 스퍼터링을 통해 GaN이 성장하는 동안 임의의 Si, Ti, Zr, Hf, O, S, Se 및/또는 Te을 동시에 스퍼터링, (2) 스퍼터링을 통해 GaN이 성장하는 동안 Si, Ti, Zr, Hf, O, S, Se 및/또는 Te을 열 증발, (3) 스퍼터링을 통해 GaN이 성장하는 동안 Si, Ti, Zr, Hf, O, S, Se 및/또는 Te을 전자빔 증발, (4) N-타입 GaN 성장을 위해 Si, Ti, Zr, Hf, O, S, Se 및/또는 Te이 섞인 Ga 혼합물, (5) 스퍼터링을 통해 GaN이 성장하는 동안 희석 SiH4, GeH4, Si2H6, 테트라 에틸 실란 및/또는 캐리어 가스(H2, N2, Ar, Xe, He, Kr, Rn...) 내 앞서 이미 언급한 원소를 가진 다른 반응물의 가스 배출, 및 (6) 스퍼터링을 통해 GaN이 성장하는 동안 Si, Ti, Zr, Hf, O, S, Se 및/또는 Te의 이온 주입 도핑, (7) 다른 4족원소(예를 들어, 일 실시예에서 Ge 또는 Sn)의 도핑, (8) 상술한 원소들의 임의의 조합에 의한 동시 도핑, (9) 계면 활성제 (예를 들어, In) 강화 N-도핑, (10) 특수한 도핑 프로파일 또는 내부 전기장을 생성하는 변조된 도핑, 및/또는 (11) 상기 언급 된 원소 중 어느 하나를 델타 도핑하는 단계,를 제공한다. 일 실시예에서, 본 발명은 본 발명은 성장을 변형 또는 증진시키기 위한 계면 활성제의 적용을 포함한다.
일 실시예에서, 여기에 기술된 방법을 사용하여 성장된 GaN은 (002 피크 및/또는 102 피크에 대해) 0-5 아크초 또는 5-10 아크초 또는 10-15 아크초 또는 15-20 아크초 또는 20-25 아크초 또는 25-30 아크초 또는 30-40 아크초 또는 40-50 아크초 또는 50-100 또는 100-150또는 150-200또는 200-250 또는 250-300 또는 300-400 또는 400-500 또는 500-600의 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 가진다. 일 실시예에서는, 여기에 기술된 방법을 사용하여 성장된 GaN은 (002 피크 및/또는 102 피크에 대해) 620 아크초 보다 작은 또는 500 아크초 보다 작은 또는 400 아크초 보다 작은 또는 300 아크초 보다 작은 또는 240 아크초 보다 작은 또는 200 아크초 보다 작은 또는 100 아크초 보다 작은 또는 50 아크초 보다 작은 또는 40 아크초 보다 작은 또는 30 아크초 보다 작은 또는 27 아크초 보다 작은 또는 25 아크초 보다 작은 또는 20 아크초 보다 작은 또는 10 아크초 보다 작은 또는 5 아크초 보다 작은 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 가진다.
일 실시예에서, 본 발명은 물리적 증기 증착(physical vapor deposition, PVD)(예를 들어, 스퍼터링)을 통해 GaN을 성장시키는 단계를 포함하는 방법을 제공한다. 일 실시예에서, 성장된 GaN은 620 아크초보다 작은 오메가 로킹 커브 전치반폭(FWHM) X-선 회전 측정을 가진다. 일 실시예에서, 성장된 GaN은 1000 아크초보다 작은 오메가 로킹 커브 전치반폭(FWHM) X-선 회전 측정을 가진다.
일 실시예에서, 상기 방법은 GaN의 PVD 동안, 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄 (Se) 및 텔루륨 (Te)로 이루어진 군으로부터 선택된 적어도 하나의 도펀트를 동시 스퍼터링을 통해 GaN을 도핑하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 GaN의 PVD 동안, 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄 (Se) 및 텔루륨 (Te)로 이루어진 군으로부터 선택된 적어도 하나의 도펀트를 열 증발을 통해 GaN을 도핑하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 GaN의 PVD 동안, 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄 (Se) 및 텔루륨 (Te)로 이루어진 군으로부터 선택된 적어도 하나의 도펀트를 전자빔 증발을 통해 GaN을 도핑하는 단계를 더 포함한다.
본 방법의 일 실시예에서, GaN의 성장은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄 (Se) 및 텔루륨 (Te)로 이루어진 군으로부터 선택된 적어도 하나와 Ga의 혼합물을 사용하여 N-타입 GaN을 형성하기 위해 GaN을 도핑하는 단계를 포함한다. 일 실시예에서, 본 발명은 GaN의 PVD 동안, 희석된 SiH4, GeH4, Si2H6, 테트라 에틸 실란 및/또는 다른 반응물로 이루어진 군으로부터 선택된 적어도 하나의 가스 주입 및 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄 (Se) 및 텔루륨 (Te)로 이루어진 군으로부터 선택된 적어도 하나의 가수 주입에 의해 GaN을 도핑하는 단계를 더 포함한다. 일 실시예에서, 본 발명은 GaN의 PVD 동안, 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄 (Se) 및 텔루륨 (Te)로 이루어진 군으로부터 선택된 적어도 하나의 이온 주입 도핑에 의해 GaN을 도핑하는 단계를 더 포함한다.
본 방법의 일 실시예에서, GaN의 도핑은 이전에 언급된 원소 대신에 또는 추가하여 게르마늄(Ge) 및 주석(Sn)으로 구성된 그룹으로부터 선택된 적어도 하나의 도펀트를 사용한다. 일 실시예에서, GaN의 도핑은 계면 활성제(예를 들어, In) 강화 N-도핑을 포함한다. 일 실시예에서, GaN의 도핑은 특수한 도핑 프로파일 또는 내부 전기장을 생성하기 위해 변조된 도핑을 포함한다. 일 실시예에서, GaN의 도핑은 이전에 언급된 원소 중 어느 하나의 델타 도핑을 포함한다.
일 실시예에서, 본 발명은 성장된 GaN이 (002평면 및/또는 102평면에서) 25 아크초보다 작은 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 가지도록 물리적 기상 증착(PVD)(예를 들어, 일 실시예에서, 스퍼터링을 통해)을 통해 질화 갈륨 (GaN)을 성장시키는 단계를 포함하는 방법을 제공한다.
일 실시예에서, 본 발명은 성장된 GaN이 (002평면 및/또는 102평면에서) 1000 아크초보다 작은 오메가 로킹 커브 전치반폭(FWHM) X 선 회절 측정을 가지도록 물리적 기상 증착(PVD)(예를 들어, 일 실시예에서, 스퍼터링을 통해)을 통해 질화 갈륨 (GaN)을 성장시키는 단계를 포함하는 방법을 제공한다.
일 실시예에서, 본 발명은 에피택셜 GaN을 스퍼터링하는 단계; 및 스퍼터링 동안 의도적 인 N-타입 도핑하는 단계;를 포함하는 방법을 제공한다. 본 방법의 일 실시예에, 도핑하는 단계는 실리콘(Si) 동시 스퍼터링을 포함한다. 일 실시예에서, 도핑하는 단계는 실리콘(Si)의 열 증발을 포함한다. 일 실시예에서, 도핑하는 단계는 실리콘(Si)의 전자빔 증발을 포함한다. 일 실시예에서, 스퍼터링는 단계는 Ga 및 Si의 혼합물을 포함하는 타겟 물질을 이용하는 것을 포함한다. 일 실시예에서, 도핑하는 단계는SiH4, Si2H6, 테트라 에틸 실란, 및/또는 Si를 잡고 있는 캐리어 가스(예를 들어, H2, N2, Ar, Xe, He, Kr, Rn, 등)와 다른 반응물(일 실시예에서, 희석된 부분(dilute portions)) 가스 배출을 포함한다.
일 실시예에서, 도핑은 Si의 이온 주입 도핑을 포함한다. 일 실시예에서, 도핑은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나의 스퍼터링을 포함한다. 일 실시예에서, 도핑은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나의 열 증발을 포함한다. 일 실시예에서, 도핑은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나의 전자빔 증발을 포함한다. 일 실시예에서, 스퍼터링은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나와 Ga의 혼합물을 포함하는 타겟 물질을 사용을 포함한다. 일 실시예에서, 도핑은 SiH4, Si2H6, 테트라 에틸 실란 및/또는 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나를 잡고 있는 캐리어 가스(예를 들어, H2, N2, Ar, Xe, He, Kr, Rn, 등)를 가진 다른 반응물 가스 배출을 포함한다.
일 실시예에서, 도핑은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나의 도펀트의 이온 주입 도핑을 포함한다. 일 실시예에서, 도핑은 프로파일 또는 내부 전기장을 생성하기 위해 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나의 도펀트를 이용한 변조된 도핑을 포함한다. 일 실시예에서, 도핑은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나의 도펀트의 동시 도핑을 포함한다. 일 실시예에서, 도핑은 실리콘 (Si), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 산소 (O), 황 (S), 셀레늄(Se), 및 텔루륨 (Te)으로 이루어진 군에서 선택된 적어도 하나의 도펀트의 이온 주입 도핑을 포함한다. 일 실시예에서, 도핑은 계면제(예를 들어, In) 강화 N-도핑을 포함한다. 일 실시예에서, 상기 방법은 상기 언급된 원소 대신에 또는 추가로 다른 4족 원소 도핑(예를 들어, 일부 실시 예에서, Ge 또는 Sn)을 더 포함한다.
도 6a는 도 3의 GaN 구조(301)에서 설명된 AlN 및 GaN 층에 대한 두께(나노미터 단위)의 테이블(601)이다. 일 실시예에서, 표 601의 각 행은 AlN 층 (예를 들어, 도 3의 306층)에 대한 두께 범위 및 GaN 층 중 적어도 하나 (예를 들어, 도 3의 307 층 및/또는 308층)에 대한 해당 두께 범위를 나타낸다. 일 실시예에서, AlN층의 두께는 대략 단층(monolayer) 내지 210 나노미터(nm) 범위이고, GaN층(들)의 두께는 대략 10 내지 20,000nm의 범위이다.
도 6b는 테이블(601)의 연속이다.
도 7a는 본 발명의 실시예에 따라 생성된 GaN 대한 오메가 로킹 커브 전치반폭 (Omega rocking curve full-width half-maximum, FWHM) X 선 회절 (XRD) 값 (아크초 단위)을 나타내는 테이블 (701)이다. 표 701은 002 (대칭) 및 102 (비대칭) 피크에 대한 로킹 커브 값을 포함한다. 일 실시예에서, 로킹 커브 값은 일반적으로 AlN 두께가 감소함에 따라 감소한다. 일 실시예에서, 일반적으로 로킹 커브 값이 작을 수록 선호한다.
도 7b는 테이블 701의 연속이다. 일 실시예에서, GaN 002 피크에 대한 FWHM 값은 대략 14.4 내지 619 아크초 범위이고, GaN 102 피크에 대한 FWHM 값은 대략 0 내지 2515 아크초 범위이다. 일 실시예에서, 본 발명은 표 1201에 제시된 AlN 두께 및 스퍼터링 공정에 따라 250 아크초 이하의 002 피크 값과 550 아크초 이하의 102 피크 값의 조합을 제공한다 (본 발명에 의해 제공되는 일부 FWHM 실시예에 대한 표 1301 참조; 표 1301의 각 행은 GaN 002 및 102 피크에 대한 FWHM 값의 범위를 나타낸다).
일 실시예에서, 본 발명은 기판을 제공하는 단계; 상기 기판 상에 질화 알루미늄(AlN)을 스퍼터링하는 단계; 및 GaN의 제1층은 250 아크초 미만의 002 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절(XRD) 측정 값과 250 아크초 미만인 102 피크에 대한 FWHM XRD 측정 값을 갖도록 상기 AlN 상에 적어도 GaN의 제1층에 스퍼터링 하는 단계를 포함하는 질화 갈륨(GaN) 기반 장치를 생산하는 방법을 제공한다.
본 방법의 일 실시예에서, GaN의 제1 층은 약 10 내지 20000 나노미터 (nm) 범위의 두께를 가지며, AlN은 약 5 내지 210 nm 범위의 두께를 갖는다.
일 실시예에서, 본 발명은 기판; 상기 기판 상에 제1 질화 알루미늄(AlN) 층; 및 상기 AlN 층 상에 적어도 제2 GaN 층, 상기 제2 GaN층은
250 아크초 미만의 002 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절(XRD) 측정 값과 250 아크초 미만인 102 피크에 대한 FWHM XRD 측정 값을 갖는 것을 포함하는 질화 갈륨(GaN) 기반 장치를 제공한다.
본 장치의 일 실시예에서, 상기 제1 GaN 층은 대략 10 내지 20000 나노미터(nm) 범위의 두께를 가지고, 상기 AlN은 대략 단층 내지 210nm범위의 두께를 가진다.
일 실시예에서, 본 발명은 사파이어(이러한 일 실시예에서, 상기 사파이어는 실질적으로 c-평면-배향 사파이어, 일 실시예에서는 실질적으로 r-평면-배향 사파이어, 일 실시예에서는 실질적으로 m-평면-배향 사파이어, 일 실시예에서는 실질적으로 a-평면-배향 사파이어이다.) 상에 갈륨-극성(Ga-polar) 질화 갈륨(GaN)을 성장하는 단계를 포함하는 방법을 제공한다. 일 실시예에서, 본 방법은 하나 이상의 다음의 단계를 포함한다. (1) 기판 준비; 상기 기판 준비는 (a) 화학적 세척(에피택셜 준비(epi-ready), 및/또는 탈지(degrease) 및/또는 화학적 에칭(chemical etch)), 및 (b) 대기보다 낮은 압력과 높은 온도로 진공 배기(예를 들어, 일 실시예에서 1e-6 토르(Torr) 이하의 진공, 섭씨800 내지 900도의 기판 온도)을 포함하고, (2) 표면 질화; 상기 표면 질화는 (a) RF 전력, N2 흐름 비율, 및 지속시간 동안 기판 온도(예를 들어, 일 실시예에서, RF 전력: 300 - 500 와트(W), N2 흐름: 2 - 9 표준 입방 센티미터/분 (standard cubic centimeters per minute, SCCM), 기판 온도: 섭씨 300 내지 900 도, 지속 시간: 10 내지 60분)에서 N2 무선 주파수(RF) 플라즈마의 제공하는 단계 및 (b) 질화(nitridation) 동안 반사 고 에너지 전자 회절 (reflection high-energy electron diffraction, RHEED)을 선택적으로 모니터링하는 단계, 포함하고, (3) AlN 버퍼를 형성하는 단계(일 실시예에서, (3) 단계는 선택적임); 상기 AlN 버퍼를 형성하는 단계는, (a) 마그네트론 건, 질소 흐름, 상승된 기판 온도, 및 Al/N 플럭스 비율(예를 들어, RF 전력 : 300 - 800W, N2 흐름: 2 내지 5 SCCM, 기판 온도 : 섭씨700 내지 850도, Al/N 플럭스 비는 1 : 1보다 약간 큼)에 RF 전력으로 AlN 층(예를 들어, 일 실시예에서, 5 나노미터(nm) 내지 50 nm의 AlN (또는 AlGaN))을 증착하는 단계, (b) 일 실시예에서, Al을 5 초 동안 증착한 다음, RF 활성 질소 플라즈마 (한번 또는 그 이상)를 10 초 동안 제공한 다음, AlN을 1분 동안 증착한 후 30 초의 어닐링(annealing) (한번 또는 그 이상)하고, 마지막 N2 어닐링(표면에 여분의 Al을 사용하기에 충분)하는 단계, (c) 사파이어에서 줄무늬 모양의 AlN으로 확산된 RHEED 패턴을 선택적으로 모니터링하는 단계, 및 (d) 광학 반사 측정법을 사용하여 여분의 금속 어닐링 시간을 모니터링하기 위한 광학 반사 측정법의 선택적으로 사용하는 단계를 포함한다. 일 실시예에서, 템플릿이 상기 단계 (1) 내지 (3)에서 설명된 바와 같이 AlN 인 경우, 갈륨이 증착되고 이어서 증발되어 AlN 표면으로부터 임의의 산소가 제거된다. 일 실시예에서, 본 방법은 다음의 단계를 더 포함한다. (4) GaN 결정 핵 생성 단계; 상기 GaN 결정 핵 생성 단계는 (a) 고온, N-풍부한 GaN(예를 들어, RF 전력: 300 내지 500W, N2 흐름: 2 내지 5 SCCM, 기판 온도 : 섭씨700 내지 850도, Ga/N 플럭스 비는 1 : 1 미만)을 10 내지 100nm 제공하는 단계, (b) 줄무늬에서 확장된 쉐브론(chevron, 2차원에서 3차원 회절)으로 RHEED 패턴을 선택적으로 모니터링하는 단계, (c) 의도적인 표면 거칠기에 상응하는 반사 계측 강도(reflectometry intensity)를 선택적으로 모니터링하는 단계,를 포함 하고, (5) 매끈한 GaN 층을 형성하는 단계; 상기 매끈한 GaN 층을 형성하는 단계는 (a) 고온, N-풍부한 GaN(예를 들어, RF 전력: 300 내지 500W, N2 흐름: 2 내지 5 SCCM, 기판 온도 : 섭씨700 내지 850도, Ga/N 플럭스 비는 1 : 1 미만)을 100 내지 500nm 제공하는 단계, (b) 상승된 기판 온도(예를 들어, 일 실시예에서, 섭씨700 내지 800도)에서 N2 하에서 여분의 Ga를 탈착(RF 플라즈마 오프)시키는 단계, (c) 확장된 쉐브론에서 줄무늬(3차원에서 2차원 회절)로 RHEED 패턴을 선택적으로 모니터링하는 단계,를 포함하고, (6) 두꺼운 GaN 결함 감소 층(defect-reduction layer)을 형성하는 단계; 상기 두꺼운 GaN 결함 감소 층(defect-reduction layer)을 형성하는 단계는, (a) 약간의 Ga-풍부한 GaN(예를 들어, RF 전력: 300 내지 500W, N2 흐름: 2 내지 5 SCCM, 기판 온도 : 섭씨400 내지 800도, Ga/N 플럭스 비는 1 : 1 이상, 시간당 0.1 μm 이상의 성장 비율)을 1 내지 5μm 제공하는 단계, (b) 약 15 내지 30 분마다, 상승된 기판 온도(예를 들어, 일부 실시 양태에서, 700 내지 800 ℃)에서 N2 하에서 여분의 Ga를 탈착(RF 플라즈마 오프)하는 단계, (c) GaN 두께 증가와 함께 더 선명한 줄무늬를 보이는 RHEED 패턴을 선택적으로 모니터링하는 단계, (d) 성장 속도의 변화, 성장 모드의 변화 및 여분의 Ga 어닐링 시간을 모니터링하기 위해 광학 반사율 측정을 선택적으로 사용하는 단계, (e) 에피택셜 원자 층 스퍼터링(epitaxial atomic layer sputtering, EALS), 플라즈마 강화 에피택시(plasma-enhanced epitaxy), 조각 이온 보조 성장(glancing angle ion-assisted growth), 얇은 AlN 내부층 및 AlN/GaN 단주기 초 격자(short period superlattice)와 같은 결함 감소 기술 또는 임의의 다른 적합한 결함 감소 기술 같은 결함 감소 기술을 선택적으로 사용하는 단계, (f) 상술한 바와 같은 도핑 방법 (예를 들어, 일 실시예에서, 질소 중 희석된 농도의 SiH4가 챔버 내로 주입됨)을 선택적으로 사용하는 단계,를 포함한다.
일 실시예에서, 본 발명은 GaN 및 AlGaN 층과 사파이어 및 실리콘 기판 위에 성장한 구조에서 스레딩 전위(threading dislocation, TD) 밀도 감소(즉, TD 필터링) 및/또는 변형 제어 및 엔지니어링을 위해 사용되는 3A족 질화 AlN/GaN 및 AlN/AlGaN 초 격자 (superlattice, SL) 구조를 제공한다. 이러한 일 실시예에서, 여기에 기술된 스퍼터링 기술(일 실시예에서, 에피택셜 원자 층 스퍼터링 (EALS)을 포함함)은 종래의 방법보다 훨씬 낮은 성장 온도에서 고품질의 TD 필터링 및 변형 제어 구조를 형성하는데 사용된다. 일 실시예에서, 3A 족 질화물 SL 구조는 매끈한 계면을 촉진하는 조건 하에서 성장된 3 내지 5nm AlN 및 10 내지 30nm GaN 또는 AlGaN의 50-100주기를 포함한다. 일 실시예에서, 본 발명은 GaN/HfN 및 GaN/ZrN SL과 같은 주기적인 격자-정합된 3-질화물/금속-질화물 층들을 포함하는 SL 구조들(일 실시예에서, SL 구조들은 부가적으로 AlN의 매우 높은 저항성 때문에 AlN/GaN SL에 비해 평면 외 전기 전도성(out-of-plane electrical conductivity))을 제공한다.
일 실시예에서, 본 발명은 질화 알루미늄을 포함하는 기판 템플릿을 제공하는 단계; 기판 템플릿 상에 하나 이상의 질화 갈륨(GaN) 핵 형성층을 증착하는 단계; 하나 이상의 GaN 결정 핵 생성 층 상에 매끈한 GaN 층을 증착하는 단계; 및 매끈한 GaN 층 상에 두꺼운 GaN 결함-감소 층을 증착하는 단계;를 포함하는 질화 갈륨(GaN) 기반 장치를 생산하는 방법을 제공한다.
일 실시예에서, 스퍼터 에피텍시(sputter epitaxy)는 복수의 이점을 포함한다. (1) 비 금속 유기 전구물질, (2) 낮은 공정 온도(종래 에픽텍시 기술에 비해), (3) 보다 큰 웨이퍼, 및 (4) 통합 가능한 우수한 열 비용.
일 실시예에서, 본 발명은 AlN 핵 형성층(일 실시예에서, 5분의 PVD는 약 1.5 시간 이하의 MOCVD와 대체 할 수 있다)의 PVD(예를 들어, 일 실시예에서, 스퍼터링), GaN : Hf 템플릿(일 실시예에서, 약 500nm의 GaN : Hf는 GaN : Hf의 전도도가 매우 높기 때문에 MOCVD GaN의 약 5㎛으로 대체 할 수 있다)의 PVD, HfN/GaN : Hf 분산된 브래그 반사기(distributed Bragg reflector, DBR) 템플릿(일 실시예에서, HfN / GaN : Hf DBR 템플릿의 PVD는 GaN에 격자 정합되고 99.99 % 반사율 및 높은 전도성을 갖는 광학 미세 공동 디바이스(optical microcavity devices)를 가능하게 한다)의 PVD,를 포함하는 시스템 및 방법을 제공한다.
도 8a는 전자기기 및 고체 상태 조명 (solid-state lighting, SSL)을 위한 템플릿 및 장치 에피택시 시스템 (801)의 개략도이다. 일 실시예에서, 시스템(801)은 금속 미러 장치(metal-mirror device, 860)를 제조하기 위해 아무것도 없는 웨이퍼(bare wafer, 850)에 대한 공정을 수행한다. 일 실시예에서, 시스템 (801)은 복수의 모듈들 (805-810)을 포함한다 (일 실시예에서, 복수의 모듈들 (805-810) 각각은 별도의 증착 챔버이다; 다른 실시예에서, 복수의 모듈들 (805-810)은 단일 증착 챔버를 포함한다). 일 실시예에서, 시스템(801)은 여기에 기재된 하나 이상의 PVD 공정을 사용하여 AlN의 핵 생성 층을 생성하도록 구성된 알루미늄 질화물 (AlN)-핵 생성 모듈(805)을 포함한다(이러한 일 실시예에서, AlN 핵 생성 층은 약 25 나노미터(nm)의 두께를 가진다). 일 실시예에서, 시스템(801)은 하나 이상의 GEMM층을 생성하도록 구성된 성장-에피택셜 금속 거울 (grown-epitaxial metal mirror, GEMM)모듈(806)을 더 포함한다 (이러한 일 실시예에서, GEMM층(들)은 상기에 도입되고 본원에 참고로 인용된 미국 특허 제7,915,624호, 제8,253,157호 및/또는 제8,890,183호의 설명에 따라 생성된다). 일 실시예에서, 시스템 (801)은 본 명세서에 기재된 하나 이상의 PVD 프로세스를 사용하여 하나 이상의 GaN 층을 생성하도록 구성된 GaN 모듈(807, 808, 809 및 810)을 더 포함한다 (예를 들어, 일 실시예에서, Hf : GaN의 하나 이상의 층들이 GaN모듈들 (807, 808, 809 및/또는 810)에서 생성된다).
도 8b는 전자기기 및 SSL을 위한 템플릿 및 장치 에피택시 시스템 (802)의 개략도이다. 일 실시예에서, 시스템(802)은 LED 준비 장치(LED-ready device, 870)를 생성하기 위해 아무것도 없는 웨이퍼(850)에 대한 공정을 수행한다. 일 실시예에서, 시스템(802)은 복수의 모듈(805-808 및 820-821)을 포함한다(일 실시예에서, 복수의 모듈(805-808 및 820-821) 각각은 별도의 증착 챔버이다; 다른 실시예에서, 복수의 모듈(805-808 및 820-821)은 단일 증착 챔버이다). 일 실시예에서, GaN모듈(809 및 810) 대신에, 시스템(802)은 MOCVD 공정을 제공하도록 구성된 MOCVD모듈(821 및 822)을 포함한다.
도 9는 전자기기 및 SSL을 위한 템플릿 및 장치 에피 택시 프로세스 (901)의 개략도이다. 일 실시예에서, 프로세스(901)는 단계 (A), (B) 및 (C)를 포함한다. 일 실시예에서, 단계 (A)는 본 명세서에 기재된 하나 이상의 PVD 공정을 사용하여 사파이어 기판(905) 상에 AlN (906)의 핵 형성층을 생성하는 단계를 포함하고(예를 들어, 일 실시예에서, 스퍼터링), 상기 AlN 핵 생성 층(906)은 약 25nm의 두께를 갖는다(이러한 일 실시예에서, 단계(A)는 도 8a의 모듈(805)에서 수행된다). 일 실시예에서, 단계 (B)는 본 명세서에 기재된 하나 이상의 PVD 공정을 사용하여 AlN 핵 생성 층 (906) 상에 Hf:GaN 층 (907)을 생성하는 단계를 포함한다(예를 들어, 일 실시예에서, 스퍼터링). 일 실시예에서, 단계(B)는 도 8a의 모듈(807, 808, 809 및/또는 810)에서 수행된다. 일 실시예에서, 단계 (C)는 상기에서 소개되고 본 명세서에서 참고로 인용된 미국 특허 제7,915,624호, 제8,253,157호 및/또는 제8,890,183호의 GEMM 기술에 기초하여 907 층 상에 Hf:GaN 및 HfN(예를 들어, 분포된 브래그 반사기)(908)의 N 주기적인 교대 층들(N periods of alternating layer)을 생성하는 단계를 포함한다(이러한 일 실시예에서, 단계 (C)는 도 8a의 GEMM모듈(806)에서 수행된다). 일 실시예에서, 단계 (A), (B), 및 (C) 중 임의의 하나 이상의 단계는 MOCVD 공정을 사용하여 n-타입 GaN층(920) 및 p-타입 GaN/다중 양자 우물(multiple quantum wells, MQW)층(921)을 생성하는 단계를 더 포함한다(일 실시예에서, 920층은 약 5 마이크로미터(㎛)의 두께를 가진다; 다른 실시예에서, 920층은 대략 1 마이크로미터 미만의 두께를 갖는다). 일 실시예에서, 920층 및 921층은 도 8b의 920 모듈 및/또는 921 모듈에서 생성된다.
도 10은 본 발명의 실시예에 따라 생성된 하프늄이 도핑된 질화 갈륨에 대한 n 형 캐리어 농도(입방 센티미터 당) 대 원자 이동성 (cm2/V·s)을 나타내는 그래프 (1001)이다.
도 11은 본 발명의 실시예에 따라 생성된 GaN의 X 선 회절 (XRD) 데이터를 나타낸 그래프 (1101)이다.
도 12는 후속하는 LED 에피택셜 성장을 위한 GaN 템플릿 구조(1201)의 개략도이다. 일 실시예에서, 구조(1201)는 박막 및 표준 발광 LED와 함께 사용하기 위한 하나 이상의 인듐 주석 산화물 (ITO)교대 층을 포함한다. 일 실시예에서, ITO대체층(들)은 조직화(texture)되고(예를 들어, 피라미드, 돔, 2D 광 결정 등), Hf:GaN, Hf:AlGaN, Hf:InGaN, Hf:InGaAlN 등과 같이 조직화된 전이 금속 도핑된 GaN을 형성하기 위해 전이 금속 원소로 도핑 된 GaN을 포함한다. 일 실시예에서, p-사이드-업 장치(p-side-up device)의 경우, ITO 교대 층은 p-타입 GaN/MQW층(921)의 상부에 직접 배치된 Hf:GaN 층(1205), 및 p-타입 GaN/MQW층(921) 바로 아래에 배치된 Si:GaN층(1206) (일 실시예에서, 1 ㎛ 미만의 두께를 가짐)을 포함한다. 일 실시예에서, p-사이드-다운 디바이스(p-side-down devices)의 경우, ITO 교대 층은 AlN 핵 생성 층(들)(906)의 상부에 직접 배치된 Hf:GaN층(1207)을 포함한다. 일 실시예에서, 본 명세서에 기술된 Hf:GaN을 생성하기 위한 PVD 공정(예를 들어, 스퍼터링)은 ITO층(들)이 전 및 후 에피택시 (따라서, 이러한 일 실시예에서, MOCVD 시스템에서 일반적으로 사용되는 테트라 키스 디메틸 아미노 하프늄(tetrakis dimethylamino hafnium)이 필요 없음) 모두에 사용될 수 있는 낮은 공정 온도를 가진다.
도 13은 GEMM/GaN의 에피택셜 스택 구조 (1301)의 개략도이다. 일 실시예에서, 구조(1301)는 사파이어(Al2O3) 기판층(1305) 및 5개의 주기적인 GEMM 및 GaN의 교대 층(1306)를 포함한다. 일 실시예에서, 구조(1301)는 AlN/GaN 분포된 브래그 반사기(DBRs)보다 에피택셜-준비(epi-ready) 성장, 높은 도전성(낮은 비저항 값), 및 높은 반사율을 위해 격자(lattice) 매칭된다. 일 실시예에서, GEMM 성장은 앞서 소개되고 본 명세서에 참고로 인용된 미국 특허 제7,915,624호, 제8,253,157호 및/또는 제8,890,183호의 설명에 따라 수행된다.
도 14a는 본 발명의 실시예에 따라 생성된 GaN에 대한 X 선 회절 (XRD) 데이터의 그래프 (1401)이다. 일 실시예에서, GaN은 낮은 로킹 커브 전치반폭 (FWHM) 값 (예를 들어, 일 실시예에서, 0.35 % 미스 매치)과 격자 매칭된다.
도 14b는 본 발명의 실시예에 따라 생성된 GaN에 대한 X 선 회절 (XRD) 데이터의 그래프 (1402)이다.
도 14c는 본 발명의 실시예에 따라 생성된 GaN에 대한 X 선 회절 (XRD) 데이터의 그래프 (1403)이다.
도 14d는 본 발명의 실시예에 따라 생성된 GaN에 대한 X 선 회절 (XRD) 데이터의 그래프 (1402)이다.
도 15는 본 발명의 실시예에 따라 GEMM위에 생성된GaN에 대한 원자 현미경 (AFM) 데이터의 도면 (1501)이다. 일 실시예에서, GEMM 상의 GaN은 얇은 양자 우물(thin quantum well)의 균일한 성장을 허용하는 매우 매끈한 원자 스텝 표면(ultra-smooth atomic step surface)을 갖는다.
도 16은 본 발명의 실시예에 따라 생성된 GEMM/GaN의 반사도(실선) 대 종래의 AlN/GaN 분포 브래그 반사도 (distributed Bragg reflectors, DBRs) (점선) 사이의 비교를 나타내는 그래프 (1601)이다. 일 실시예에서, 중심 파장(λ0)은 재료 선택 및 두께에 따라 400 나노미터(nm) 내지 700 nm 사이에 위치한다.
도 17은 질화 갈륨 (GaN)에 대한 추정된 스퍼터링 수율 대 갈륨 타겟의 온도의 그래프 (1701)이다. 그래프(1701)는, 일 실시예에서, 갈륨 목표 온도가 1705영역(즉, 약 섭씨14도보다 높음)에 있을 때, 추정된 스퍼터링 수율이 온도에 민감하다는 것을 나타낸다. 대조적으로, 그래프(1701)는, 일 실시예에서, 갈륨 목표 온도가 1706영역 (즉, 약 섭씨14도 미만)에 있을 때, 추정된 스퍼터링 수율이 온도에 민감하지 않음을 나타낸다. 그래프(1701)는, 일 실시예에서, 갈륨의 용융점 (1799) (약 섭씨29도)이 온도 민감 영역(temperature-sensitive region, 1705) 내에 속하는 것을 도시한다. 일 실시예에서, 본 발명은 갈륨 타겟이 온도 비민감 영역(temperature-insensitive region, 1706) 내에 있도록 갈륨 타겟을 냉각시킨다. 일 실시예에서, 갈륨 타겟의 냉각은 갈륨 타겟의 제1 깊이가 제1 온도에 있고 제2 깊이가 제2 온도에 있도록 갈륨 타겟의 깊이에 걸쳐 온도 구배(temperature gradient)를 제공하는 것을 포함한다.
일 실시예에서, 갈륨 타겟의 온도는 고품질 박막뿐만 아니라 신뢰성있는 반복 제조를 위해 낮게 유지된다. 일 실시예에서, 갈륨이 액체인 경우, 웨이퍼 상의 갈륨 침출(spitting)은 제조를 저해할 수 있다. 일 실시예에서, 타겟이 갈륨의 용융점(1799) 근처 (예를 들어, 용융점(1799)에 비해 +/- 섭씨20도 이상)의 온도로 유지된다면, 방출된 원자의 수율은 공정 파라미터의 미세한 변화에 크게 의존할 것이고 방출된 원자의 에너지는 넓은 분포를 가질 것이다.
일 실시예에서, 갈륨 스퍼터링 타겟의 온도를 섭씨 28도 이하로 낮추면 생산된 질화 갈륨 (GaN) 박막의 반복성 및 품질이 향상된다. 일 실시예에서, 생산된 GaN 박막의 품질은 섭씨 영하 40도까지 낮추어서 개선되고, 일 실시예에서, 온도를 더욱 낮추면 (예를 들어, 영하 200도) GaN 결정 품질을 추가로 향상시킬 수 있다. 일 실시예에서, 개선된 박막 품질에 대한 이유는 보다 낮은 타겟 온도에서 불순물이 보다 낮은 스퍼터링 수율을 갖는 스퍼터링 공정 동안 갈륨 순도의 정제(refinement)에 기인한다. 부가적으로, 일 실시예에서, 상기 개선은 플라즈마 가스(예를 들어, 노블 가스들(noble gases) 및 반응 가능 가스들(possibly reactive gases))가 갈륨 타겟 안으로 보다 얕은 침투력을 갖는 "갈륨 침출"의 감소에 기인한다. 일 실시예에서, 본 발명은 스퍼터링 및 이온 공급원(예를 들어, 일 실시예에서, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe), 라돈(Rn) 및/또는 오가네손(Og))를 위한 노블 가스들을 포함한다.
본 발명에 의해 제공되는 에피택셜 원자 층 스퍼터링(EALS)의 일 실시예에서, 갈륨 스퍼터링 타겟은 고체상태로 그 용융점보다 적어도 섭씨15도만큼 저온으로 유지된다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도는 섭씨0도 내지 섭씨15도 사이이다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도는 섭씨 영하15도 내지 섭씨0도 사이이다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도는 섭씨 영하40도 내지 섭씨 영하 15도 사이이다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도는 섭씨 영하100도 내지 섭씨 영하 40도 사이이다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도는 섭씨 영하200도 내지 섭씨 영하 100도 사이이다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도는 섭씨 영하200도 이하이다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도는 섭씨 영하273도 내지 섭씨 14도 사이이다.
일 실시예에서, 본 발명은 질화 알루미늄을 포함하는 기판 템플릿을 제공하는 단계; 및 상기 기판 템플릿 상에 텍스처된 전이 금속 도핑된 GaN 층을 증착하는 단계;를 포함하는 질화 갈륨(GaN) 기반 디바이스를 생산하는 방법을 제공한다.
종래의 기술은, 특히 웨이퍼 온도가 대부분의 애플리케이션에서 수백도 이상으로 높고 웨이퍼-대-타겟 거리(wafer-to-target distance)가 단지 센티미터 떨어져 있을 때, 갈륨의 낮은 용융점(약 섭씨29도)으로 인해 스퍼터링에 의한 갈륨 증착을 방지한다.
일 실시예에서, 본 발명은 약 3000 아크초 미만의 FWHM을 갖는 XRD 102 피크를 갖는 갈륨 타겟(고체 또는 액체)으로부터의 스퍼터링에 의한 GaN 성장을 제공한다. 일 실시예에서, 본 발명은 고-전자-이동도 트랜지스터(high-electron-mobility transistors)와 함께 사용하기위한 GaN을 제공하며, 여기서 GaN은 1500 아크초 미만의 FWHM을 갖는 XRD 102 피크를 갖는다. 일 실시예에서, 본 발명은 600 아크초 미만(예를 들어, 300 아크초)의 FWHM을 갖는 XRD 102 피크를 갖는 LED 용 GaN을 제공한다. 일 실시예에서, 본 발명은 PVD (예를 들어, 스퍼터링)에 의한 GaN의 매끈한 비원주형 스텝 성장(smooth non-columnar step growth)을 제공한다. 이러한 일 실시예에서, 갈륨 타겟은 섭씨14도 이하로 유지된다 (일 실시예에서, 갈륨 타겟은 섭씨 영하 온도로 유지되고 알콜과 같은 비-수-열교환 액체(non-water heat-transfer liquids)가 사용된다). 일 실시예에서, 본 발명은 상용 등급 원자력 현미경(commercial-grade atomic-force microscopy, AFM), 광학 및 X-선 회절(XRD) 결과를 달성하기 위한 EALS 공정을 제공한다.
일 실시예에서, 본 발명은 다음 중 하나 이상을 포함하는 에피택셜 원자 층 스퍼터링(EALS) 공정(예를 들어, GaN, AlN, 핵 형성층 (아래에 기술됨) 또는 유사한 템플릿 상의 GaN 성장)을 제공한다. (1) 고온으로 어닐링하는 단계; (2) 정상보다 높은 온도 (예를 들어, 섭씨20도 내지 섭씨50도보다 더 높음)에서 5 내지 20분 동안 1보다 큰 비율로 Ga:N을 성장시키는 단계; (3) 통상의 성장 모드(예를 들어, 섭씨700도)에서, 20분에서 40분 동안 1보다 큰 비율로 Ga:N을 성장시키는 단계; (4a) 모든 잉여 갈륨이 증발되고 필름이 매끈할 때까지(예를 들어, 5-10 분 동안 어닐링) 섭씨750도에서 성장을 멈추고 또는 (4b) Ga:N 비율이 1 미만으로 성장을 계속하는 단계( 이러한 일 실시예에서, 갈륨은 꺼지거나(turn off) 셔터가 닫힐 수 있다); 및 (5) 단계 1 내지 4를 반복한다. 일 실시예에서, 아르곤은 갈륨 타겟에 직접 공급되는 동안 상기 단계들의 임의의 시간에서, N2 또는 NH3 가스 대신에 RF 질소가 사용되고, 일 실시예에서, 갈륨 타겟으로부터의 이온 공급원 또는 별도의 이온 공급원이 사용된다. 일 실시예에서, 하프늄(Hf), 지르코늄(Zr), 실리콘(Si), 게르마늄(Ge), 마그네슘(Mg), 구리 (Cu) 또는 임의의 다른 전이 금속으로의 도핑이 상기 단계들 동안 이루어진다. 일 실시예에서, 알루미늄(Al), 인듐(In), 또는 Hf, Zr 또는 스칸듐(Sc)을 포함하는 임의의 다른 전이 금속들과의 GaN을 합금하는 것은 상기 단계들 동안 이루어진다.
일 실시예에서, 본 발명은 이하의 단계를 하나 이상 포함하는 상이한 템플릿(예를 들어, Si, 사파이어, 질화 하프늄(HfN), 질화 지르코늄(ZrN), 산화 아연(ZnO), 유리, 또는 등등) 상에 핵 생성 층을 생성하는 방법을 제공한다. (1) 화학적으로 보조된(chemically assisted) 열 세척(thermal cleaning), 열 조직화(thermal texturing) 단계; (2) 상승된 온도에서 N2, 질소 이온, NH3 등을 포함하는 질소 공급원에 노출시킴에 의한 질화 단계; 및 (3) 스퍼터링에 의해 약 5nm 내지 100nm 범위의 두께로 AlN(선택적 GaN)의 증착하는 단계. 일 실시예에서, 상기 단계 동안의 임의의 시간에서, 아르곤이 갈륨 타겟에 직접 공급되는 동안 N2 또는 NH3 가스 대신에 RF 질소가 사용되고, 일 실시예에서, 갈륨 타겟으로부터의 이온 공급원 또는 별도의 이온 공급원이 사용된다. 일 실시예에서, Hf, Zr, Si, Ge, Mg, Cu 또는 임의의 다른 전이 금속들로 도핑하는 것은 상기 단계들 동안 이루어진다. 일 실시예에서, Al, In, 또는 예를 들어, Hf, Zr 또는 S를 비롯한 임의의 다른 전이 금속들과의 GaN을 합금하는 것은 상기 단계들 동안 이루어진다.
도 18은 스퍼터링 시스템(1801)의 개략도이다. 일 실시예에서, 시스템(1801)은 1810 Ga 건(템플릿(1805)으로부터 0도에 위치함), 1811 Ga 건(템플릿(1805)으로부터 45도에 위치함) 및 1812 Ga 건(템플릿(1805)으로부터 90도에 위치함)을 포함하는 복수의 갈륨(Ga) 건들을 포함한다. 일 실시예에서, 시스템(1801)은 복수의 이온 공급원(1820 및/또는 1821)를 더 포함한다. 일 실시예에서, 템플릿(1805)은 Ga 건(1810 - 1812)과 이온 공급원(1820 및/또는 1821) 사이에서 회전된다. 일 실시예에서, 3A족 질화물 박막의 품질뿐만 아니라 안정적으로 제조하기 위해, 스퍼터링 건 또는 이온 건에 의해 표면에 충분한 이온을 제공하는 것이 중요하다. 일 실시예에서, 이온 건은 광자 공급원(예를 들어, 자외선) 또는 전자 공급원으로 대체된다. 일 실시예에서, 이온 공급원(예를 들어, 이온 공급원(1820) 및/또는 이온 공급원(1821))는 전용 이온 소스 또는 스퍼터링 타겟 중 어느 것이 든 템플릿 (1805)의 표면에 대해 얕은 각도와 90도 사이에 제공될 때 가장 좋다. 일 실시예에서, 이들 구성 요소가 제 위치에 있는 동안, 아르곤은 스퍼터링 건에 공급되고, 갈륨 타겟과의 질소 상호 작용의 양은 감소된 질소 중독 레짐(reduced nitrogen poisoning regime)에서 공정을 실행하기 위해 최소화된다.
일 실시예에서, 본 발명은 기판을 제공하는 단계; 제1 물리적 기상 증착(PVD) 공정(예를 들어, 일 실시예에서, 스퍼터링)을 사용하여 기판의 표면 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 에피택셜 성장시키는 방법을 제공한다. 상기 제1 PVD 공정은 고체 갈륨 타겟을 제공하고, 약 섭씨29도 미만인 제1 온도에서 고체 갈륨 타겟을 유지하는 것을 포함한다.
본 방법의 일 실시예에서, 기판을 제공하는 단계는 기판의 표면에 AlN층이 형성되도록 제2 PVD 공정(예를 들어, 일 실시예에서, 스퍼터링)을 사용하여 기판의 베이스 상에 질화 알루미늄(AlN)을 성장시키는 단계를 포함한다. 일 실시예에서, 제1 PVD 공정은 에피택셜 원자 층 스퍼터링(EALS)을 더 포함한다. 일 실시예에서, 제1 PVD 공정은 EALS를 더 포함하며, 여기서 EALS는 기판을 가열하는 단계를 포함한다. 일 실시예에서, 제1 PVD 공정은 마그네트론 스퍼터링을 더 포함한다. 일 실시예에서, 제1 온도는 약 섭씨 15도 미만이다. 일 실시예에서, 제1 온도에서 고체 갈륨 타겟을 유지하는 것은 알콜 기반 유체를 사용하여 고체 갈륨 타겟을 유체 대류 냉각(fluid-convection cooling)시키는 단계를 포함한다. 일 실시예에서, 제1 GaN 층은 대략 1000 아크초 미만의 002 및 102 피크 모두에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다.
일 실시예에서, 본 발명은 기판을 제공하는 단계; 및 제1 물리적 기상 증착(PVD) 공정(예를 들어, 일 실시예에서, 제1 스퍼터링 공정)을 이용하여 상기 기판의 표면 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조 성장 방법을 제공한다. 상기 제1 PVD 공정은 고체 갈륨 타겟을 제공하는 단계;를 포함한다. 상기 고체 갈륨 타겟의 제공은 고체 갈륨 타겟을 제1 온도로 유지하는 단계와 적어도 제1 GaN 층의 비원주형 스텝 성장을 포함하는 적어도 제1 GaN 층을 성장시키기 위해 적어도 제1 GaN 층의 에피택셜 원자 층 스퍼터링(EALS)을 실행하는 단계를 포함한다.
일 실시예에서, 본 발명은 기판 웨이퍼를 시스템에 적재하고 GaN 구조를 시스템으로부터 제거하도록 구성된 로드 락 (load lock); 및 복수의 증착 모듈;을 포함하는 질화 갈륨(GaN) 구조를 성장시키는 시스템을 제공한다. 상기 복수의 증착 모듈은 제1 물리적 기상 증착(PVD) 공정(예를 들어, 일 실시예에서, 제1 스퍼터링 공정),을 통해 상기 기판 웨이퍼의 표면 상에 적어도 제1 GaN 층을 성장시키도록 구성된 GaN 증착 모듈을 포함한다. 상기GaN 증착 모듈은 제1 온도로 유지되는 고체 갈륨 타겟을 포함하고, 그리고 제1 PVD 공정은 적어도 제1 GaN층의 비원주형 스텝 성장이 발생하도록 적어도 제1 GaN 층의 에피택셜 원자 층 스퍼터링 (EALS)을 포함한다.
일 실시예에서, 본 발명은 기판을 제공하는 단계; 및 제1 스퍼터링 공정을 사용하여 기판의 표면 상에 적어도 제1 GaN층을 성장시키는 단계;를 포함하는
질화 갈륨(GaN) 구조를 성장시키는 방법을 제공한다. 상기 제1 스퍼터링 공정은 갈륨 타겟을 제공하는 단계, 및 적어도 제1 GaN 층의 성장이 적어도 제1 GaN 층의 비원주형 스텝 성장을 포함하도록 에피택셜 원자 층 스퍼터링 (EALS)을 실행하는 단계를 포함한다.
일 실시예에서, MEE의 구현은 제1 스퍼터링 공정의 적어도 제1 시간 주기 동안 갈륨 대 질소의 비율이 1 대 1보다 커지도록 제어하는 것을 포함한다. 상기 방법의 일 실시예에서, 상기 MEE의 구현은 무선 주파수(RF) 질소 공급원을 통해 질소를 도입하는 것을 포함한다.
본 방법의 일 실시예에서, 제1 스퍼터링 공정은 실리콘 (Si)으로 적어도 제1 GaN층을 도핑하는 단계를 더 포함한다. 일 실시예에서, 제1 스퍼터링 공정은 실리콘 (Si)을 보유하는 캐리어 가스로 반응물을 가스 주입함으로써 적어도 제1 GaN 층을 도핑하는 단계를 더 포함한다.
본 방법의 일 실시예에서, 갈륨 타겟은 고체 갈륨 타겟이며, 제1 스퍼터링 공정은 약 섭씨15도 미만인 제1 온도에서 고체 갈륨 타겟을 유지하는 단계를 더 포함한다. 일 실시예에서, 갈륨 타겟은 고체 갈륨 타겟이고, 상기 제1 스퍼터링 공정은 고체 갈륨 타겟을 제1 온도로 유지하는 단계를 더 포함하고, 상기 제1 온도에서 고체 갈륨 타겟을 유지하는 것은 알콜 기반 유체를 사용하여 고체 갈륨 타겟을 유체 대류 냉각시키는 단계를 포함한다.
본 방법의 일 실시예에서, 기판을 제공하는 단계는 AlN 층이 기판의 표면을 형성하도록 제2 스퍼터링 공정을 사용하여 기판의 베이스 상에 질화 알루미늄(AlN) 층을 성장시키는 단계를 포함한다. 일 실시예에서, 상기 방법은 적어도 제1 GaN 층 상에 성장-에피택셜 금속 거울 (GEMM)을 성장시키는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 적어도 제1 GaN 층상에 성장-에피택셜 금속 거울 (GEMM)을 성장시키는 단계를 더 포함하며, 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층을 포함한다. 일 실시예에서, 상기 방법은 상기 적어도 제1 GaN 층상에 성장-에피택셜 금속 거울(GEMM)을 성장시키는 단계를 더 포함하며, 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 층을 대체하는 단계; 및 유기 금속 화학 기상 증착(MOCVD) 공정을 사용하여 상기 GEMM의 표면 상에 적어도 제1 양자 우물을 성장시키는 단계;를 포함한다. 일 실시예에서, 제1 스퍼터링 공정은 마그네트론 스퍼터링을 더 포함한다. 일 실시예에서, 적어도 제1 GaN 층은 대략 1000 아크초 미만의 002 및 102 피크 모두에 대한 오메가 로킹 커브 전치반폭 (FWHM) X- 선 회절 측정을 갖는다. 일 실시예에서, 적어도 제1 GaN 층은 약 10아크초 내지 2500 아크초 범위의 002 피크에 대한 오메가 로킹 커브 전치반폭 (FWHM) X- 선 회절 측정을 갖는다.
일 실시예에서, 본 발명은 기판 웨이퍼를 시스템에 로드하고 시스템으로부터 GaN구조를 제거하도록 구성된 로드 락(load lock); 및 복수의 증착 챔버들; 을 포함하는 질화 갈륨(GaN)을 성장시키는 시스템을 제공한다. 상기 복수의 증착 챔버는 제1 스퍼터링 공정을 통해 상기 기판 웨이퍼의 표면 상에 적어도 제1 GaN 층을 성장시키도록 구성된 GaN-증착 챔버를 포함하고, 상기 제1 스퍼터링 공정은 적어도 제1 GaN 층의 비원주형 스텝 성장이 발생하도록 적어도 제1 GaN 층의 에피택셜 원자 층 스퍼터링(EALS)을 포함한다.
일 실시예에서, 시스템은 복수의 증착 챔버 사이에서 기판 웨이퍼를 자동으로 이송하도록 구성된 웨이퍼 핸들링 메커니즘(wafer-handling mechanism)을 더 포함한다. 일 실시예에서, 복수의 증착 챔버는 AlN층이 기판 웨이퍼의 표면을 형성하도록 제2 스퍼터링 공정을 통해 기판 웨이퍼의 베이스 상에 AlN 층을 성장시키도록 구성된 질화 알루미늄(AlN)-증착 챔버를 포함한다. 일 실시예에서, 복수의 증착 챔버는 적어도 제1 GaN 층 상에 GEMM을 성장시키도록 구성된 성장-에피택셜 금속 미러(GEMM)-증착 챔버를 포함한다. 일 실시예에서, GaN 증착 챔버는 제1 온도로 유지되는 고체 갈륨 타겟을 포함하고, 상기 제1 온도는 약 섭씨 15도 미만이다. 일 실시예에서, 상기 GaN 증착 챔버는 제1 온도로 유지되는 고체 갈륨 타겟; 및 상기 고체 갈륨 타겟을 알코올 기반 유체를 통해 냉각하도록 구성된 유체 대류 냉각기;를 더 포함한다.
일 실시예에서, 상기 GaN 증착 챔버는 실리콘(Si)으로 적어도 제1 GaN 층을 도핑하도록 추가로 구성된다. 일 실시예에서, 상기 GaN 증착 챔버는, 적어도 제1 GaN 층이 약 1000 아크초 미만의 002 및 102피크 모두에 대해 오메가 로킹 커브 전치반폭(FWHM) X- 선 회절 값을 갖도록 적어도 제1 GaN 층을 성장시키도록 추가로 구성된다. 일 실시예에서, 상기 GaN 증착 챔버는, 적어도 제1 GaN 층이 약 10 아크초 내지 2500 아크초 범위의 002 및 102피크에 대해 오메가 로킹 커브 전치반폭(FWHM) X- 선 회절 값을 갖도록 적어도 제1 GaN 층을 성장시키도록 추가로 구성된다.
일 실시예에서, 상기 복수의 증착 챔버는, AlN층이 기판 웨이퍼의 표면을 형성하도록 제2 스퍼터링 공정을 통해 기판 웨이퍼의 베이스 상에 AlN층을 성장시키도록 구성된 질화 알루미늄(AlN)-증착 챔버; 상기 적어도 제1 GaN 층상에 GEMM(여기서, 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN) 교대 층을 포함한다)을 성장시키도록 구성된 성장-에피택셜 금속 거울(GEMM)-증착 챔버; GaN 및 질화 하프늄(HfN); 및 GEMM의 표면 상에 적어도 제1 양자 우물을 성장시키도록 구성된 금속-유기 화학 기상 증착(MOCVD) 챔버;를 더 포함한다.
일 실시예에서, 본 발명은 기판; 및 상기 기판의 표면 상에 성장된 적어도 제1 질화 갈륨(GaN)층;를 포함하는 질화 갈륨 구조를 포함한다. 상기 적어도 제1 GaN층은 대략 1000 아크초 미만의 002 및 102 피크 모두에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다(일 실시예에서, 상기 적어도 제1 GaN층은 약 10아크초 내지 2500 아크초 범위의 002 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다).
일 실시예에서, 상기 구조는 AlN 층이 기판의 표면을 형성하도록 기판의 베이스 상에 성장된 질화 알루미늄(AlN) 층을 더 포함한다. 일 실시예에서, 상기 구조는 적어도 제1 GaN 층의 표면 상에 성장된 성장-에피택셜 금속 거울(GEMM)을 더 포함한다. 일 실시예에서, 상기 기판은 사파이어를 포함하고, 상기 구조는 AlN층이 기판의 표면을 형성하도록 기판의 베이스 상의 질화 알루미늄 (AlN)층; 상기 적어도 제1 GaN 층의 표면 상에 성장된 성장-에피택셜 금속 거울 (GEMM)(상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층들을 포함); 상기 GEMM의 표면 상에 성장된 n-타입 GaN층; 및 n-타입 GaN층 상에 성장된 p-타입 GaN/다중 양자 우물(MQW)의 층;을 더 포함한다.
일 실시예에서, 본 발명은 시스템에 기판을 로딩하는 수단; 및 기판 웨이퍼의 표면 상에 적어도 제1 GaN층을 스퍼터링하기 위한 수단;을 포함하는 질화 갈륨(GaN)을 성장시키는 시스템을 제공한다. 상기 적어도 제1 GaN층을 스퍼터링하기 위한 수단은 적어도 제1 GaN층의 비원주형 스텝 성장을 일으키기 위해 에피택셜 원자 층 스퍼터링(EALS)를 위한 수단을 포함한다.
상기 시스템의 일 실시예에서, 스퍼터링을 위한 수단은 적어도 제1 GaN 층을 실리콘(Si)으로 도핑하는 수단을 포함한다. 일 실시예에서, 상기 시스템은 AlN 층이 기판의 표면을 형성하도록 기판의 베이스 상에 질화 알루미늄(AlN) 층을 성장시키기 위한 수단을 더 포함한다. 일 실시예에서, 상기 시스템은 적어도 제1 GaN 층 상에 성장-에피택셜 금속 거울(GEMM)을 성장시키는 수단을 더 포함하며, 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층을 포함한다. 일 실시예에서, 시스템은 적어도 제1 GaN 층 상에 성장-에피택셜 금속 거울(GEMM)을 성장시키기 위한 수단;을 포함한다. 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층; 및 상기 GEMM의 표면 상에 적어도 제1 양자 우물을 성장시키는 수단;을 포함한다.
일 실시예에서, 본 발명은 템플릿을 제공하는 단계; 및 제1 스퍼터링 공정을 사용하여 상기 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법을 제공한다. 상기 제1 스퍼터링 공정은
스퍼터링 타겟의 온도를 제어하는 단계; 및 풍부한 갈륨 상태와 희박한 갈륨 상태 사이에서 앞뒤로 변조하는 단계;를 포함한다. 상기 풍부한 갈륨 상태는 갈륨 대 질소 비율이 1보다 큰 제1 값을 갖고, 희박한 갈륨 상태는 갈륨 - 질소 비율이1보다 작은 제2 값을 갖는다.
상기 방법의 일 실시예에서, 상기 제1 스퍼터링 공정은 무선 주파수(RF) 질소 공급원을 통해 질소를 도입하는 단계를 더 포함한다. 일 실시예에서, 상기 제1 스퍼터링 공정은 실리콘(Si)으로 적어도 제1 GaN 층을 도핑하는 단계를 더 포함한다. 일 실시예에서, 상기 제1 스퍼터링 공정은 실리콘(Si)을 보유하는 캐리어 가스로 반응물을 가스 주입함으로써 적어도 제1 GaN 층을 도핑하는 단계를 더 포함한다. 일 실시예에서, 상기 스퍼터링 타겟은 고체 갈륨 타겟이며, 고체 갈륨 타겟의 온도를 제어하는 단계는 대략 섭씨14도보다 낮은 제1 온도 값으로 온도를 유지하는 것을 포함한다. 일 실시예에서, 상기 스퍼터링 타겟은 고체 갈륨 타겟이며, 고체 갈륨 타겟의 온도를 제어하는 단계는 열전달 유체로서 알콜을 사용하여 고체 갈륨 타겟을 유체 대류 냉각시키는 것을 포함한다.
상기 방법의 일 실시예에서, 상기 템플릿을 제공하는 단계는 상기 템플릿 상에 질화 알루미늄(AlN) 층을 성장시키는 단계를 포함한다. 일 실시예에서, 상기 템플릿을 제공하는 단계는 제2 스퍼터링 공정을 사용하여 템플릿 상에 질화 알루미늄(AlN) 층을 성장시키는 단계를 포함한다. 일 실시예에서, 상기 템플릿을 제공하는 단계는 제2 스퍼터링 공정을 사용하여 템플릿 상에 제1 질화 알루미늄(AlN)을 성장시키는 단계를 포함한다. 상기 방법은 상기 제2 스퍼터링 공정을 이용하여 상기 적어도 제1 GaN 층 상에 제2 질화 알루미늄 (AlN) 층을 성장시키는 단계; 및 상기 제1 스퍼터링 공정을 이용하여 상기 제2 AlN층 상에 제2 GaN층을 성장시키는 단계;를 더 포함한다.
일 실시예에서, 상기 방법은 적어도 제1 GaN 층상에 성장-에피택셜 금속 거울(GEMM)을 성장시키는 단계;를 더 포함하며, 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층을 포함한다. 일 실시예에서, 상기 방법은 상기 적어도 제1 GaN 층상에 성장-에피택셜 금속 거울(GEMM)을 성장시키는 단계; 및 유기-금속 화학 기상 증착(MOCVD) 공정을 사용하여 상기 GEMM의 표면 상에 적어도 제1 양자 우물을 성장시키는 단계;를 더 포함한다. 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층들을 포함한다. 일 실시예에서, 제1 스퍼터링 공정은 마그네트론 스퍼터링을 더 포함한다. 일 실시예에서, 적어도 제1 GaN 층은 약 10 아크초 내지 약 2500 아크초의 범위에서 002 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다.
일 실시예에서, 본 발명은 기판 웨이퍼를 시스템에 로드하고 시스템으로부터 GaN구조를 제거하도록 구성된 로드 락(load lock); 및 복수의 증착 챔버;를 포함하는 질화 갈륨( GaN) 구조를 성장시키는 시스템을 제공한다. 상기 복수의 증착 챔버는 제1 스퍼터링 공정을 통해 상기 기판 웨이퍼를 포함하는 템플릿 상에 적어도 제1 GaN 층을 성장시키도록 구성된 GaN 증착 챔버를 포함한다. 상기 제1 스퍼터링 공정은 풍부한 갈륨 상태와 희박한 갈륨 상태 사이에서 앞뒤로 변조하는 단계를 포함한다. 상기 풍부한 갈륨 상태는 갈륨 대 질소 비율이 1보다 큰 제1 값을 가지고, 상기 희박한 갈륨 상태는 갈륨 - 질소 비율이 1보다 작은 제2 값을 가진다.
일 실시예에서, 상기 시스템은 복수의 증착 챔버 사이에서 템플릿을 자동으로 이송하도록 구성된 웨이퍼 핸들링 메커니즘을 더 포함한다. 일 실시예에서, 상기 복수의 증착 챔버는 제2 스퍼터링 공정을 통해 템플릿을 형성하기 위해 기판 웨이퍼 상에 AlN 층을 성장시키도록 구성된 질화 알루미늄(AlN)-증착 챔버를 포함한다. 일 실시예에서, 상기 복수의 증착 챔버는 적어도 제1 GaN 층 상에 GEMM을 성장시키도록 구성된 성장-에피택셜 금속 미러(GEMM)-증착 챔버를 포함한다. 일 실시예에서, 상기 GaN 증착 챔버는 제1 온도로 유지되는 고체 갈륨 타겟을 포함하고, 상기 제1 온도는 섭씨 14도 미만이다. 일 실시예에서, 상기 GaN 증착 챔버는 제1 온도로 유지되는 고체 갈륨 타겟; 및 고체- 갈륨 타겟을 알코올 열 전달 유체를 통해 냉각시키도록 구성된 유체 대류 냉각기를 포함한다. 일 실시예에서, 상기 GaN 증착 챔버는 실리콘(Si)으로 적어도 제1 GaN 층을 도핑하도록 추가로 구성된다. 일 실시예에서, 상기 GaN 증착 챔버는 적어도 제1 GaN 층이 약 10 아크초 내지 약 2500 아크초의 범위 내에서 002피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖도록 적어도 하나의 제1 GaN 층을 성장시키도록 추가로 구성된다. In 일 실시예에서, 상기 복수의 증착 챔버는, 제2 스퍼터링 공정을 통해 템플릿을 형성하기 위해 기판 웨이퍼 상에 AlN 층을 성장시키도록 구성된 질화 알루미늄(AlN)-증착 챔버; 및 상기 적어도 제1 GaN 층 상에 GEMM을 성장시키도록 구성된 성장-에피택셜 금속 거울(GEMM)-증착 챔버;를 더 포함한다. 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층; 및 상기 GEMM의 표면 상에 적어도 제1 양자 우물을 성장시키도록 구성된 금속-유기 화학 기상 증착(MOCVD) 챔버;를 포함한다.
일 실시예에서, 본 발명은 템플릿; 및 상기 템플릿 상에 성장된 적어도 제1 질화 갈륨(GaN)층;을 포함하는 질화 갈륨 구조를 제공한다. 상기 적어도 제1 GaN 층은 약 10 아크초 내지 약 2500 아크초의 범위 내에서 002 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다.
일 실시예에서, 상기 템플릿은 기판 상에 성장된 질화 알루미늄(AlN) 층을 포함한다. 일 실시예에서, 상기 구조는 적어도 하나의 제1 GaN 층의 표면 상에 성장된 성장-에피택셜 금속 거울(GEMM)을 더 포함한다. 일 실시예에서, 상기 템플릿은 사파이어 기판 상에 성장된 질화 알루미늄(AlN) 층을 포함하고, 상기 구조는 상기 적어도 제1 GaN 층의 표면 상에 성장-에피택셜 금속 미러 (GEMM)를 더 포함한다. 상기 GEMM은 하프늄(Hf) 교대 층:GaN 및 질화 하프늄(HfN): GEMM의 표면 상에 성장된 n-타입 GaN층; 및 p-타입 GaN 층/n-타입 GaN층에 성장된 다중 양자 우물(MQW)을 포함한다.
일 실시예에서, 본 발명은 시스템 내에 기판 웨이퍼를 로딩하는 수단; 및 상기 기판 웨이퍼를 포함하는 템플릿 상에 적어도 제1 GaN 층을 스퍼터링하는 수단;을 포함하는 질화 갈륨(GaN) 구조를 성장시키는 시스템을 제공한다. 상기 적어도 제1 GaN 층을 스퍼터링하는 수단은 풍부한 갈륨 상태와 희박한 갈륨 상태 사이에서 앞뒤로 변조하는 수단을 포함한다. 상기 풍부한 갈륨 상태는 갈륨 대 질소 비율이 1보다 큰 제1 값을 가지고, 희박한 갈륨 상태는 갈륨 대 질소 비율이 1보다 작은 제2 값을 가진다.
본 시스템의 일 실시예에서, 상기 스퍼터링 수단은 실리콘 (Si)으로 적어도 하나의 제1 GaN 층을 도핑하는 수단을 포함한다. 일 실시예에서, 상기 시스템은 템플릿을 형성하기 위해 기판 웨이퍼 상에 질화 알루미늄 (AlN)층을 성장시키는 수단을 더 포함한다. 일 실시예에서, 상기 시스템은 적어도 하나의 제1 GaN 층상에 성장-에피택셜 금속 거울(GEMM)을 성장시키는 수단을 더 포함하며, 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층을 포함한다. 일 실시예에서, 상기 시스템은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층들을 포함하는 적어도 하나의 제1 GaN 층 상에 성장-에피택셜 금속 거울(GEMM)을 성장시키는 수단; 및 상기 GEMM의 표면 상에 적어도 제1 양자 우물을 성장시키는 수단;을 포함한다.
일 실시예에서, 본 발명은 템플릿을 제공하는 단계; 및 제1 스퍼터링 공정을 사용하여 상기 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법을 제공한다. 상기 제1 스퍼터링 공정은, 갈륨 스퍼터링 타겟을 제공하는 단계로서, 상기 갈륨 스퍼터링 타겟은 깊이를 가지며, 상기 갈륨 스퍼터링 타겟의 온도를 약 섭씨14도 미만인 제1 온도 값으로 유지하는 단계를 포함한다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도를 유지하는 것은 갈륨 스퍼터링 타겟의 깊이에 걸쳐 온도 구배를 제공하는 것을 포함한다.
일 실시예에서, 본 발명은 표면을 가진 템플릿을 제공하는 단계; 및 제1 스퍼터링 공정을 사용하여 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법을 제공한다. 상기 제1 스퍼터링 공정은 상기 템플릿의 표면상의 풍부한 갈륨 상태와 상기 템플릿의 표면상의 희박한 갈륨 상태 사이의 적어도 제1 진동에 대해 앞뒤로 변조하는 단계를 포함한다. 상기 풍부한 갈륨 상태는 갈륨 대 질소 비율이 1보다 큰 제1 값을 가지고, 상기 희박한 갈륨 상태는 갈륨 대 질소 비율이 상기 제1 값보다 작은 제2 값을 가진다. 일 실시예에서, 앞뒤 변조는 제1 진동을 포함하는 복수의 진동에 대해 앞뒤로 변조하는 것을 포함한다. 일 실시예에서, 적어도 제1 GaN 층은 약 10 아크초 내지 약 2500 아크초의 범위에서 102 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다.
일 실시예에서, 본 발명은 템플릿을 제공하는 단계; 및 제1 스퍼터링 공정을 사용하여 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법을 제공한다. 상기 제1 스퍼터링 공정은, 갈륨 스퍼터링 타겟을 제공하는 단계로서, 상기 갈륨 스퍼터링 타겟은 깊이를 가지며, 상기 갈륨 스퍼터링 타겟의 온도를 약 섭씨14도 미만인 제1 온도 값으로 유지하는 단계를 포함한다. 일 실시예에서, 적어도 제1 GaN 층은 약 10 아크초 내지 약 2500 아크초의 범위에서 102 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다. 일 실시예에서, 갈륨 스퍼터링 타겟의 온도를 유지하는 것은 갈륨 스퍼터링 타겟의 깊이에 걸쳐 온도 구배를 제공하는 것을 포함한다.
일 실시예에서, 본 발명은 템플릿을 제공하는 단계; 제1 스퍼터링 공정을 사용하여 템플릿 상에 적어도 제1 질화 알루미늄(AlN) 층을 성장시키는 단계; 및 제2 스퍼터링 공정을 사용하여 제1 AlN 층 상에 적어도 제1 GaN층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법을 제공한다. 일 실시예에서, 상기 방법은 상기 제1 스퍼터링 프로세스를 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 단계; 및 상기 제2 스퍼터링 공정을 이용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 단계를 더 포함한다. 일 실시예에서, 제1 GaN 층은 약 10 아크초 내지 약 2500 아크초 범위에서 102 피크에 대한 오메가 로킹 커브 전치반폭 (FWHM) X-선 회절 측정을 갖는다.
일 실시예에서, 본 발명은 표면을 가진 템플릿을 제공하는 단계; 및 제1 스퍼터링 공정을 사용하여 상기 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨 (GaN) 구조를 성장시키는 방법을 제공한다. 상기 제1 스퍼터링 공정은, 적어도 2 가지 조건하에 상기 적어도 하나의 제1 GaN 층을 성장시키는 단계로서, 상기2 가지 조건은 풍부한 갈륨 상태 및 희박한 갈륨 상태를 포함하고, 상기 풍부한 갈륨 상태는 갈륨 대 질소 비율이 1보다 큰 제1 값을 가지고, 상기 희박한 갈륨 상태는 갈륨 대 질소 비율이 상기 제1 값보다 작은 제2 값을 가지고, 두 가지 조건들 중 제1 조건 하에서 적어도 제1 성장을 위한 두 조건들 사이에서 교대하고, 제1 성장 이후 두 가지 조건 중 제2 조건에서 제2 성장하고, 제2 성장 이후 두 가지 조건 중 제1 조건에서 제3 성장시키는 단계를 포함한다. 일 실시예에서, 2가지 조건 사이의 교대는 제3 성장 후 2가지 조건 중 제2 조건 하에서 제4 성장과 제4 성장 후 후 2가지 조건 중 제1 조건 하에서 성장하는 제5 성장을 더 포함한다. 일 실시예에서, 갈륨 대 질소 비율의 제1 값은 갈륨 대 질소 비율의 제2 값보다 적어도 10% 더 크다. 일 실시예에서, 갈륨 대 질소 비율의 제1 값은 갈륨 대 질소 비율의 제2 값보다 적어도 50% 더 크다. 일 실시예에서, 갈륨 대 질소 비율의 제1 값은 갈륨 대 질소 비율의 제2 값보다 적어도 2 배 크다.
일 실시예에서, 본 발명은 템플릿을 제공하는 단계; 제1 스퍼터링 공정을 이용하여 상기 템플릿 상에 제1 질화 알루미늄(AlN) 층을 성장시키는 단계; 및 제2 스퍼터링 공정을 이용하여 상기 제1 AlN 층 상에 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨 (GaN) 구조를 성장시키는 방법을 제공한다. 일 실시예에서, 상기 방법은 상기 제1 스퍼터링 프로세스를 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 단계; 및 상기 제2 스퍼터링 공정을 이용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 단계를 포함한다. 일 실시예에서, 제1 GaN 층은 약 10 아크초 내지 약 2500 아크초 범위에서 102 피크에 대한 오메가 로킹 커브 전치반폭 (FWHM) X-선 회절 측정을 갖는다. 일 실시예에서, 상기 방법은 상기 제1 스퍼터링 프로세스를 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 단계; 상기 제2 스퍼터링 공정을 이용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 단계; 및 상기 제2 GaN 층 상에 AlxGa(1-x)N의 하나 이상의 층을 성장시키는 단계를 포함하고, 여기서 x는 0과 1 사이이다. 일 실시예에서, 상기 방법은 상기 제1 스퍼터링 프로세스를 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 단계; 상기 제2 스퍼터링 공정을 이용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 단계; 및 상기 제2 GaN 층 상에 AlxGa(1-x)N의 하나 이상의 층을 성장시키는 단계를 포함하며, 여기서 x는 깊이에 따라 변하고 0 과 1 사이이다. 일 실시예에서, 상기 방법은 상기 제1 스퍼터링 프로세스를 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 단계; 상기 제2 스퍼터링 공정을 이용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 단계; 및 상기 제2 GaN 층상에 하나 이상의 화합물 층을 성장시키는 단계를 포함하고, 상기 화합물은 질화 하프늄(HfN), 질화 지르코늄(ZrN), 질화 알루미늄(AlN), 질화 갈륨(GaN) 및 질화 스칸듐(ScN)으로 이루어진 군에서 선택된 하나 이상을 포함한다. 일 실시예에서, 상기 방법은 상기 제1 GaN 층 상에 하나 이상의 AlxGa(1-x)N 층을 성장시키는 단계를 더 포함하며, 여기서 x는 0과 1 사이이다. 일 실시예에서, 제1 스퍼터링 공정은 실리콘(Si)으로 적어도 제1 GaN 층을 도핑하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 상기 제1 GaN 층 상에 하나 이상의 AlxGa(1-x)N 층을 성장시키는 단계를 더 포함하며, 여기서 x는 0과 1 사이이다. 일 실시예에서, 상기 방법은 제1 GaN 층상에 AlxGa(1-x)N의 하나 이상의 층들을 성장시키는 단계를 더 포함하며, 여기서 x는 깊이에 따라 변하고 0과 1 사이이다. 일 실시예에서, 상기 방법은 상기 제1 GaN 층상에 하나 이상의 화합물 층들을 성장시키는 단계를 더 포함하고, 상기 화합물은 질화 하프늄(HfN), 질화 지르코늄(ZrN), 질화 알루미늄(AlN), 질화 갈륨(GaN) 및 질화 스칸듐(ScN)로 이루어진 군에서 선택된 하나 이상을 포함한다.
일 실시예에서, 본 발명은 시스템 내에 기판 웨이퍼를 로딩하고 시스템으로부터 GaN 구조를 제거하도록 구성된 로드 락; 및 복수의 증착 챔버;를 포함하는 질화 갈륨 (GaN) 구조를 성장시키는 시스템을 제공하고, 상기 복수의 증착 챔버는 상기 기판 웨이퍼를 포함하는 템플릿 상에 제1 스퍼터링 공정을 통해 적어도 제1 GaN 층을 성장시키도록 구성된 제1 GaN 증착 챔버를 포함하고, 상기 제1 GaN-증착 챔버는 갈륨 스퍼터링 타겟을 포함하고, 그리고 상기 갈륨 스퍼터링 타겟은 깊이를 가지며, 상기 GaN-증착 챔버는 갈륨 스퍼터링 타겟의 온도를 약 섭씨14도 미만인 제1 온도 값으로 유지하도록 추가로 구성된다.
일 실시예에서, 시스템은 복수의 증착 챔버 사이에서 템플릿을 자동적으로 이송하도록 구성된 웨이퍼 핸들링 메커니즘을 더 포함한다. 일 실시예에서, 복수의 증착 챔버들은 템플릿을 형성하기 위해 기판 웨이퍼 상에 제2 스퍼터링 공정을 통해 AlN 층을 성장시키도록 구성된 질화 알루미늄(AlN)-증착 챔버를 포함한다. 일 실시예에서, 복수의 증착 챔버는 적어도 제1 GaN 층 상에 GEMM을 성장시키도록 구성된 성장-에피택셜 금속 미러(GEMM)-증착 챔버를 포함한다. 일 실시예에서, 시스템은 알코올 열 전달 유체를 통해 갈륨 스퍼터링 타겟을 냉각시키도록 구성된 유체 대류 냉각기를 더 포함한다. 일 실시예에서, GaN 증착 챔버는 갈륨 스퍼터링 타겟의 깊이에 걸쳐 온도 구배를 유지하도록 추가로 구성된다. 일 실시예에서, 복수의 증착 챔버는 금속 유기 화학 기상 증착(MOCVD) 챔버를 포함한다. 일 실시예에서, GaN 증착 챔버는 실리콘(Si)으로 적어도 하나의 제1 GaN 층을 도핑하도록 추가로 구성된다.
일 실시예에서, 본 발명은 템플릿; 및 상기 템플릿 상에 성장된 적어도 제1 질화 갈륨(GaN) 층을 포함하며, 상기 적어도 제1 GaN 층은 약 10 아크초 내지 약 2500 아크초의 범위에서 102 피크에 대한 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정을 갖는다. 일 실시예에서, 상기 템플릿은 사파이어 기판 상에 성장된 질화 알루미늄(AlN) 층을 포함하고, 상기 구조는 상기 적어도 하나의 제1 GaN 층의 표면 상에 성장-에피택셜 금속 미러(GEMM)를 더 포함하고, 상기 GEMM은 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층; 상기 GEMM의 표면 상에 성장된 n-타입 GaN 층; 및 n-타입 GaN 층 상에 성장된 p-타입 GaN/다중 양자 우물(MQW)의 층을 포함한다.
본 발명은 본 명세서에 개별적으로 기재된 다양한 실시예들 및 특징들의 조합 및 서브 컴비네이션을 갖는 실시예들을 포함하는 것으로 고려된다(즉, 구성의 모든 조합을 열거하기보다는, 본 명세서는 대표적인 실시예의 설명을 포함하고 다른 실시예의 특징의 일부와 결합된 일 실시예의 특징 중 일부를 포함하는 실시예를 고려한다). 또한, 일 실시예들은 여기에 설명된 실시예들 중 어느 하나의 일부로서 기술된 모든 구성 요소보다 적은 수의 구성 요소를 포함한다. 또한, 본 발명은 여기에 기술된 다양한 실시예들의 조합 및 서브 컴비네이션을 포함하는 실시예들 및 관련 출원들 및 본 출원의 단락에서 참조로 인용된 출판물들에 의해 기술된 다양한 실시 예들을 포함하는 것으로 특별히 고려된다.
상기 설명은 예시적이고 제한적이 아닌 것으로 이해되어야 한다. 여기에 설명된 다양한 실시예들의 많은 특성들 및 이점들이 다양한 실시예들의 구조 및 기능의 세부 사항과 함께 상기 설명에서 설명되었지만, 많은 다른 실시예들 및 세부 사항에 대한 변경이 당업자에게 명백할 것이다. 그러므로, 본 발명의 범위는 청구 범위가 부여되는 균등물의 전체 범위와 함께, 첨부된 청구 범위를 참조하여 결정되어야 한다. 첨부된 청구 범위에서, "포함하는" 및 "포함되는"이라는 용어는 각각 "포함한다" 및 "구성된" 각각의 용어의 평이한 영어 동등물로서 사용된다. 또한, "제1", "제2" 및 "제3"등의 용어는 레이블로만 사용되며 해당 개체에 숫자 요구 사항을 부과하지 않습니다.

Claims (30)

  1. 표면을 가진 템플릿을 제공하는 단계; 및
    제1 스퍼터링 공정을 사용하여 상기 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하고,
    상기 제1 스퍼터링 공정은,
    적어도 2가지 표면 조건 하에서 상기 적어도 제1 GaN 층을 성장시키는 단계;
    상기 적어도 두 개의 표면 조건은, 풍부한 갈륨 표면 조건 및 희박한 갈륨 표면 조건을 포함하고, 상기 풍부한 갈륨 표면 조건은 갈륨 대 질소의 비율이 1보다 큰 제1 값을 가지고, 상기 희박한 갈륨 표면 조건은 갈륨 대 질소의 비율이 상기 제1 값보다 작은 제2 값을 가지고,
    상기 2가지 표면 조건 중 제1 조건 하에서 적어도 제1 성장, 상기 제1 성장 후 상기 2가지 표면 조건 중 제2 조건 하에서 제2 성장, 및 상기 제2 성장 후 상기 2가지 표면 조건 중 제1 조건 하에서 제3 성장을 위해 상기 2가지 조건 사이에 교대하는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  2. 청구항 1에 있어서,
    상기 2가지 조건 사이에서 교대하는 단계는,
    상기 제3 성장 후 상기 2가지 표면 조건 중 제2 조건 하에서 제4 성장, 및
    상기 제4 성장 후 상기 2가지 표면 조건 중 제1 조건 하에서 제5 성장을 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  3. 청구항 1에 있어서,
    상기 적어도 제1 GaN 층은,
    약 10 아크초 내지 약 2500 아크초 사이 범위 내에서 102 피크에 대해 오메가 로킹 커브 전치반폭(FWHM) X-선 회전 측정을 가지는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  4. 청구항 1에 있어서,
    상기 제1 스퍼터링 공정은,
    무선 주파수(RF) 질소 공급원을 통해 질소를 도입하는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  5. 청구항 1에 있어서,
    상기 제1 스퍼터링 공정은,
    실리콘(Si)으로 상기 적어도 제1 GaN 층을 도핑하는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  6. 청구항 1에 있어서,
    상기 템플릿을 제공하는 단계는,
    제2 스퍼터링 공정을 사용하여 상기 템플릿 상에 질화 알루미늄(AlN) 층을 성장시키는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  7. 청구항 1에 있어서,
    상기 적어도 제1 GaN 층 상에 성장-에피택셜 금속 거울(GEMM)을 성장시키는 단계; 를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  8. 템플릿을 제공하는 단계; 및
    제1 스퍼터링 공정을 사용하여 상기 템플릿 상에 적어도 제1 GaN 층을 성장시키는 단계;를 포함하고,
    상기 제1 스퍼터링 공정은,
    갈륨 스퍼터링 타겟을 제공하는 단계;
    상기 갈륨 스퍼터링 타겟은 깊이를 가지고,
    대략 섭씨 14도 미만인 제1 온도 값에서 상기 갈륨 타겟의 온도를 유지하는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  9. 청구항 8에 있어서,
    상기 적어도 제1 GaN 층은,
    약 10 아크초 내지 약 2500 아크초 범위 내에서 102 피크에 대해 오메가 로킹 커브 전치반폭(FWHM) X-선 회전 측정을 가지는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  10. 청구항 8에 있어서,
    상기 갈륨 스퍼터링 타겟의 온도를 유지하는 단계는,
    상기 갈륨 스퍼터링 타겟의 깊이에 걸쳐 온도 구배를 제공하는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  11. 청구항 8에 있어서,
    상기 제1 스퍼터링 공정은 실리콘(Si)으로 상기 적어도 제1 GaN 층을 도핑하는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  12. 청구항 8에 있어서,
    상기 갈륨 스퍼터링 타겟의 온도를 유지하는 단계는,
    알콜을 열 전달 유체로 사용하여 상기 고체 갈륨 타겟을 유체-대류 냉각시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  13. 템플릿을 제공하는 단계;
    제1 스퍼터링 공정을 사용하여 상기 템플릿 상에 제1 질화 알루미늄(AlN) 층을 성장시키는 단계; 및
    제2 스퍼터링 공정을 사용하여 상기 제1 AlN 층 상에 제1 GaN 층을 성장시키는 단계;를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  14. 청구항 13에 있어서,
    상기 제1 스퍼터링 공정을 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 단계; 및
    상기 제2 스퍼터링 공정을 사용하여 상기 제1 AlN 층 상에 제2 GaN 층을 성장시키는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  15. 청구항 13에 있어서,
    상기 제1 GaN 층은,
    약 10 아크초 내지 약 2500 아크초 범위 내에서 102 피크에 대해 오메가 로킹 커브 전치반폭(FWHM) X-선 회절 측정 값을 가지는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  16. 청구항 13에 있어서,
    상기 제1 스퍼터링 공정을 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 방법;
    상기 제2 스퍼터링 공정을 사용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 방법; 및
    상기 제2 GaN 층 상에 하나 이상의 AlxGa(1-x)N 층을 성장시키는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
    x: 0 과 1 사이
  17. 청구항 13에 있어서,
    상기 제1 스퍼터링 공정을 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 방법;
    상기 제2 스퍼터링 공정을 사용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 방법; 및
    상기 제2 GaN 층 상에 하나 이상의 AlxGa(1-x) N 층을 성장시키는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
    x: 깊이에 따라 다르며 0 과 1 사이
  18. 청구항 13에 있어서,
    상기 제1 스퍼터링 공정을 사용하여 상기 제1 GaN 층 상에 제2 AlN 층을 성장시키는 방법;
    상기 제2 스퍼터링 공정을 사용하여 상기 제2 AlN 층 상에 제2 GaN 층을 성장시키는 방법; 및
    상기 제2 GaN 층 상에 하나 이상의 화합물을 성장시키는 단계;를 더 포함하고,
    상기 화합물은, 질화 인듐(InN), 질화 하프늄(HfN), 질화 지르코늄(ZrN), 질화 알루미늄(AlN), 질화 갈륨(GaN) 및 질화 스칸듐(ScN)으로 이루어진 군으로부터 선택된 하나 이상인 질화 갈륨(GaN) 구조를 성장시키는 방법.
  19. 청구항 13에 있어서,
    상기 제1 GaN 층 상에 하나 이상의 AlxGa(1-x)N 층을 성장시키는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
    x: 0 과 1 사이
  20. 청구항 13에 있어서,
    제1 스퍼터링 공정은,
    실리콘(Si)으로 상기 적어도 제1 GaN 층을 도핑하는 단계;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 방법.
  21. 기판 웨이퍼를 시스템에 로드시키고 시스템에서 GaN 구조를 제거하도록 구성된 로드 락; 및
    복수의 증착 챔버;를 포함하고,
    상기 복수의 증착 챔버는,
    상기 기판 웨이퍼 를 포함하는 템플릿 상에 제1 스퍼터링 공정을 통해 적어도 제1 GaN 층을 성장시키도록 구성된 제1 GaN 증착 챔버를 포함하고, 상기 제1 GaN-증착 챔버는 갈륨 스퍼터링 타겟을 포함하고, 상기 갈륨 스퍼터링 타겟은 깊이를 가지고, 및 상기 GaN-증착 챔버는 대략 섭씨 14도 미만인 제1 온도 값에서 상기 갈륨 스퍼터링 타겟의 온도를 유지하도록 더 구성된 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  22. 청구항 21에 있어서,
    상기 복수의 증착 챔버 사이에서 상기 템플릿을 자동적으로 이송시키기 위한 웨어퍼-핸들링 메커니즘;을 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  23. 청구항 21에 있어서,
    상기 복수의 증착 챔버는,
    상기 기판 웨이퍼 상에 상기 템플릿을 형성하기 위해 제2 스퍼터링 공정을 통해 AlN 층을 성장시키도록 구성된 질화 알루미늄(AlN)-증착 챔버를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  24. 청구항 21에 있어서,
    상기 복수의 증착 챔버는,
    상기 제1 GaN 층 상에 GEMM을 성장시키도록 구성된 성장-에피택셜 금속 거울(GEMM)-증착 챔버를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  25. 청구항 21에 있어서,
    알콜 열 이송 유체를 통해 상기 갈륨 스퍼터링 타겟을 냉각시키도록 구성된 유체-대류 냉각기;를 더 포함하는 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  26. 청구항 21에 있어서,
    상기 GaN-증착 챔버는, 상기 갈륨 스퍼터링 타겟의 깊이에 따라 온도 구배를 유지하도록 더 구성된 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  27. 청구항 21에 있어서,
    상기 복수의 증착 챔버는,
    금속-유기 화학 증기 증착(MOCVD) 챔버를 포함하는 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  28. 청구항 21에 있어서,
    상기 GaN 증착 챔버는
    실리콘(Si)으로 상기 적어도 제1 GaN을 도핑하도록 더 구성된 질화 갈륨(GaN) 구조를 성장시키는 시스템.
  29. 템플릿; 및
    상기 템플릿 상에 성장된 적어도 제1 갈륨 질화(GaN) 층;을 포함하고,
    상기 제1 GaN 층은,
    약 10 아크초 내지 약 2500 아크초의 범위 내에서 102 피크에 대해 오메가 로킹 커브 전치반폭(FWHM) X-선 회전 측정을 가진 질화 갈륨 구조.
  30. 청구항 29에 있어서,
    상기 템플릿은, 사파이어 기판 상에 성장된 질화 알루미늄(AlN) 층을 포함하고,
    상기 구조는,
    상기 적어도 제1 GaN 층의 표면 상에 성장된 성장-에피택셜 금속 거울(GEMM);
    상기 GEMM은, 하프늄(Hf):GaN 및 질화 하프늄(HfN)의 교대 층을 포함하고,
    상기 GEMM의 표면 상에 성장된 n-타입 GaN 층; 및
    상기 n-타입 GaN 층 상에 성장된 p-타입 GaN/다중 양자 우물(MQWs) 층;을 포함하는 질화 갈륨 구조.
KR1020187037511A 2016-05-26 2017-05-26 3a족 질화물 성장 시스템 및 방법 KR102383837B1 (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201662342026P 2016-05-26 2016-05-26
US62/342,026 2016-05-26
US201662385089P 2016-09-08 2016-09-08
US62/385,089 2016-09-08
US201662396646P 2016-09-19 2016-09-19
US62/396,646 2016-09-19
US201662412694P 2016-10-25 2016-10-25
US62/412,694 2016-10-25
US201762462169P 2017-02-22 2017-02-22
US62/462,169 2017-02-22
PCT/US2017/034810 WO2017205815A2 (en) 2016-05-26 2017-05-26 Group iiia nitride growth system and method

Publications (2)

Publication Number Publication Date
KR20190014528A true KR20190014528A (ko) 2019-02-12
KR102383837B1 KR102383837B1 (ko) 2022-04-07

Family

ID=60411938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037511A KR102383837B1 (ko) 2016-05-26 2017-05-26 3a족 질화물 성장 시스템 및 방법

Country Status (6)

Country Link
US (3) US10170303B2 (ko)
EP (1) EP3464689A4 (ko)
JP (2) JP2019524982A (ko)
KR (1) KR102383837B1 (ko)
CA (2) CA3132525A1 (ko)
WO (1) WO2017205815A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033428A1 (ko) * 2021-08-31 2023-03-09 고려대학교 산학협력단 반도체 기판 및 반도체 박막 증착 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102383837B1 (ko) * 2016-05-26 2022-04-07 로비 조젠슨 3a족 질화물 성장 시스템 및 방법
KR102330907B1 (ko) * 2017-07-20 2021-11-25 스웨간 에이비 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
TWI803556B (zh) * 2018-12-28 2023-06-01 晶元光電股份有限公司 半導體疊層、半導體元件及其製造方法
US11688825B2 (en) * 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
JP7274729B2 (ja) * 2019-03-15 2023-05-17 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体の製造方法
CN113913750A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高质量氮极性氮化铝模板的制作方法
WO2023081540A1 (en) * 2021-11-07 2023-05-11 Jorgenson Robbie J Reactive gas modulation for group iii/iv compound deposition systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830949B2 (en) * 2000-04-21 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group-III nitride compound semiconductor device
US20090087936A1 (en) * 2006-09-29 2009-04-02 Showa Denko K.K. Deposition method of iii group nitride compound semiconductor laminated structure
US8168460B2 (en) * 2006-12-20 2012-05-01 Showa Denko K.K. Method for manufacturing group III nitride compound semiconductor light-emitting device, group III nitride compound semiconductor light-emitting device, and lamp
US20130056777A1 (en) * 2006-08-06 2013-03-07 Lightwave Photonics, Inc. Iii-nitride light-emitting devices with reflective engineered growth templates and manufacturing method
US20130285065A1 (en) * 2012-04-26 2013-10-31 Mingwei Zhu Pvd buffer layers for led fabrication

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780749A (en) 1986-07-01 1988-10-25 Hughes Aircraft Company Double barrier tunnel diode having modified injection layer
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5362977A (en) 1992-12-28 1994-11-08 At&T Bell Laboratories Single mirror light-emitting diodes with enhanced intensity
US5619059A (en) 1994-09-28 1997-04-08 National Research Council Of Canada Color deformable mirror device having optical thin film interference color coatings
JPH08193264A (ja) * 1995-01-13 1996-07-30 Shin Etsu Chem Co Ltd ターゲットの冷却方法
US5557627A (en) 1995-05-19 1996-09-17 Sandia Corporation Visible-wavelength semiconductor lasers and arrays
JP3598360B2 (ja) * 1995-06-06 2004-12-08 科学技術庁長官官房会計課長 磁性細線の製造方法
US5719891A (en) 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
JPH09232631A (ja) 1996-02-27 1997-09-05 Sumitomo Chem Co Ltd ３−５族化合物半導体発光素子
US5729566A (en) 1996-06-07 1998-03-17 Picolight Incorporated Light emitting device having an electrical contact through a layer containing oxidized material
US5966393A (en) 1996-12-13 1999-10-12 The Regents Of The University Of California Hybrid light-emitting sources for efficient and cost effective white lighting and for full-color applications
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6335217B1 (en) 1997-10-10 2002-01-01 Toyoda Gosei Co., Ltd. GaN type semiconductor device fabrication
JP3517867B2 (ja) 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
JPH11172424A (ja) * 1997-12-12 1999-06-29 Minolta Co Ltd ガリウム化合物の製造方法
JP2884083B1 (ja) 1998-03-25 1999-04-19 静岡大学長 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス
GB9807692D0 (en) 1998-04-14 1998-06-10 Univ Strathclyde Optival devices
US6760357B1 (en) 1998-04-14 2004-07-06 Bandwidth9 Vertical cavity apparatus with tunnel junction
US6323417B1 (en) 1998-09-29 2001-11-27 Lockheed Martin Corporation Method of making I-III-VI semiconductor materials for use in photovoltaic cells
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP3702721B2 (ja) 1999-03-09 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3695205B2 (ja) 1999-03-08 2005-09-14 豊田合成株式会社 ＧａＮ系の半導体素子
EP1039555A1 (en) 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US7368316B2 (en) 1999-04-23 2008-05-06 The Furukawa Electric Co., Ltd. Surface-emission semiconductor laser device
GB9912583D0 (en) 1999-05-28 1999-07-28 Arima Optoelectronics Corp A light emitting diode having a two well system with asymmetric tunneling
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
WO2001061766A1 (fr) * 2000-02-21 2001-08-23 Sanken Electric Co., Ltd. Dispositif semi-conducteur electroluminescent et procede de fabrication correspondant
US6998281B2 (en) 2000-10-12 2006-02-14 General Electric Company Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics
AU2002219966A1 (en) 2000-11-30 2002-06-11 North Carolina State University Methods and apparatus for producing m'n based materials
US6549556B1 (en) 2000-12-01 2003-04-15 Applied Optoelectronics, Inc. Vertical-cavity surface-emitting laser with bottom dielectric distributed bragg reflector
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP2003163373A (ja) 2001-11-26 2003-06-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
WO2003098710A1 (en) 2002-05-15 2003-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
WO2004042783A2 (en) 2002-05-17 2004-05-21 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
US6699760B2 (en) 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
US20040140474A1 (en) 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US7176483B2 (en) 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6943377B2 (en) 2002-11-21 2005-09-13 Sensor Electronic Technology, Inc. Light emitting heterostructure
TW200409378A (en) 2002-11-25 2004-06-01 Super Nova Optoelectronics Corp GaN-based light-emitting diode and the manufacturing method thereof
US6831302B2 (en) 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
US6969874B1 (en) 2003-06-12 2005-11-29 Sandia Corporation Flip-chip light emitting diode with resonant optical microcavity
WO2005011007A1 (ja) 2003-07-28 2005-02-03 Toyoda Gosei Co., Ltd. 発光ダイオード及びその製造方法
JP4622335B2 (ja) 2003-08-04 2011-02-02 日亜化学工業株式会社 半導体レーザ素子
TWI250669B (en) 2003-11-26 2006-03-01 Sanken Electric Co Ltd Semiconductor light emitting element and its manufacturing method
KR101254539B1 (ko) 2004-04-28 2013-04-19 버티클 인코퍼레이티드 수직 구조 반도체 장치
US7825006B2 (en) 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
US7332365B2 (en) 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US7582910B2 (en) 2005-02-28 2009-09-01 The Regents Of The University Of California High efficiency light emitting diode (LED) with optimized photonic crystal extractor
US7223998B2 (en) 2004-09-10 2007-05-29 The Regents Of The University Of California White, single or multi-color light emitting diodes by recycling guided modes
JP2006160566A (ja) * 2004-12-08 2006-06-22 Setsunan Univ 正方晶ＭｇＳｉＯ３結晶及びその製造方法並びに圧電素子
US7335924B2 (en) 2005-07-12 2008-02-26 Visual Photonics Epitaxy Co., Ltd. High-brightness light emitting diode having reflective layer
US20070045607A1 (en) 2005-08-26 2007-03-01 Nai-Chuan Chen Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof
US20070096127A1 (en) 2005-08-26 2007-05-03 Pattison P M Semiconductor micro-cavity light emitting diode
US7339728B2 (en) 2005-10-11 2008-03-04 Cardinal Cg Company Low-emissivity coatings having high visible transmission and low solar heat gain coefficient
JPWO2007119433A1 (ja) * 2006-03-20 2009-08-27 財団法人神奈川科学技術アカデミー Ｉｉｉ−ｖ族窒化物層およびその製造方法
US7879697B2 (en) 2006-06-05 2011-02-01 Regents Of The University Of Minnesota Growth of low dislocation density Group-III nitrides and related thin-film structures
JP2010500751A (ja) * 2006-08-06 2010-01-07 ライトウェーブ フォトニクス インク． １以上の共振反射器を有するｉｉｉ族窒化物の発光デバイス、及び反射性を有するよう設計された上記デバイス用成長テンプレート及びその方法
JP4974635B2 (ja) * 2006-10-06 2012-07-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US20080259980A1 (en) 2007-04-19 2008-10-23 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Including Oxide Layer
KR20100064383A (ko) 2007-09-19 2010-06-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 패터닝 된 기판 상의 (Ａｌ,Ｉｎ,ＧＡ,Ｂ）Ｎ 장치구조
US7915147B2 (en) 2007-09-21 2011-03-29 Seoul Opto Device Co., Ltd. Group III nitride compound semiconductor device
WO2009084325A1 (ja) * 2007-12-28 2009-07-09 Mitsubishi Chemical Corporation Ｌｅｄ素子およびｌｅｄ素子の製造方法
JP2011513953A (ja) 2008-02-25 2011-04-28 ライトウェーブ フォトニクス インク． 電流注入／トンネル発光デバイス及び方法
WO2009129353A1 (en) 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US8373363B2 (en) 2009-08-14 2013-02-12 Once Innovations, Inc. Reduction of harmonic distortion for LED loads
FR2953994B1 (fr) 2009-12-15 2012-06-08 Commissariat Energie Atomique Source de photons resultants d'une recombinaison d'excitons localises
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
US8637390B2 (en) 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
US8519430B2 (en) 2010-10-29 2013-08-27 Epistar Corporation Optoelectronic device and method for manufacturing the same
FR2971623B1 (fr) 2011-02-14 2017-03-10 Centre Nat Rech Scient Cellule de detection terahertz
FR2971594B1 (fr) 2011-02-14 2017-03-10 Centre Nat Rech Scient Modulateur terahertz
US9330911B2 (en) 2011-08-22 2016-05-03 Invenlux Limited Light emitting device having group III-nitride current spreading layer doped with transition metal or comprising transition metal nitride
US8482104B2 (en) * 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US20140008660A1 (en) * 2012-03-14 2014-01-09 Lightwave Photonics, Inc. Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
JP2013239471A (ja) * 2012-05-11 2013-11-28 Mitsubishi Chemicals Corp 発光ダイオード素子の製造方法
JPWO2014103125A1 (ja) * 2012-12-26 2017-01-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
US9515226B2 (en) * 2013-07-10 2016-12-06 Yangang Xi Light emitting device and method for making the same
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
JP6001194B2 (ja) * 2014-07-18 2016-10-05 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法
US10263144B2 (en) 2015-10-16 2019-04-16 Robbie J. Jorgenson System and method for light-emitting devices on lattice-matched metal substrates
KR102383837B1 (ko) * 2016-05-26 2022-04-07 로비 조젠슨 3a족 질화물 성장 시스템 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830949B2 (en) * 2000-04-21 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group-III nitride compound semiconductor device
US20130056777A1 (en) * 2006-08-06 2013-03-07 Lightwave Photonics, Inc. Iii-nitride light-emitting devices with reflective engineered growth templates and manufacturing method
US20090087936A1 (en) * 2006-09-29 2009-04-02 Showa Denko K.K. Deposition method of iii group nitride compound semiconductor laminated structure
US8168460B2 (en) * 2006-12-20 2012-05-01 Showa Denko K.K. Method for manufacturing group III nitride compound semiconductor light-emitting device, group III nitride compound semiconductor light-emitting device, and lamp
US20130285065A1 (en) * 2012-04-26 2013-10-31 Mingwei Zhu Pvd buffer layers for led fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033428A1 (ko) * 2021-08-31 2023-03-09 고려대학교 산학협력단 반도체 기판 및 반도체 박막 증착 장치

Also Published As

Publication number Publication date
CA3025350C (en) 2021-11-16
CA3132525A1 (en) 2017-11-30
US11651959B2 (en) 2023-05-16
EP3464689A4 (en) 2020-07-22
US10879062B2 (en) 2020-12-29
WO2017205815A3 (en) 2017-12-21
WO2017205815A2 (en) 2017-11-30
US10170303B2 (en) 2019-01-01
US20190385836A1 (en) 2019-12-19
EP3464689A2 (en) 2019-04-10
US20170345642A1 (en) 2017-11-30
CA3025350A1 (en) 2017-11-30
JP2022105014A (ja) 2022-07-12
JP2019524982A (ja) 2019-09-05
US20210296113A1 (en) 2021-09-23
KR102383837B1 (ko) 2022-04-07

Similar Documents

Publication Publication Date Title
US11651959B2 (en) Method and system for group IIIA nitride growth
Yam et al. InGaN: An overview of the growth kinetics, physical properties and emission mechanisms
JP5684455B2 (ja) 成長中にｐ型ドーパントがドープされたｐ型半極性ＩＩＩ窒化物半導体を使用して、該ＩＩＩ窒化物デバイスまたはＩＩＩ窒化物半導体を製造する方法、半極性ＩＩＩ窒化物半導体、および、ｐ型ＩＩＩ窒化物半導体を製造する方法
KR102051026B1 (ko) Led 제조를 위한 pvd 버퍼 층들
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2009526405A5 (ko)
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
JP2006210578A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
Kim et al. Growth of high-quality GaN on Si (111) substrate by ultrahigh vacuum chemical vapor deposition
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
KR20140024303A (ko) 금속-비금속 화합물의 계면활성제 결정 성장을 위한 방법
JP7352271B2 (ja) 窒化物半導体基板の製造方法
TW201813010A (zh) 用於應變管理之稀土磷屬化物
EP2641996A1 (en) Method for growing magnesium-zinc-oxide-based crystal
WO2023081540A1 (en) Reactive gas modulation for group iii/iv compound deposition systems
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
Kimura et al. Molecular beam epitaxial growth of GaN on (0001) Al2O3 using an ultrathin amorphous buffer layer deposited at low temperature
Koblmüller et al. Molecular beam epitaxy of nitrides for advanced electronic materials
KR101445673B1 (ko) 반도체 결정 성장 장치 및 방법
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
Scholz et al. GaN‐Based Materials: Substrates, Metalorganic Vapor‐Phase Epitaxy, and Quantum Well Properties
Bakhtizin et al. Scanning tunneling microscopy studies of III-nitride thin film heteroepitaxial growth
JP5893981B2 (ja) マグネシウム・酸化亜鉛系結晶の成長方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant