KR20180046635A - 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법 - Google Patents

전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180046635A
KR20180046635A KR1020160142038A KR20160142038A KR20180046635A KR 20180046635 A KR20180046635 A KR 20180046635A KR 1020160142038 A KR1020160142038 A KR 1020160142038A KR 20160142038 A KR20160142038 A KR 20160142038A KR 20180046635 A KR20180046635 A KR 20180046635A
Authority
KR
South Korea
Prior art keywords
power supply
noise
detected
supply noise
power
Prior art date
Application number
KR1020160142038A
Other languages
English (en)
Other versions
KR102660729B1 (ko
Inventor
박상수
정재용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160142038A priority Critical patent/KR102660729B1/ko
Priority to US15/625,189 priority patent/US10134477B2/en
Priority to CN201710976440.4A priority patent/CN108010555B/zh
Publication of KR20180046635A publication Critical patent/KR20180046635A/ko
Application granted granted Critical
Publication of KR102660729B1 publication Critical patent/KR102660729B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 불휘발성 메모리 장치는 메모리 블록을 포함하는 메모리 셀 어레이, 그리고 상기 메모리 블록에 대응하는 읽기 동작, 프로그램 동작 또는 소거 동작을 제어하는 제어 로직을 포함한다. 상기 제어 로직은 상기 메모리 셀 어레이에 제공되는 전원 소스들 중 하나와 제 1 기준 전압을 비교하여 제 1 전원 잡음을 검출하고, 상기 전원 소스들 중 하나와 상기 제 1 기준 전압 및 제 2 기준 전압 각각을 비교하여 제 2 전원 잡음을 검출하고, 상기 제어 로직은 상기 제 1 및 제 2 전원 잡음의 검출 여부에 기초하여 상기 읽기 동작, 상기 프로그램 동작 또는 상기 소거 동작에 포함된 일부 동작 구간들의 수행 여부를 결정한다.

Description

전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법{NONVOLATILE MEMORY DEVICE DETECTING POWER NOISE AND OPERATION METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 상세하게는 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(non-volatile semiconductor memory device)로 구분된다.
휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 불휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다. 불휘발성 반도체 메모리 장치로는 마스크 롬(mask read-only memory, MROM), 프로그램 가능한 롬(programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(electrically erasable programmable read-only memory, EEPROM) 등이 있다.
불휘발성 반도체 메모리 장치는 다양한 원인에 의해 오류가 발생할 수 있다. 불휘발성 반도체 메모리 장치는 오류가 발생한 메모리 블록을 맵핑에서 제거하여 신뢰성을 확보하고 있다. 하지만, 전원 잡음에 의해 발생한 오류는 물리적인 결함에 의한 오류와 달리 일시적인 경우가 많다.
본 발명은 위에서 설명한 기술적 과제를 해결하기 위한 것으로, 본 발명의 목적은 전원 잡음을 검출하여 메모리 블록의 관리에 활용하는 불휘발성 메모리 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명에 따른 불휘발성 메모리 장치는 메모리 블록을 포함하는 메모리 셀 어레이, 그리고 상기 메모리 블록에 대응하는 읽기 동작, 프로그램 동작 또는 소거 동작을 제어하는 제어 로직을 포함한다. 상기 제어 로직은 상기 메모리 셀 어레이에 제공되는 전원 소스들 중 하나와 제 1 기준 전압을 비교하여 제 1 전원 잡음을 검출하고, 상기 전원 소스들 중 하나와 상기 제 1 기준 전압 및 제 2 기준 전압 각각을 비교하여 제 2 전원 잡음을 검출하고, 상기 제어 로직은 상기 제 1 및 제 2 전원 잡음의 검출 여부에 기초하여 상기 읽기 동작, 상기 프로그램 동작 또는 상기 소거 동작에 포함된 일부 동작 구간들의 수행 여부를 결정한다.
본 발명에 따른 메모리 시스템은, 메모리 셀 어레이을 포함하고, 상기 메모리 셀 어레이에 제공되는 전원 소스들 중 하나와 제 1 및 제 2 기준 전압들을 비교하여 제 1 및 제 2 전원 잡음들을 검출하는 불휘발성 메모리 장치, 그리고 상기 제 1 및 제 2 전원 잡음들의 검출 결과에 기초하여 상기 메모리 셀 어레이의 선택된 메모리 블록의 불량 상태를 결정하는 메모리 제어기를 포함한다. 상기 불휘발성 메모리 장치는 상기 전원 소스들 중 하나와 상기 제 1 기준 전압을 비교하여 상기 제 1 전원 잡음을 검출하고, 상기 전원 소스들 중 하나와 상기 제 1 기준 전압 및 상기 제 2 기준 전압 각각을 비교하여 상기 제 2 전원 잡음을 검출한다.
본 발명에 따른 불휘발성 메모리 장치의 동작 방법은 제 1 동작 구간을 수행하는 단계, 상기 제 1 동작 구간 동안, 메모리 셀 어레이에 제공되는 전원 소스들 중 하나의 레벨이 제 1 기준 전압을 초과하는 제 1 전원 잡음을 검출하거나 상기 전원 소스들 중 하나의 레벨이 상기 제 1 기준 전압 및 제 2 기준 전압 사이에 위치하는 제 2 전원 잡음을 검출하는 단계, 상기 제 2 전원 잡음을 검출하는 경우, 상기 제 1 동작 구간의 동작 조건을 조정한 후 상기 제 1 동작 구간을 다시 수행하는 단계, 상기 제 1 및 제 2 전원 잡음들이 검출되지 않는 경우, 제 2 동작 구간을 수행하는 단계, 상기 제 2 동작 구간 동안, 상기 제 1 전원 잡음 또는 상기 제 2 전원 잡음을 검출하는 단계, 상기 제 2 전원 잡음을 검출하는 경우, 상기 제 2 동작 구간의 동작 조건을 조정한 후 상기 제 2 동작 구간을 다시 수행하는 단계, 그리고 상기 제 1 동작 구간 또는 상기 제 2 동작 구간 동안, 상기 제 1 전원 잡음을 검출하는 경우 리커버리 동작 구간을 수행하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 전원 잡음을 검출하여 불량이 발생한 메모리 블록을 효율적으로 관리하는 불휘발성 메모리 장치 및 그것의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 전원 잡음을 측정하는 방법을 예시적으로 보여주는 도면이다.
도 3은 도 1의 전원 잡음 검출 유닛 및 레지스터 유닛을 자세히 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 전원 소스 별로 전원 잡음을 검출하는 복수의 전원 잡음 검출 유닛들을 보여주는 블록도이다.
도 5는 본 발명의 실시 예에 따른 전원 잡음의 발생 여부를 표시하는 논리합 로직을 보여주는 블록도이다.
도 6은 본 발명의 실시 예에 따른 전원 잡음 검출을 이용한 불휘발성 메모리 장치의 동작 방법을 보여주는 순서도이다.
도 7은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 읽기 또는 검증 동작을 보여주는 순서도이다.
도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 프로그램 동작을 보여주는 순서도이다.
도 9는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 소거 동작을 보여주는 순서도이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템의 프로그램 동작 시 배드 블록 처리 방법을 보여주는 순서도이다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템의 소거 동작 시 배드 블록 처리 방법을 보여주는 순서도이다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템의 읽기 동작 시 전원 잡음 처리 방법을 보여주는 순서도이다.
도 14 내지 도 16은 본 발명의 실시 예들에 따른 전원 잡음 검출 유닛의 배치 방법을 보여주는 도면이다.
아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 페이지 버퍼 회로(130) 및 제어 로직(140)을 포함할 수 있다.
메모리 셀 어레이(110)는 어드레스 디코더(120) 및 페이지 버퍼 회로(130)에 연결될 수 있다. 예를 들면, 메모리 셀 어레이(110)는 스트링 선택 라인(String Select Line, SSL)들, 워드 라인(Word Line, WL)들 및 접지 선택 라인(Ground Select Line, GSL)들을 통해 어드레스 디코더(120)에 연결될 수 있다. 한편, 메모리 셀 어레이(110)는 비트 라인(Bit Line, BL)들을 통해 페이지 버퍼 회로(130)에 연결될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록의 메모리 셀들은 2차원 구조를 형성할 수 있다. 또한, 각 메모리 블록의 메모리 셀들은 기판과 수직한 방향으로 적층되어 3차원 구조를 형성할 수 있다. 각 메모리 블록은 복수의 메모리 셀들 및 복수의 선택 트랜지스터들을 포함할 수 있다. 메모리 셀들은 워드 라인(WL)들에 연결되고, 선택 트랜지스터들은 스트링 선택 라인(SSL)들 또는 접지 선택 라인(GSL)들에 연결될 수 있다. 각 메모리 블록의 메모리 셀들은 하나 또는 그 이상의 비트를 저장할 수 있다.
본 발명의 개념에 따른 실시 예로서, 메모리 셀 어레이(110)는 3차원 메모리 어레이로서 제공될 수 있다. 3차원 메모리 어레이는, 실리콘 기판 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 모놀리식으로(monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 모놀리식(monolithical)이란 용어는, 3차원 어레이의 각 레벨의 층들이 3차원 어레이의 하위 레벨의 층들 위에 직접 증착됨을 의미한다.
본 발명의 개념에 따른 실시 예로서, 3차원 메모리 어레이는 수직의 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 수직 NAND 스트링들을 포함한다. 적어도 하나의 메모리 셀은 전하 트랩 층을 포함한다. 각각의 수직 NAND 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 적어도 하나의 선택 트랜지스터는 메모리 셀들과 동일한 구조를 갖고, 메모리 셀들과 함께 모놀리식으로 형성될 수 있다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에 공유된 워드 라인들 또는 비트 라인들을 갖고, 3차원 메모리 어레이에 적합한 구성은 미국등록특허공보 제7,679,133호, 미국등록특허공보 제8,553,466호, 미국등록특허공보 제8,654,587호, 미국등록특허공보 제8,559,235호, 그리고 미국공개특허공보 제2011/0233648호에 개시되어 있으며, 본 발명의 레퍼런스로 포함된다.
어드레스 디코더(120)는 복수의 라인들을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 예를 들면, 복수의 라인들은 스트링 선택 라인(SSL)들, 워드 라인(WL)들 및 접지 선택 라인(GSL)들일 수 있다. 어드레스 디코더(120)는 제어 로직(140)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(120)는 외부로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(120)는 어드레스(ADDR) 중 행 어드레스를 디코딩할 것이다. 어드레스 디코더(120)는 디코딩된 행 어드레스에 대응하는 워드 라인을 선택할 것이다. 어드레스 디코더(120)는 디코딩된 행 어드레스에 따라 어드레스(ADDR)에 대응하는 워드 라인을 선택할 것이다.
소거 동작 시에 어드레스 디코더(120)는 소거될 메모리 블록을 선택할 것이다. 어드레스 디코더(120)는 복수의 라인들 중 일부에 바이어스 전압들을 인가하고, 복수의 라인들 중 나머지 일부를 플로팅할 것이다. 복수의 라인들 중 나머지 일부가 플로팅되는 시점들은 각각 제어 로직(140)에 의해 제어될 것이다. 예시적으로, 선택된 메모리 블록의 워드 라인들에 워드 라인 소거 전압이 인가될 것이다. 메모리 셀 어레이(110)의 기판(Substrate) 또는 포켓 웰(Pocket Well)에 소거 전압이 인가될 것이다. 접지 선택 라인 지연 방식(GSL Delayed Scheme)을 사용하는 경우, 소거 전압이 인가된 시점으로부터 특정한 지연 시간 후에 접지 선택 라인들은 플로팅될 것이다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 어드레스 디코더(120)는 디코딩된 열 어드레스를 페이지 버퍼 회로(130)에 전달할 수 있다. 예시적으로, 어드레스 디코더(120)는 행 어드레스를 디코딩하는 행 디코더, 열 어드레스를 디코딩하는 열 디코더, 어드레스(ADDR)를 저장하는 어드레스 버퍼를 포함할 수 있다.
페이지 버퍼 회로(130)는 비트 라인(BL)들을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 페이지 버퍼 회로(130)는 제어 로직(140)의 제어에 응답하여 동작할 수 있다. 페이지 버퍼 회로(130)는 어드레스 디코더(120)로부터 디코딩된 열 어드레스를 수신할 수 있다. 디코딩된 열 어드레스를 이용하여, 페이지 버퍼 회로(130)는 비트 라인(BL)들을 선택할 것이다.
예시적으로, 페이지 버퍼 회로(130)는 외부로부터 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 메모리 셀 어레이(110)에 기입한다. 페이지 버퍼 회로(130)는 메모리 셀 어레이(110)로부터 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 외부에 전달한다. 페이지 버퍼 회로(130)는 메모리 셀 어레이(110)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(110)의 제 2 저장 영역에 기입할 수 있다. 예를 들면, 페이지 버퍼 회로(130)는 카피-백(copy-back) 동작을 수행하도록 구성될 수 있다.
제어 로직(140)은 어드레스 디코더(120) 및 페이지 버퍼 회로(130)에 연결될 수 있다. 제어 로직(140)은 불휘발성 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(140)은 외부로부터 전달되는 명령 신호(CMD)에 응답하여 동작할 수 있다.
예시적으로, 제어 로직(140)은 전원 잡음 검출 유닛(Power Noise Detection Unit; PNDU, 141) 및 레지스터 유닛(Register Unit; RGU, 142)을 포함할 수 있다. 전원 잡음 검출 유닛(141)은 불휘발성 메모리 장치(100)에 발생하는 전원 잡음(Power Noise)들을 검출할 수 있다. 예를 들면, 전원 잡음들은 내부적 또는 외부적인 원인으로 발생할 수 있다. 전원 잡음들은 전원 전압(VDD), 접지 전압(GND) 및 외부 전압(eVPP)에 대한 잡음들을 포함할 수 있다.
전원 잡음이 발생하면, 불휘발성 메모리 장치(100)의 동작에 오류가 발생할 수 있다. 하지만, 전원 잡음에 의한 동작 오류는 일시적인 것이다. 따라서, 전원 잡음에 의한 동작 오류는 불휘발성 메모리 장치(100)의 물리적인 결함에 의한 동작 오류와는 다르다. 물리적인 결함에 의한 동작 오류가 발생된 메모리 페이지 또는 메모리 블록은 영구적으로 사용 불가능한 상태가 될 수 있다. 하지만, 전원 잡음에 의한 동작 오류가 발생한 경우, 불휘발성 메모리 장치(100)는 동작 조건을 변경하거나 동작을 다시 수행하는 것으로 전원 잡음에 의한 동작 오류를 해소할 수 있다. 따라서, 불휘발성 메모리 장치(100)는 물리적인 결함에 의한 동작 오류와 전원 잡음에 의한 동작 오류를 구분하여 취급할 필요가 있다.
전원 잡음 검출 유닛(141)은 2개의 기준 전압들을 이용하여 전원 잡음을 검출하고, 검출 결과에 따라 강한 전원 잡음(strong power noise) 및 약한 전원 잡음(weak power noise)으로 구분할 수 있다. 또한, 전원 잡음 검출 유닛(141)은 검출 결과를 레지스터 유닛(142)에 저장할 수 있다. 불휘발성 메모리 장치(100)는 검출 결과에 따라 읽기, 프로그램 또는 소거 동작의 동작 구간들을 다시 수행할 수 있다. 또한, 불휘발성 메모리 장치(100)는 강한 전원 잡음 및 약한 전원 잡음이 발생한 메모리 블록에 대한 정보를 컨트롤러에 전송할 수 있다.
불휘발성 메모리 장치(100)는 ISPP(Incremental Step Pulse Program) 방식에 따라 프로그램 동작을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(100)는 프로그램 동작 시 선택된 워드 라인에 인가되는 프로그램 전압을 단계적으로 상승시킬 수 있다. 한편, 불휘발성 메모리 장치(100)는 ISPE(Incremental Step Pulse Erase) 방식에 따라 프로그램 동작을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(100)는 소거 동작 시 기판 또는 포켓 웰에 인가되는 소거 전압을 단계적으로 상승시킬 수 있다.
도 2는 본 발명의 실시 예에 따른 전원 잡음을 측정하는 방법을 예시적으로 보여주는 도면이다. 도 2를 참조하면, 제 1 경우(Case 1)는 전원 전압(VDD)에 전원 잡음이 발생한 경우이고, 제 2 경우(Case 2)는 접지 전압(GND)에 전원 잡음이 발생한 경우이다.
제 1 경우에 있어서, 불휘발성 메모리 장치(100)는 제 1 및 제 2 전원 기준 전압들(VDD_ref1, VDD_ref2)을 사용하여 전원 잡음을 검출할 수 있다. 예를 들면, 전원 전압(VDD)의 전원 잡음은 특정 구간에서 하강할 수 있다. 하지만, 전원 잡음은 이것에 한정되지 않는다. 전원 전압(VDD)의 전원 잡음은 특정 구간에서 상승할 수도 있다. 다만, 이하에서 전원 전압(VDD)의 레벨이 하강하는 경우를 예시적으로 설명한다. 불휘발성 메모리 장치(100)는 전원 전압(VDD)이 제 1 전원 기준 전압(VDD_ref1)보다 낮은 경우를 강한 전원 잡음으로서 결정할 수 있다. 불휘발성 메모리 장치(100)는 전원 전압(VDD)이 제 1 전원 기준 전압(VDD_ref1)보다 높고 제 2 전원 기준 전압(VDD_ref2)보다 낮은 경우를 약한 전원 잡음으로서 결정할 수 있다.
제 2 경우에 있어서, 불휘발성 메모리 장치(100)는 제 1 및 제 2 접지 기준 전압들(GND_ref1, GND_ref2)을 사용하여 전원 잡음을 검출할 수 있다. 예를 들면, 접지 전압(GND)의 전원 잡음은 특정 구간에서 상승할 수 있다. 하지만, 전원 잡음은 이것에 한정되지 않는다. 접지 전압(GND)의 전원 잡음은 특정 구간에서 하강할 수도 있다. 다만, 이하에서 접지 전압(GND)의 레벨이 상승하는 경우를 예시적으로 설명한다. 불휘발성 메모리 장치(100)는 접지 전압(GND)이 제 1 접지 기준 전압(GND_ref1)보다 높은 경우를 강한 전원 잡음으로서 결정할 수 있다. 불휘발성 메모리 장치(100)는 접지 전압(GND)이 제 1 접지 기준 전압(GND_ref1)보다 낮고 제 2 접지 기준 전압(GND_ref2)보다 높은 경우를 약한 전원 잡음으로서 결정할 수 있다.
도 3은 도 1의 전원 잡음 검출 유닛 및 레지스터 유닛을 자세히 보여주는 블록도이다. 도 3의 참조하면, 전원 잡음 검출 유닛(141)은 비교기(141_1), 타이머(141_2) 및 전원 잡음 검출 로직(141_3)을 포함할 수 있다. 레지스터 유닛(142)은 전압 검출 레지스터(142_1) 및 홀드 시간 레지스터(142_2)를 포함할 수 있다.
전원 잡음 검출 유닛(141)은 불휘발성 메모리 장치(100)에서 사용되는 전원(PWR)의 레벨과 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)을 비교하여 강한 전원 잡음 및 약한 전원 잡음을 검출할 수 있다. 예를 들면, 전원(PWR)은 전원 전압(VDD), 접지 전압(GND) 및 외부 전압(eVPP) 등을 포함할 수 있다. 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)은 전원 전압(VDD), 접지 전압(GND) 및 외부 전압(eVPP) 각각에 대응하는 기준 전압들을 포함할 수 있다.
비교기(141_1)는 전원(PWR)의 레벨과 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)을 비교할 수 있다. 예를 들면, 제어 로직(141)은 전원 잡음의 발생 양상에 따라 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)을 다르게 설정할 수 있다. 전원(PWR)의 레벨이 상승하는 전원 잡음의 경우, 제어 로직(141)은 전원(PWR)보다 높은 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)을 사용할 수 있다. 전원(PWR)의 레벨이 하강하는 전원 잡음의 경우, 제어 로직(141)은 전원(PWR)보다 낮은 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)을 사용할 수 있다.
전원(PWR)의 레벨이 상승하는 전원 잡음의 경우, 전원(PWR)의 레벨이 제 1 기준 전압(PWR_ref1)보다 높으면 비교기(141_1)는 강한 전원 잡음 신호(SPN)를 출력할 수 있다. 전원(PWR)의 레벨이 제 2 기준 전압(PWR_ref2)보다 높고 제 1 기준 전압(PWR_ref1)보다 낮으면 비교기(141_1)는 약한 전원 잡음 신호(WPN)를 출력할 수 있다.
전원(PWR)의 레벨이 하강하는 전원 잡음의 경우, 전원(PWR)의 레벨이 제 1 기준 전압(PWR_ref1)보다 낮으면 비교기(141_1)는 강한 전원 잡음 신호(SPN)를 출력할 수 있다. 전원(PWR)의 레벨이 제 2 기준 전압(PWR_ref2)보다 낮고 제 1 기준 전압(PWR_ref1)보다 높으면 비교기(141_1)는 약한 전원 잡음 신호(WPN)를 출력할 수 있다.
전원 잡음 검출 로직(141_3)은 강한 전원 잡음 신호(SPN) 및 약한 전원 잡음 신호(WPN)를 수신할 수 있다. 예를 들면, 전원 잡음 검출 로직(141_3)은 강한 전원 잡음 신호(SPN) 및 약한 전원 잡음 신호(WPN)를 전압 검출 레지스터(142_1)에 저장할 수 있다. 전원 잡음 검출 로직(141_3)은 강한 전원 잡음 신호(SPN)를 강한 잡음 레지스터(ST_RG)에 저장할 수 있다. 전원 잡음 검출 로직(141_3)은 약한 전원 잡음 신호(WPN)를 약한 잡음 레지스터(WK_RG)에 저장할 수 있다. 전원 잡음 검출 로직(141_3)은 강한 전원 잡음 신호(SPN) 및 약한 전원 잡음 신호(WPN)를 임시로 저장하는 임시 레지스터들을 포함할 수 있다. 임시 레지스터들은 리셋 신호(RESET)에 의해 초기화되고, 다른 강한 전원 잡음 신호(SPN) 및 약한 전원 잡음 신호(WPN)를 저장할 수 있다. 강한 잡음 레지스터(ST_RG) 및 약한 잡음 레지스터(WK_RG)는 강한 전원 잡음 신호(SPN) 및 약한 전원 잡음 신호(WPN)를 저장한 후 동작 종료 신호(OP_end)에 따라 현재 데이터를 유지할 수 있다.
타이머(141_2)는 약한 전원 잡은 신호(WPN)를 수신할 수 있다. 예를 들면, 타이머(141_2)는 약한 전원 잡은 신호(WPN)의 지속 시간을 측정할 수 있다. 타이머(141_2)는 약한 전원 잡은 신호(WPN)의 전원 잡음 시간 신호(PNT)를 출력할 수 있다. 전원 잡음 시간 신호(PNT)는 도 2의 전원 잡음 시간(Power Noise Time)에 대응한다. 전원 잡음 검출 로직(141_3)은 전원 잡음 시간 신호(PNT)를 수시하여 홀드 시간 레지스터(142_2)에 저장할 수 있다. 전원 잡음 검출 로직(141_3)은 전원 잡음 시간 신호(PNT)를 임시로 저장하는 임시 레지스터를 포함할 수 있다. 임시 레지스터들은 리셋 신호(RESET)에 의해 초기화되고, 다른 전원 잡음 시간 신호(PNT)를 저장할 수 있다.
도 4는 본 발명의 실시 예에 따른 전원 소스 별로 전원 잡음을 검출하는 복수의 전원 잡음 검출 유닛들을 보여주는 블록도이다. 도 4를 참조하면, 제어 로직(140)은 전원 소스 별로 복수의 전원 잡음 검출 유닛들(141a, 141b, 141c)을 포함할 수 있다.
예를 들면, 제 1 전원 잡음 검출 유닛(141a)은 전원 전압(VDD)의 전원 잡음을 검출할 수 있다. 제 1 전원 잡음 검출 유닛(141a)은 제 1 및 제 2 전원 기준 전압들(VDD_ref1, VDD_ref2)을 이용하여 전원 전압(VDD)의 전원 잡음을 검출할 수 있다. 전원 전압(VDD)의 전원 잡음은 특정 구간에서 하강할 수 있다. 하지만, 전원 잡음은 이것에 한정되지 않는다. 전원 전압(VDD)의 전원 잡음은 특정 구간에서 상승할 수도 있다. 다만, 이하에서 전원 전압(VDD)의 레벨이 하강하는 경우를 예시적으로 설명한다. 제 1 전원 잡음 검출 유닛(141a)은 전원 전압(VDD)이 제 1 전원 기준 전압(VDD_ref1)보다 낮은 경우를 강한 전원 잡음 신호(VDD_SPN)를 출력할 수 있다. 강한 전원 잡음 신호(VDD_SPN)는 제 1 강한 잡음 레지스터(ST_RG1)에 저장될 수 있다. 제 1 전원 잡음 검출 유닛(141a)은 전원 전압(VDD)이 제 1 전원 기준 전압(VDD_ref1)보다 높고 제 2 전원 기준 전압(VDD_ref2)보다 낮은 경우를 약한 전원 잡음 신호(VDD_WPN)를 출력할 수 있다. 약한 전원 잡음 신호(VDD_WPN)는 제 1 약한 잡음 레지스터(WK_RG1)에 저장될 수 있다.
예를 들면, 제 2 전원 잡음 검출 유닛(141b)은 접지 전압(GND)의 전원 잡음을 검출할 수 있다. 제 2 전원 잡음 검출 유닛(141b)은 제 1 및 제 2 접지 기준 전압들(GND_ref1, GND_ref2)을 이용하여 접지 전압(GND)의 전원 잡음을 검출할 수 있다. 접지 전압(GND)의 전원 잡음은 특정 구간에서 상승할 수 있다. 하지만, 전원 잡음은 이것에 한정되지 않는다. 접지 전압(GND)의 전원 잡음은 특정 구간에서 하강할 수도 있다. 다만, 이하에서 접지 전압(GND)의 레벨이 상승하는 경우를 예시적으로 설명한다. 제 2 전원 잡음 검출 유닛(141b)은 접지 전압(GND)이 제 1 접지 기준 전압(GND_ref1)보다 높은 경우를 강한 접지 잡음 신호(GND_SPN)를 출력할 수 있다. 강한 접지 잡음 신호(GND_SPN)는 제 2 강한 잡음 레지스터(ST_RG2)에 저장될 수 있다. 제 2 전원 잡음 검출 유닛(141b)은 접지 전압(GND)이 제 1 접지 기준 전압(GND_ref1)보다 낮고 제 2 접지 기준 전압(GND_ref2)보다 높은 경우를 약한 접지 잡음 신호(GND_WPN)를 출력할 수 있다. 약한 접지 잡음 신호(GND_WPN)는 제 2 약한 잡음 레지스터(WK_RG2)에 저장될 수 있다.
예를 들면, 제 3 전원 잡음 검출 유닛(141c)은 외부 전압(eVPP)의 전원 잡음을 검출할 수 있다. 제 3 전원 잡음 검출 유닛(141c)은 제 1 및 제 2 외부 기준 전압들(eVPP_ref1, eVPP_ref2)을 이용하여 외부 전압(eVPP)의 전원 잡음을 검출할 수 있다. 외부 전압(eVPP)의 전원 잡음은 특정 구간에서 하강할 수 있다. 하지만, 전원 잡음은 이것에 한정되지 않는다. 외부 전압(eVPP)의 전원 잡음은 특정 구간에서 상승할 수도 있다. 다만, 이하에서 외부 전압(eVPP)의 레벨이 하강하는 경우를 예시적으로 설명한다. 제 3 전원 잡음 검출 유닛(141c)은 외부 전압(eVPP)이 제 1 외부 기준 전압(eVPP_ref1)보다 낮은 경우를 강한 외부 잡음 신호(eVPP_SPN)를 출력할 수 있다. 강한 외부 잡음 신호(eVPP_SPN)는 제 3 강한 잡음 레지스터(ST_RG3)에 저장될 수 있다. 제 3 전원 잡음 검출 유닛(141c)은 외부 전압(eVPP)이 제 1 외부 기준 전압(eVPP_ref1)보다 높고 제 2 외부 기준 전압(eVPP_ref2)보다 낮은 경우를 약한 외부 잡음 신호(eVPP_WPN)를 출력할 수 있다. 약한 외부 잡음 신호(eVPP_WPN)는 제 3 약한 잡음 레지스터(WK_RG3)에 저장될 수 있다.
강한 잡음 레지스터들(ST_RG1, ST_RG2, ST_RG3) 및 약한 잡음 레지스터들(WK_RG1, WK_RG2, WK_RG3)은 동작 종료 신호(OP_end)를 수신하면 현재 저장된 데이터를 유지할 수 있다.
도 5는 본 발명의 실시 예에 따른 전원 잡음의 발생 여부를 표시하는 논리합 로직을 보여주는 블록도이다. 도 5를 참조하면, 제어 로직(140)은 제 1 및 제 2 논리합 로직들(143a, 143b)을 포함할 수 있다. 상태 레지스터들(STAT_RG1, STAT_RG2)는 레지스터 유닛(142)에 포함될 수 있다.
제 1 논리합 로직(143a)은 강한 전원 잡음 신호(VDD_SPN), 강한 접지 잡음 신호(GND_SPN) 및 강한 외부 잡음 신호(eVPP_SPN)를 수신할 수 있다. 강한 전원 잡음 신호(VDD_SPN), 강한 접지 잡음 신호(GND_SPN) 및 강한 외부 잡음 신호(eVPP_SPN) 중 적어도 하나를 수신하면, 제 1 논리합 로직(143a)은 강한 잡음 상태 신호(STAT_SPN)를 제 1 상태 레지스터(STAT_RG1)에 저장할 수 있다. 동작 종료 신호(OP_end)를 수신하면, 제 1 상태 레지스터(STAT_RG1)는 현재 저장된 데이터를 유지할 수 있다.
제 2 논리합 로직(143b)은 약한 전원 잡음 신호(VDD_WPN), 약한 접지 잡음 신호(GND_WPN) 및 약한 외부 잡음 신호(eVPP_WPN)를 수신할 수 있다. 약한 전원 잡음 신호(VDD_WPN), 약한 접지 잡음 신호(GND_WPN) 및 약한 외부 잡음 신호(eVPP_WPN) 중 적어도 하나를 수신하면, 제 2 논리합 로직(143b)은 약한 잡음 상태 신호(STAT_WPN)를 제 2 상태 레지스터(STAT_RG2)에 저장할 수 있다. 동작 종료 신호(OP_end)를 수신하면, 제 2 상태 레지스터(STAT_RG2)는 현재 저장된 데이터를 유지할 수 있다.
도 6은 본 발명의 실시 예에 따른 전원 잡음 검출을 이용한 불휘발성 메모리 장치의 동작 방법을 보여주는 순서도이다. 도 6을 참조하면, 불휘발성 메모리 장치(100)는 적어도 하나의 구간(period)을 포함하는 동작(operation)을 수행할 수 있다. 동작은 읽기 동작, 프로그램 동작 및 소거 동작 등을 포함할 수 있다.
S105 단계에서, 불휘발성 메모리 장치(100)는 동작의 제 1 구간을 수행할 수 있다. S110 단계에서, 불휘발성 메모리 장치(100)는 동작의 제 1 구간 동안 강한 전원 잡음 검출(Strong Power Noise Detection; Strong PND) 여부를 판별할 수 있다. 예를 들면, 도 1 내지 도 5에서 설명된 바와 같이, 전원 잡음 검출 유닛(141)은 전원(PWR)의 레벨을 제 1 기준 전압(PWR_ref1)과 비교할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S145 단계로 이동하여 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S115 단계로 이동한다.
S115 단계에서, 불휘발성 메모리 장치(100)는 동작의 제 1 구간 동안 약한 전원 잡음 검출(Weak Power Noise Detection; Weak PND) 여부를 판별할 수 있다. 예를 들면, 도 1 내지 도 5에서 설명된 바와 같이, 전원 잡음 검출 유닛(141)은 전원(PWR)의 레벨을 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)과 비교할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S120 단계로 이동하여 동작의 제 1 구간의 동작 조건들을 조정할 수 있다. 또한, 불휘발성 메모리 장치(100)는 동작의 제 1 구간의 동작 조건들을 조정하고 동작의 제 1 구간(S105 단계 내지 S115 단계)을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S125 단계로 이동한다.
S125 단계에서, 불휘발성 메모리 장치(100)는 동작의 제 2 구간을 수행할 수 있다. S130 단계에서, 불휘발성 메모리 장치(100)는 동작의 제 2 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 예를 들면, 도 1 내지 도 5에서 설명된 바와 같이, 전원 잡음 검출 유닛(141)은 전원(PWR)의 레벨을 제 1 기준 전압(PWR_ref1)과 비교할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S145 단계로 이동하여 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S135 단계로 이동한다.
S135 단계에서, 불휘발성 메모리 장치(100)는 동작의 제 2 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 예를 들면, 도 1 내지 도 5에서 설명된 바와 같이, 전원 잡음 검출 유닛(141)은 전원(PWR)의 레벨을 제 1 및 제 2 기준 전압들(PWR_ref1, PWR_ref2)과 비교할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S140 단계로 이동하여 동작의 제 2 구간의 동작 조건들을 조정할 수 있다. 또한, 불휘발성 메모리 장치(100)는 동작의 제 2 구간의 동작 조건들을 조정하고 동작의 제 2 구간(S125 단계 내지 S135 단계)을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S145 단계로 이동한다.
S145 단계에서, 불휘발성 메모리 장치(100)는 동작의 리커버리 구간을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(100)는 변경되었던 전압들을 초기화하고, 전압 펌프를 비활성화시킬 수 있다.
S150 단계에서, 불휘발성 메모리 장치(100)는 전원 잡음이 검출된 횟수를 판별할 수 있다. 불휘발성 메모리 장치(100)는 전원 잡음이 검출되지 않은 경우 동작을 완료한다. 전원 잡음이 1회 이상 검출되는 경우, S155 단계로 이동하여, 불휘발성 메모리 장치(100)는 해당 메모리 블록을 전원 잡음 검출 상태(PND status)로 설정할 수 있다. 예를 들면, 전원 잡음이 1회 이상 발생하면, 해당 메모리 블록에서 오류가 발생할 수 있다. 하지만, 이 경우 물리적인 결함에 의한 오류와는 다르다. 따라서, 불휘발성 메모리 장치(100)는 전원 잡음 검출 상태로 설정된 메모리 블록은 오류 정정 후 다시 사용할 수 있다.
도 7은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 읽기 또는 검증 동작을 보여주는 순서도이다. 도 7을 참조하면, 불휘발성 메모리 장치(100)는 비트 라인 프리차지 구간에 약한 전원 잡음을 검출하면 프리차지 시간을 조절하여 비트 라인 프리차지 구간을 다시 수행할 수 있다. 또한, 불휘발성 메모리 장치(100)는 모든 동작 구간들에서 강한 전원 잡음을 검출하면 바로 리커버리 구간을 수행할 수 있다.
S205 단계에서, 불휘발성 메모리 장치(100)는 페이지 버퍼 초기화 구간을 수행할 수 있다. S210 단계에서, 불휘발성 메모리 장치(100)는 페이지 버퍼 초기화 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S275 단계로 이동하여 읽기 또는 검증 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S215 단계로 이동한다.
S215 단계에서, 불휘발성 메모리 장치(100)는 페이지 버퍼 초기화 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S205 단계로 이동하여 페이지 버퍼 초기화 구간을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S220 단계로 이동한다.
S220 단계에서, 불휘발성 메모리 장치(100)는 제 1 비트 라인 프리차지 구간을 수행할 수 있다. S225 단계에서, 불휘발성 메모리 장치(100)는 페이지 버퍼 초기화 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S275 단계로 이동하여 읽기 또는 검증 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S230 단계로 이동한다.
S230 단계에서, 불휘발성 메모리 장치(100)는 제 1 비트 라인 프리차지 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S235 단계로 이동하여 제 1 비트 라인 프리차지 구간의 시간 설정을 조정할 수 있다. 불휘발성 메모리 장치(100)는 제 1 비트 라인 프리차지 구간의 시간 설정을 조정하고 제 1 비트 라인 프리차지 구간(S220 단계 내지 S230 단계)을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S240 단계로 이동한다.
S240 단계에서, 불휘발성 메모리 장치(100)는 제 2 비트 라인 프리차지 구간을 수행할 수 있다. S245 단계에서, 불휘발성 메모리 장치(100)는 페이지 버퍼 초기화 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S275 단계로 이동하여 읽기 또는 검증 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S250 단계로 이동한다.
S250 단계에서, 불휘발성 메모리 장치(100)는 제 2 비트 라인 프리차지 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S255 단계로 이동하여 제 1 비트 라인 프리차지 구간의 시간 설정을 조정할 수 있다. 불휘발성 메모리 장치(100)는 제 2 비트 라인 프리차지 구간의 시간 설정을 조정하고 제 2 비트 라인 프리차지 구간(S240 단계 내지 S250 단계)을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S260 단계로 이동한다.
S260 단계에서, 불휘발성 메모리 장치(100)는 센싱 구간을 수행할 수 있다. S265 단계에서, 불휘발성 메모리 장치(100)는 센싱 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S275 단계로 이동하여 읽기 또는 검증 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S270 단계로 이동한다.
S270 단계에서, 불휘발성 메모리 장치(100)는 센싱 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S260 단계로 이동하여 센싱 구간을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S275 단계로 이동한다.
S275 단계에서, 불휘발성 메모리 장치(100)는 읽기 또는 검증 동작의 리커버리 구간을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(100)는 변경되었던 전압들을 초기화하고, 전압 펌프를 비활성화시킬 수 있다.
S280 단계에서, 불휘발성 메모리 장치(100)는 전원 잡음이 검출된 횟수를 판별할 수 있다. 불휘발성 메모리 장치(100)는 전원 잡음이 검출되지 않은 경우 동작을 완료한다. 전원 잡음이 1회 이상 검출되는 경우, S285 단계로 이동하여, 불휘발성 메모리 장치(100)는 해당 메모리 블록을 전원 잡음 검출 상태(PND status)로 설정할 수 있다. 예를 들면, 전원 잡음이 1회 이상 발생하면, 해당 메모리 블록에서 오류가 발생할 수 있다. 하지만, 이 경우 물리적인 결함에 의한 오류와는 다르다. 따라서, 불휘발성 메모리 장치(100)는 전원 잡음 검출 상태로 설정된 메모리 블록은 오류 정정 후 다시 사용할 수 있다.
도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 프로그램 동작을 보여주는 순서도이다. 도 8을 참조하면, 불휘발성 메모리 장치(100)는 프로그램 실행 구간에 약한 전원 잡음을 검출하면 ISPP 설정 및 프로그램 시간 설정을 조절하여 프로그램 실행 구간을 다시 수행할 수 있다. 또한, 불휘발성 메모리 장치(100)는 모든 동작 구간들에서 강한 전원 잡음을 검출하면 바로 프로그램 동작의 리커버리 구간을 수행할 수 있다.
S305 단계에서, 불휘발성 메모리 장치(100)는 비트 라인 셋업 구간을 수행할 수 있다. S310 단계에서, 불휘발성 메모리 장치(100)는 비트 라인 셋업 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S375 단계로 이동하여 프로그램 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S315 단계로 이동한다.
S315 단계에서, 불휘발성 메모리 장치(100)는 비트 라인 셋업 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S305 단계로 이동하여 비트 라인 셋업 구간을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S320 단계로 이동한다.
S320 단계에서, 불휘발성 메모리 장치(100)는 프로그램 실행 구간을 수행할 수 있다. S325 단계에서, 불휘발성 메모리 장치(100)는 프로그램 실행 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S375 단계로 이동하여 프로그램 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S330 단계로 이동한다.
S330 단계에서, 불휘발성 메모리 장치(100)는 프로그램 실행 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S335 단계로 이동하여 ISPP 설정을 조정할 수 있다. 예를 들어, 불휘발성 메모리 장치(100)는 ISPP의 스텝 전압의 크기를 변경할 수 있다. 그 후 S340 단계에서, 불휘발성 메모리 장치(100)는 프로그램 실행 구간의 시간 설정을 조정할 수 있다. 불휘발성 메모리 장치(100)는 프로그램 실행 구간의 시간 설정을 조정하고 프로그램 실행 구간(S320 단계 내지 S330 단계)을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S345 단계로 이동한다.
S345 단계에서, 불휘발성 메모리 장치(100)는 프로그램 리커버리 구간을 수행할 수 있다. 예를 들면, S345 단계의 프로그램 리커버리 구간은 S375 단계의 리커버리 구간과는 다르다. S345 단계의 프로그램 리커버리 구간에 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110)에 인가되는 전압들만 초기화하고, 전압 펌프는 활성 상태를 유지할 수 있다. S350 단계에서, 불휘발성 메모리 장치(100)는 프로그램 리커버리 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S375 단계로 이동하여 프로그램 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S355 단계로 이동한다.
S355 단계에서, 불휘발성 메모리 장치(100)는 프로그램 리커버리 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S345 단계로 이동하여 프로그램 리커버리 구간을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S360 단계로 이동한다.
S360 단계에서, 불휘발성 메모리 장치(100)는 프로그램 검증 구간을 수행할 수 있다. S365 단계에서, 불휘발성 메모리 장치(100)는 프로그램 검증 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S375 단계로 이동하여 프로그램 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S370 단계로 이동한다.
S370 단계에서, 불휘발성 메모리 장치(100)는 프로그램 검증 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S360 단계로 이동하여 프로그램 검증 구간을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S375 단계로 이동한다.
S375 단계에서, 불휘발성 메모리 장치(100)는 프로그램 동작의 리커버리 구간을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(100)는 변경되었던 전압들을 초기화하고, 전압 펌프를 비활성화시킬 수 있다.
S380 단계에서, 불휘발성 메모리 장치(100)는 전원 잡음이 검출된 횟수를 판별할 수 있다. 불휘발성 메모리 장치(100)는 전원 잡음이 검출되지 않은 경우 동작을 완료한다. 전원 잡음이 1회 이상 검출되는 경우, S385 단계로 이동하여, 불휘발성 메모리 장치(100)는 해당 메모리 블록을 전원 잡음 검출 상태(PND status)로 설정할 수 있다. 예를 들면, 전원 잡음이 1회 이상 발생하면, 해당 메모리 블록에서 오류가 발생할 수 있다. 하지만, 이 경우 물리적인 결함에 의한 오류와는 다르다. 따라서, 불휘발성 메모리 장치(100)는 전원 잡음 검출 상태로 설정된 메모리 블록은 오류 정정 후 다시 사용할 수 있다.
도 9는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 소거 동작을 보여주는 순서도이다. 도 9를 참조하면, 불휘발성 메모리 장치(100)는 소거 실행 구간에 약한 전원 잡음을 검출하면 ISPE 설정 및 소거 시간 설정을 조절하여 소거 실행 구간을 다시 수행할 수 있다. 또한, 불휘발성 메모리 장치(100)는 모든 동작 구간들에서 강한 전원 잡음을 검출하면 바로 소거 동작의 리커버리 구간을 수행할 수 있다.
S405 단계에서, 불휘발성 메모리 장치(100)는 소거 실행 구간을 수행할 수 있다. S410 단계에서, 불휘발성 메모리 장치(100)는 소거 실행 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S460 단계로 이동하여 소거 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S415 단계로 이동한다.
S415 단계에서, 불휘발성 메모리 장치(100)는 소거 실행 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S420 단계로 이동하여 ISPE 설정을 조정할 수 있다. 예를 들어, 불휘발성 메모리 장치(100)는 ISPE의 스텝 전압의 크기를 변경할 수 있다. 그 후 S425 단계에서, 불휘발성 메모리 장치(100)는 소거 실행 구간의 시간 설정을 조정할 수 있다. 불휘발성 메모리 장치(100)는 소거 실행 구간의 시간 설정을 조정하고 소거 실행 구간(S405 단계 내지 S415 단계)을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S430 단계로 이동한다.
S430 단계에서, 불휘발성 메모리 장치(100)는 소거 리커버리 구간을 수행할 수 있다. 예를 들면, S430 단계의 소거 리커버리 구간은 S460 단계의 리커버리 구간과는 다르다. S430 단계의 소거 리커버리 구간에 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110)에 인가되는 전압들만 초기화하고, 전압 펌프는 활성 상태를 유지할 수 있다. S435 단계에서, 불휘발성 메모리 장치(100)는 소거 리커버리 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S460 단계로 이동하여 소거 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S440 단계로 이동한다.
S440 단계에서, 불휘발성 메모리 장치(100)는 소거 리커버리 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S430 단계로 이동하여 소거 리커버리 구간을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S445 단계로 이동한다.
S445 단계에서, 불휘발성 메모리 장치(100)는 소거 검증 구간을 수행할 수 있다. S450 단계에서, 불휘발성 메모리 장치(100)는 소거 검증 구간 동안 강한 전원 잡음 검출(Strong PND) 여부를 판별할 수 있다. 강한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 바로 S460 단계로 이동하여 소거 동작의 리커버리 구간을 수행할 수 있다. 강한 전원 잡음의 검출이 없으면, S455 단계로 이동한다.
S455 단계에서, 불휘발성 메모리 장치(100)는 소거 검증 구간 동안 약한 전원 잡음 검출(Weak PND) 여부를 판별할 수 있다. 약한 전원 잡음이 검출되면, 불휘발성 메모리 장치(100)는 S445 단계로 이동하여 소거 검증 구간을 다시 수행할 수 있다. 약한 전원 잡음의 검출이 없으면, S460 단계로 이동한다.
S460 단계에서, 불휘발성 메모리 장치(100)는 소거 동작의 리커버리 구간을 수행할 수 있다. 예를 들면, 불휘발성 메모리 장치(100)는 변경되었던 전압들을 초기화하고, 전압 펌프를 비활성화시킬 수 있다.
S465 단계에서, 불휘발성 메모리 장치(100)는 전원 잡음이 검출된 횟수를 판별할 수 있다. 불휘발성 메모리 장치(100)는 전원 잡음이 검출되지 않은 경우 동작을 완료한다. 전원 잡음이 1회 이상 검출되는 경우, S470 단계로 이동하여, 불휘발성 메모리 장치(100)는 해당 메모리 블록을 전원 잡음 검출 상태(PND status)로 설정할 수 있다. 예를 들면, 전원 잡음이 1회 이상 발생하면, 해당 메모리 블록에서 오류가 발생할 수 있다. 하지만, 이 경우 물리적인 결함에 의한 오류와는 다르다. 따라서, 불휘발성 메모리 장치(100)는 전원 잡음 검출 상태로 설정된 메모리 블록은 오류 정정 후 다시 사용할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 10을 참조하면, 메모리 시스템(1000)은 메모리 제어기(1100) 및 불휘발성 메모리 장치(1200)를 포함할 수 있다.
메모리 제어기(1100)는 불휘발성 메모리 장치(1200) 및 호스트(Host) 사이에 인터페이스를 제공할 수 있다. 메모리 제어기(1100)는 불휘발성 메모리 장치(1200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현될 수 있다. 메모리 제어기(1100)는 중앙처리장치(1110), 버퍼(1120), 에러정정회로(1130), 롬(1150), 호스트 인터페이스(1140) 및 메모리 인터페이스(1160)를 포함할 수 있다.
중앙처리장치(1110)는 메모리 제어기(1100)의 전반적인 동작을 제어할 수 있다. 버퍼(1120)는 중앙처리장치(1110)의 동작 메모리로서 이용될 수 있다. 예를 들면, 호스트의 쓰기 요청시, 호스트로부터 입력된 데이터는 버퍼(1120)에 임시로 저장될 수 있다. 또한, 호스트의 읽기 요청시, 불휘발성 메모리 장치(1200)로부터 읽혀진 데이터는 버퍼(1120)에 임시로 저장될 수 있다.
에러정정회로(1130)는 쓰기 요청시 버퍼(1120)에 저장된 데이터를 에러정정코드에 의해 디코딩할 수 있다. 이때, 디코딩된 데이터 및 이용된 에러정정코드 값은 불휘발성 메모리 장치(1200)에 저장될 수 있다. 한편, 에러정정회로(1130)는 읽기 요청시 불휘발성 메모리 장치(1200)로부터 읽혀진 데이터를 에러정정코드 값을 이용하여 복원시킬 수 있다. 여기서 에러정정코드 값은 읽혀진 데이터에 포함될 수 있다. 롬(1150)은 메모리 제어기(1100)를 구동하기 위해 필요한 데이터가 저장될 수 있다.
호스트 인터페이스(1140)는 호스트(Host) 및 메모리 제어기(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 수 있다. 예를 들어, 메모리 제어기(1100)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(호스트)와 통신하도록 구성될 수 있다. 메모리 인터페이스(1160)는 불휘발성 메모리 장치(1200)와 메모리 제어기(1100) 사이를 인터페이싱할 수 있다.
불휘발성 메모리 장치(1200)는 본 발명의 실시 예에 따른 전원 잡음 검출 유닛(1210)을 포함할 수 있다. 예를 들면, 전원 잡음 검출 유닛(1210)은 불휘발성 메모리 장치(1200)에 발생하는 전원 잡음들을 검출할 수 있다. 예를 들면, 전원 잡음들은 내부적 또는 외부적인 원인으로 발생할 수 있다. 전원 잡음들은 전원 전압(VDD), 접지 전압(GND) 및 외부 전압(eVPP)에 대한 잡음들을 포함할 수 있다.
전원 잡음이 발생하면, 불휘발성 메모리 장치(1200)의 동작에 오류가 발생할 수 있다. 하지만, 전원 잡음에 의한 동작 오류는 일시적인 것이다. 따라서, 전원 잡음에 의한 동작 오류는 불휘발성 메모리 장치(1200)의 물리적인 결함에 의한 동작 오류와는 다르다. 물리적인 결함에 의한 동작 오류가 발생된 메모리 페이지 또는 메모리 블록은 영구적으로 사용 불가능한 상태가 될 수 있다. 하지만, 전원 잡음에 의한 동작 오류가 발생한 경우, 불휘발성 메모리 장치(1200)는 동작 조건을 변경하거나 동작을 다시 수행하는 것으로 전원 잡음에 의한 동작 오류를 해소할 수 있다. 따라서, 메모리 제어기(1100)는 물리적인 결함에 의한 동작 오류와 전원 잡음에 의한 동작 오류를 구분하여 취급할 필요가 있다.
전원 잡음 검출 유닛(1210)은 2개의 기준 전압들을 이용하여 전원 잡음을 검출하고, 검출 결과에 따라 강한 전원 잡음(strong power noise) 및 약한 전원 잡음(weak power noise)으로 구분할 수 있다. 불휘발성 메모리 장치(1200)는 강한 전원 잡음 및 약한 전원 잡음에 대한 검출 정보를 메모리 제어기(1100)로 전송할 수 있다. 메모리 제어기(1100)는 전원 잡음 검출 정보에 기초하여 불량 블록 설정 여부를 결정할 수 있다. 메모리 제어기(1100)는 기본적으로 오류가 발생한 메모리 블록을 하드 배드 블록(Hard Bad Block)으로 결정할 수 있다. 하드 배드 블록으로 설정된 메모리 블록은 맵핑 테이블에서 제거되고, 사용하지 않는 블록으로 처리된다. 다만, 메모리 제어기(1100)는 전원 잡음에 의한 오류가 발생한 경우 해당 메모리 블록을 소프트 배드 블록(Soft Bad Block)으로 결정할 수 있다. 소프트 배드 블록으로 설정된 메모리 블록은 오류 정정 후 다시 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템의 프로그램 동작 시 배드 블록 처리 방법을 보여주는 순서도이다. 도 11을 참조하면, 메모리 제어기(1100)는 불휘발성 메모리 장치(1200)의 전원 잡음 검출 여부에 기초하여 프로그램 동작 시 오류가 발생한 메모리 블록을 다르게 처리할 수 있다.
S510 단계에서, 메모리 시스템(1000)은 프로그램 동작을 수행할 수 있다. 예를 들면, 메모리 제어기(1100)는 불휘발성 메모리 장치(1200)로 프로그램 명령, 어드레스 및 데이터를 전송할 수 있다. 불휘발성 메모리 장치(1200)는 수신된 프로그램 명령에 따라 수신된 어드레스에 대응하는 페이지에 수신된 데이터를 프로그램 할 수 있다. 불휘발성 메모리 장치(1200)는 프로그램 동작을 수행하는 동안 전원 잡음 검출 유닛(1210)을 통해 강한 전원 잡음 및 약한 전원 잡음을 검출할 수 있다. 전원 잡음 검출 결과는 메모리 제어기(1100)로 전달될 수 있다.
S520 단계에서, 메모리 제어기(1100)는 프로그램 상태를 검사할 수 있다. 프로그램 상태가 정상으로 판별되면, S530 단계로 이동한다. 프로그램 상태 검사에서 오류가 발견되면, S550 단계로 이동한다.
S530 단계에서, 프로그램 상태가 정상인 경우, 메모리 제어기(1100)는 프로그램 동작 시 약한 전원 잡음 검출 여부를 판별한다. 프로그램 동작 시 약한 전원 잡음이 검출되지 않은 경우, 메모리 제어기(1100)는 프로그램 동작을 완료하고, 호스트로 완료 응답을 전송할 수 있다. 프로그램 동작 시 약한 전원 잡음이 검출되는 경우, S540 단계로 이동한다. S540 단계에서, 메모리 제어기(1100)는 프로그램 된 데이터에 정정할 수 없는 오류가 발생되었는지 여부를 검사할 수 있다. 약한 전원 잡음으로 인하여 프로그램 동작 시 오류가 발생할 수 있기 때문이다.
S550 단계에서, 프로그램 상태 검사에서 오류가 발견되면, 메모리 제어기(1100)는 프로그램 동작 시 강한 전원 잡음의 검출 여부를 판별할 수 있다. 강한 전원 잡음이 검출되지 않은 경우, S560 단계에서, 메모리 제어기(1100)는 프로그램 동작이 수행된 메모리 블록을 하드 배드 블록으로 설정할 수 있다. 전원 잡음이 없는데도 프로그램 상태에 오류가 발견된다면, 그 메모리 블록은 물리적인 결함을 포함할 확률이 높기 때문이다. 강한 전원 잡음이 검출되는 경우, S570 단계에서, 메모리 제어기(1100)는 프로그램 동작이 수행된 메모리 블록을 소프트 배드 블록으로 설정할 수 있다. 전원 잡음이 검출되고 프로그램 상태에 오류가 발견된다면, 그러한 오류는 전원 잡음으로 인해 발생된 것일 확률이 높기 때문이다. 따라서, 소프트 배드 블록으로 설정된 메모리 블록은 소거 또는 오류 정정 후 다시 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템의 소거 동작 시 배드 블록 처리 방법을 보여주는 순서도이다. 도 12를 참조하면, 메모리 제어기(1100)는 불휘발성 메모리 장치(1200)의 전원 잡음 검출 여부에 기초하여 소거 동작 시 오류가 발생한 메모리 블록을 다르게 처리할 수 있다.
S610 단계에서, 메모리 시스템(1000)은 소거 동작을 수행할 수 있다. 예를 들면, 메모리 제어기(1100)는 불휘발성 메모리 장치(1200)로 소거 명령 및 어드레스를 전송할 수 있다. 불휘발성 메모리 장치(1200)는 수신된 소거 명령에 따라 수신된 어드레스에 대응하는 메모리 블록을 소거할 수 있다. 불휘발성 메모리 장치(1200)는 소거 동작을 수행하는 동안 전원 잡음 검출 유닛(1210)을 통해 강한 전원 잡음 및 약한 전원 잡음을 검출할 수 있다. 전원 잡음 검출 결과는 메모리 제어기(1100)로 전달될 수 있다.
S620 단계에서, 메모리 제어기(1100)는 소거 상태를 검사할 수 있다. 소거 상태가 정상으로 판별되면, S630 단계로 이동한다. 소거 상태 검사에서 오류가 발견되면, S650 단계로 이동한다.
S630 단계에서, 프로그램 상태가 정상인 경우, 메모리 제어기(1100)는 소거 동작 시 약한 전원 잡음 검출 여부를 판별한다. 소거 동작 시 약한 전원 잡음이 검출되지 않은 경우, 메모리 제어기(1100)는 소거 동작을 완료하고, 호스트로 완료 응답을 전송할 수 있다. 소거 동작 시 약한 전원 잡음이 검출되는 경우, S640 단계로 이동한다. S640 단계에서, 메모리 제어기(1100)는 소거된 메모리 블록의 문턱 전압을 검사할 수 있다. 약한 전원 잡음으로 인하여 소거 동작 시 오류가 발생할 수 있기 때문이다.
S650 단계에서, 소거 상태 검사에서 오류가 발견되면, 메모리 제어기(1100)는 소거 동작 시 강한 전원 잡음의 검출 여부를 판별할 수 있다. 강한 전원 잡음이 검출되지 않은 경우, S660 단계에서, 메모리 제어기(1100)는 소거 동작이 수행된 메모리 블록을 하드 배드 블록으로 설정할 수 있다. 전원 잡음이 없는데도 소거 상태에 오류가 발견된다면, 그 메모리 블록은 물리적인 결함을 포함할 확률이 높기 때문이다. 강한 전원 잡음이 검출되는 경우, S670 단계에서, 메모리 제어기(1100)는 소거 동작이 수행된 메모리 블록을 소프트 배드 블록으로 설정할 수 있다. 전원 잡음이 검출되고 소거 상태에 오류가 발견된다면, 그러한 오류는 전원 잡음으로 인해 발생된 것일 확률이 높기 때문이다. 따라서, 소프트 배드 블록으로 설정된 메모리 블록은 소거 또는 오류 정정 후 다시 사용될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템의 읽기 동작 시 전원 잡음 처리 방법을 보여주는 순서도이다. 도 13을 참조하면, 메모리 제어기(1100)는 불휘발성 메모리 장치(1200)의 전원 잡음 검출 여부에 기초하여 읽기 동작 시 에러 정정 코드의 생성 등을 생략하고 다시 읽기 동작을 수행할 수 있다.
S710 단계에서, 메모리 시스템(1000)은 읽기 동작을 수행할 수 있다. 예를 들면, 메모리 제어기(1100)는 불휘발성 메모리 장치(1200)로 읽기 명령 및 어드레스를 전송할 수 있다. 불휘발성 메모리 장치(1200)는 수신된 읽기 명령에 따라 수신된 어드레스에 대응하는 페이지에서 데이터를 독출할 수 있다. 불휘발성 메모리 장치(1200)는 읽기 동작을 수행하는 동안 전원 잡음 검출 유닛(1210)을 통해 강한 전원 잡음 및 약한 전원 잡음을 검출할 수 있다. 전원 잡음 검출 결과는 메모리 제어기(1100)로 전달될 수 있다.
S720 단계에서, 메모리 제어기(1100)는 읽기 동작 시 강한 전원 잡음의 검출 여부를 판별할 수 있다. 강한 전원 잡음이 검출된 경우, 메모리 제어기(1100)는 읽기 동작을 다시 수행할 수 있다. 강한 전원 잡음이 검출되지 않은 경우, S730 단계에서, 메모리 제어기(1100)는 독출된 데이터의 에러 정정 코드를 생성할 수 있다.
S740 단계에서, 메모리 제어기(1100)는 생성된 에러 정정 코드를 검증할 수 있다. 에러 정정 코드의 검증이 패스된 경우, 메모리 제어기(1100)는 읽기 동작을 완료하고, 호스트로 완료 응답을 전송할 수 있다. 에러 정정 코드의 검증이 실패한 경우, S750 단계로 이동한다.
S750 단계에서, 메모리 제어기(1100)는 읽기 동작 시 약한 전원 잡음 검출 여부를 판별할 수 있다. 약한 전원 잡음이 검출된 경우, 메모리 제어기(1100)는 읽기 동작을 다시 수행할 수 있다. 약한 전원 잡음이 검출되지 않은 경우, 에러 정정 코드의 검증 실패는 다른 원인 때문이다. 따라서, S760 단계에서, 메모리 제어기(1100)는 읽기 리트라이(Read Retry)를 설정할 수 있다.
도 14 내지 도 16은 본 발명의 실시 예들에 따른 전원 잡음 검출 유닛의 배치 방법을 보여주는 도면이다. 도 14를 참조하면, 복수의 전원 패드들(2001~2005) 각각에 복수의 전원 잡음 검출 유닛들(2011~2015)이 일대일로 연결될 수 있다. 이 경우, 각 전원 패드에서 발생하는 전원 잡음을 검출할 수 있다. 도 15를 참조하면, 복수의 전원 패드들(2001~2005)은 전원 배선(2020)을 통해 연결될 수 있다. 하나의 전원 잡음 검출 유닛(2016)은 복수의 전원 패드들(2001~2005)에서 발생하는 전원 잡음을 검출할 수 있다. 도 16을 참조하면, 복수의 전원 패드들(2001, 2002, 2004, 2005)은 제 1 전원 배선(2021)을 통해 연결될 수 있다. 전원 잡음 검출 유닛(2017)은 제 2 전원 배선(2022)을 통해 전원 패드(2003)와 독립적으로 연결될 수 있다. 따라서, 전원 잡음 검출 유닛(2017)은 외부로부터 유입되는 전원 잡음을 명확하게 검출할 수 있다. 하지만, 전원 잡음 검출 유닛과 전원 패드의 연결 형태는 이것에 한정되지 않는다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 위에서 설명한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.
100, 1200: 불휘발성 메모리 장치
110: 메모리 셀 어레이
120: 어드레스 디코더
130: 페이지 버퍼 회로
140: 제어 로직
141, 1210: 전원 잡음 검출 유닛
142: 레지스터 유닛
143: 논리합 로직
1000: 메모리 시스템
1100: 메모리 제어기
1110: 중앙처리장치
1120: 버퍼
1130: 에러정정회로
1140: 호스트 인터페이스
1150: 롬
1160: NVM 인터페이스

Claims (19)

  1. 데이터를 저장하는 메모리 셀 어레이; 그리고
    상기 데이터에 대한 읽기 동작, 프로그램 동작 또는 소거 동작을 제어하는 제어 로직을 포함하되,
    상기 제어 로직은 상기 메모리 셀 어레이에 제공되는 전원 소스들 중 하나와 제 1 기준 전압을 비교하여 제 1 전원 잡음을 검출하고, 상기 전원 소스들 중 하나와 상기 제 1 기준 전압 및 제 2 기준 전압 각각을 비교하여 제 2 전원 잡음을 검출하고,
    상기 제어 로직은 상기 제 1 및 제 2 전원 잡음의 검출 여부에 기초하여 상기 읽기 동작, 상기 프로그램 동작 또는 상기 소거 동작에 포함된 일부 동작 구간들의 수행 여부를 결정하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 전원 소스들 중 하나의 전원 잡음에 의하여 상기 전원 소스들 중 하나의 레벨이 상승하는 경우, 상기 제 1 전원 잡음은 상기 전원 소스들 중 하나의 레벨이 상기 제 1 기준 전압보다 큰 경우에 검출되고, 상기 제 2 전원 잡음은 상기 전원 소스들 중 하나의 레벨이 상기 제 1 기준 전압과 상기 제 2 기준 전압의 사이에 위치하는 경우에 검출되는 불휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 전원 소스들 중 하나의 전원 잡음에 의하여 상기 전원 소스들 중 하나의 레벨이 하강하는 경우, 상기 제 1 전원 잡음은 상기 전원 소스들 중 하나의 레벨이 상기 제 1 기준 전압보다 작은 경우에 검출되고, 상기 제 2 전원 잡음은 상기 전원 소스들 중 하나의 레벨이 상기 제 1 기준 전압과 상기 제 2 기준 전압의 사이에 위치하는 경우에 검출되는 불휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 제어 로직은, 상기 읽기 동작 시, 상기 제 1 전원 잡음이 검출되면 상기 읽기 동작의 리커버리 구간을 수행하는 불휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제어 로직은, 상기 읽기 동작의 비트 라인 초기화 구간 또는 센싱 구간에서, 상기 제 2 전원 잡음이 검출되면 상기 비트 라인 초기화 구간 또는 상기 센싱 구간을 다시 수행하는 불휘발성 메모리 장치.
  6. 제 4 항에 있어서,
    상기 제어 로직은, 상기 읽기 동작의 비트 라인 프리차지 구간에서, 상기 제 2 전원 잡음이 검출되면 상기 비트 라인 프리차지 구간의 시간 설정을 조정한 후 상기 비트 라인 프리차지 구간을 다시 수행하는 불휘발성 메모리 장치.
  7. 제 4 항에 있어서,
    상기 제어 로직은, 상기 읽기 동작의 센싱 구간에서, 상기 제 2 전원 잡음이 검출되면 상기 센싱 구간을 다시 수행하는 불휘발성 메모리 장치.
  8. 제 1 항에 있어서,
    상기 제어 로직은, 상기 프로그램 동작 시, 상기 제 1 전원 잡음이 검출되면 상기 프로그램 동작의 리커버리 구간을 수행하는 불휘발성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제어 로직은, 상기 프로그램 동작의 프로그램 실행 구간에서, 상기 제 2 전원 잡음이 검출되면 상기 프로그램 동작의 스텝 펄스 전압 설정을 조정하고, 그리고 상기 프로그램 실행 구간의 시간 설정을 조정한 후 상기 프로그램 실행 구간을 다시 수행하는 불휘발성 메모리 장치.
  10. 제 1 항에 있어서,
    상기 제어 로직은, 상기 소거 동작 시, 상기 제 1 전원 잡음이 검출되면 상기 프로그램 동작의 리커버리 구간을 수행하는 불휘발성 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제어 로직은, 상기 소거 동작의 소거 실행 구간에서, 상기 제 2 전원 잡음이 검출되면 상기 소거 동작의 스텝 펄스 전압 설정을 조정하고, 그리고 상기 소거 실행 구간의 시간 설정을 조정한 후 상기 소거 실행 구간을 다시 수행하는 불휘발성 메모리 장치.
  12. 제 1 항에 있어서,
    상기 제어 로직은,
    상기 제 1 및 제 2 기준 전압들과 상기 전원 소스들 중 하나를 비교하여 상기 제 1 및 제 2 전원 잡음들을 검출하는 전원 잡음 검출 유닛;
    상기 제 2 전원 잡음의 지속 시간을 측정하는 타이머; 그리고
    상기 제 1 및 제 2 전원 잡음들의 검출 정보를 저장하는 레지스터 유닛을 포함하는 불휘발성 메모리 장치.
  13. 제 1 동작 구간을 수행하는 단계;
    상기 제 1 동작 구간 동안, 메모리 셀 어레이에 제공되는 전원 소스들 중 하나의 레벨이 제 1 기준 전압을 초과하는 제 1 전원 잡음을 검출하거나 상기 전원 소스들 중 하나의 레벨이 상기 제 1 기준 전압 및 제 2 기준 전압 사이에 위치하는 제 2 전원 잡음을 검출하는 단계;
    상기 제 2 전원 잡음을 검출하는 경우, 상기 제 1 동작 구간의 동작 조건을 조정한 후 상기 제 1 동작 구간을 다시 수행하는 단계;
    상기 제 1 및 제 2 전원 잡음들이 검출되지 않는 경우, 제 2 동작 구간을 수행하는 단계;
    상기 제 2 동작 구간 동안, 상기 제 1 전원 잡음 또는 상기 제 2 전원 잡음을 검출하는 단계;
    상기 제 2 전원 잡음을 검출하는 경우, 상기 제 2 동작 구간의 동작 조건을 조정한 후 상기 제 2 동작 구간을 다시 수행하는 단계; 그리고
    상기 제 1 동작 구간 또는 상기 제 2 동작 구간 동안, 상기 제 1 전원 잡음을 검출하는 경우 리커버리 동작 구간을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 동작 구간들은 읽기 동작, 프로그램 동작 및 소거 동작 중 하나에 포함되는 불휘발성 메모리 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 제 1 및 제 2 동작 구간들이 상기 읽기 동작에 포함되는 경우, 상기 제 1 및 제 2 동작 구간들 중 하나는 비트 라인 프리차지 구간이고,
    상기 비트 라인 프리차지 구간에서 상기 제 2 전원 잡음을 검출하는 경우, 상기 비트 라인 프리차지 구간의 시간 설정을 조정하는 불휘발성 메모리 장치의 동작 방법.
  16. 제 14 항에 있어서,
    상기 제 1 및 제 2 동작 구간들이 상기 프로그램 동작에 포함되는 경우, 상기 제 1 및 제 2 동작 구간들 중 하나는 프로그램 실행 구간이고,
    상기 프로그램 실행 구간에서 상기 제 2 전원 잡음을 검출하는 경우, 상기 프로그램 동작의 스텝 펄스 전압 설정 및 상기 프로그램 실행 구간의 시간 설정을 조정하는 불휘발성 메모리 장치의 동작 방법.
  17. 제 14 항에 있어서,
    상기 제 1 및 제 2 동작 구간들이 상기 소거 동작에 포함되는 경우, 상기 제 1 및 제 2 동작 구간들 중 하나는 소거 실행 구간이고,
    상기 소거 실행 구간에서 상기 제 2 전원 잡음을 검출하는 경우, 상기 소거 동작의 스탭 펄스 전압 설정 및 상기 소거 실행 구간의 시간 설정을 조정하는 불휘발성 메모리 장치의 동작 방법.
  18. 제 13 항에 있어서,
    상기 제 1 전원 잡음이 한 번 이상 검출되는 경우, 전원 잡음 상태로 설정하는 불휘발성 메모리 장치의 동작 방법.
  19. 제 13 항에 있어서,
    상기 제 1 전원 잡음은 강한 전원 잡음으로 정의하고, 상기 제 2 전원 잡음은 약한 전원 잡음으로 정의하는 불휘발성 메모리 장치의 동작 방법.
KR1020160142038A 2016-10-28 2016-10-28 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법 KR102660729B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160142038A KR102660729B1 (ko) 2016-10-28 2016-10-28 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법
US15/625,189 US10134477B2 (en) 2016-10-28 2017-06-16 Nonvolatile memory device detecting power noise and operating method thereof
CN201710976440.4A CN108010555B (zh) 2016-10-28 2017-10-19 检测电源噪声的非易失性存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160142038A KR102660729B1 (ko) 2016-10-28 2016-10-28 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180046635A true KR20180046635A (ko) 2018-05-09
KR102660729B1 KR102660729B1 (ko) 2024-04-26

Family

ID=62020576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160142038A KR102660729B1 (ko) 2016-10-28 2016-10-28 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10134477B2 (ko)
KR (1) KR102660729B1 (ko)
CN (1) CN108010555B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200102671A (ko) * 2019-02-22 2020-09-01 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10936456B1 (en) 2019-02-20 2021-03-02 Apple Inc. Handling malfunction in a memory system comprising a nonvolatile memory by monitoring bad-block patterns
US10957393B2 (en) * 2019-06-27 2021-03-23 Micron Technology, Inc. Apparatus and methods for performing concurrent access operations on different groupings of memory cells
KR20210155432A (ko) 2020-06-15 2021-12-23 삼성전자주식회사 불휘발성 메모리 장치, 및 그것의 동작 방법
CN117969978A (zh) * 2022-10-25 2024-05-03 华为技术有限公司 电源噪声检测电路及工作方法、抖动限幅电路、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100815A (ko) * 2000-03-14 2001-11-14 가네꼬 히사시 불휘발성 메모리의 동작 효율 향상
US20040128115A1 (en) * 2002-12-31 2004-07-01 International Business Machines Corporation Hierarchical power supply noise monitoring device and system for very large scale integrated circuits
US20050094472A1 (en) * 1997-01-31 2005-05-05 Eiichi Ishikawa Microcomputer and microprocessor having flash memory operable from single external power supply
KR100515541B1 (ko) * 1997-01-31 2005-09-20 가부시끼가이샤 히다치 세이사꾸쇼 반도체 집적회로 및 마이크로컴퓨터
KR20100064157A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 내부 전압 생성회로
KR20100064102A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동 방법
KR20140141267A (ko) * 2013-05-31 2014-12-10 크루셜칩스 주식회사 전원잡음 모니터링 장치

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777079B2 (ja) * 1987-07-31 1995-08-16 株式会社東芝 不揮発性半導体記憶装置
JPH0814994B2 (ja) * 1989-01-13 1996-02-14 株式会社東芝 半導体記憶装置
US5508958A (en) * 1994-09-29 1996-04-16 Intel Corporation Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage
JPH10260911A (ja) 1997-03-19 1998-09-29 Hitachi Ltd 半導体装置及びそれを組み込んだ情報処理システム
JPH11345447A (ja) * 1998-03-30 1999-12-14 Mitsubishi Electric Corp Ｖｉｓｓ信号検出回路
US7012296B2 (en) * 1999-09-17 2006-03-14 Renesas Technology Corp. Semiconductor integrated circuit
JP4651766B2 (ja) 1999-12-21 2011-03-16 富士通セミコンダクター株式会社 半導体記憶装置
KR100378603B1 (ko) 2000-10-10 2003-03-31 주식회사 하이닉스반도체 플래그 신호 발생 장치
JP4291505B2 (ja) * 2000-10-30 2009-07-08 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4292720B2 (ja) 2001-01-24 2009-07-08 株式会社日立製作所 電源ノイズ検出回路を有する半導体集積回路およびプロセッサ
JP4067908B2 (ja) * 2002-08-08 2008-03-26 スパンション エルエルシー 半導体記憶装置の制御方法、および該半導体記憶装置
GB0425800D0 (en) * 2004-11-24 2004-12-22 Koninkl Philips Electronics Nv Montoring physical operating parameters of an integrated circuit
KR101107152B1 (ko) 2004-12-16 2012-02-06 삼성전자주식회사 동작 성능이 향상된 메모리 저장 장치
KR100695421B1 (ko) 2005-03-31 2007-03-15 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5100035B2 (ja) * 2005-08-02 2012-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7355904B2 (en) * 2006-06-12 2008-04-08 Spansion Llc Method and apparatus for drain pump operation
KR100825026B1 (ko) 2006-06-29 2008-04-24 주식회사 하이닉스반도체 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치
KR100795014B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100816725B1 (ko) * 2006-09-28 2008-03-27 주식회사 하이닉스반도체 내부전압 발생기 및 그 구동 방법
KR100808053B1 (ko) * 2006-09-29 2008-02-28 주식회사 하이닉스반도체 메모리장치의 딜레이 선택회로.
US7379347B1 (en) * 2006-11-30 2008-05-27 Arm Limited Memory device and method for performing write operations in such a memory device
KR100990144B1 (ko) * 2007-03-05 2010-10-29 주식회사 하이닉스반도체 반도체 소자 및 그의 동작방법
US7606076B2 (en) * 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
US7719134B2 (en) * 2007-06-12 2010-05-18 Mitsubishi Electric Corporation In-vehicle mount electronic controller
US9135962B2 (en) * 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
TWI386942B (zh) * 2007-06-29 2013-02-21 Sandisk Technologies Inc 具有源極偏壓全位元線感測之非揮發儲存及其相關方法
US7599241B2 (en) 2007-08-06 2009-10-06 Sandisk Corporation Enhanced write abort mechanism for non-volatile memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP5164597B2 (ja) 2008-02-14 2013-03-21 ローム株式会社 データ制御装置
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
JP4464454B1 (ja) 2008-11-27 2010-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置におけるベリファイ方法
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8513957B2 (en) * 2010-06-02 2013-08-20 International Business Machines Corporation Implementing integral dynamic voltage sensing and trigger
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
JP5750311B2 (ja) * 2011-05-31 2015-07-22 日立オートモティブシステムズ株式会社 インバータ駆動装置
JP5832336B2 (ja) * 2012-02-24 2015-12-16 ルネサスエレクトロニクス株式会社 センスアンプ回路及び半導体記憶装置
US8923041B2 (en) * 2012-04-11 2014-12-30 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque MRAM
JP5860772B2 (ja) * 2012-06-27 2016-02-16 ルネサスエレクトロニクス株式会社 通信回路及び半導体装置
WO2014210424A2 (en) * 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
JP2015069019A (ja) * 2013-09-30 2015-04-13 シナプティクス・ディスプレイ・デバイス株式会社 半導体装置
US9218851B2 (en) 2013-10-24 2015-12-22 Sandisk Technologies Inc. Power drop protection for a data storage device
US9568540B2 (en) * 2014-02-28 2017-02-14 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
US9311967B2 (en) * 2014-05-30 2016-04-12 Apple Inc. Configurable voltage reduction for register file
US9350326B2 (en) * 2014-08-08 2016-05-24 Apple Inc. Voltage sampling scheme with dynamically adjustable sample rates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094472A1 (en) * 1997-01-31 2005-05-05 Eiichi Ishikawa Microcomputer and microprocessor having flash memory operable from single external power supply
KR100515541B1 (ko) * 1997-01-31 2005-09-20 가부시끼가이샤 히다치 세이사꾸쇼 반도체 집적회로 및 마이크로컴퓨터
KR20010100815A (ko) * 2000-03-14 2001-11-14 가네꼬 히사시 불휘발성 메모리의 동작 효율 향상
US20040128115A1 (en) * 2002-12-31 2004-07-01 International Business Machines Corporation Hierarchical power supply noise monitoring device and system for very large scale integrated circuits
JP3953459B2 (ja) * 2002-12-31 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット
KR20100064157A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 내부 전압 생성회로
KR20100064102A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동 방법
KR20140141267A (ko) * 2013-05-31 2014-12-10 크루셜칩스 주식회사 전원잡음 모니터링 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200102671A (ko) * 2019-02-22 2020-09-01 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
CN108010555A (zh) 2018-05-08
CN108010555B (zh) 2023-05-23
KR102660729B1 (ko) 2024-04-26
US10134477B2 (en) 2018-11-20
US20180122485A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
KR102660729B1 (ko) 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법
KR101944793B1 (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
JP4761910B2 (ja) 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム
KR101662277B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US11854623B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
TWI482158B (zh) 抑制快閃記憶體響應外部命令時漏電之方法與裝置
KR20150029404A (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
KR20130087857A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20160005472A1 (en) Semiconductor device
KR20140028571A (ko) 반도체 장치 및 이의 동작 방법
US9575098B2 (en) Electronic apparatus to detect power supply voltage levels to protect peripheral circuits
CN110660436B (zh) 半导体存储装置及存储器控制器
KR20170015707A (ko) 고속으로 결함 비트 라인을 검출하는 불휘발성 메모리 장치 및 그것의 테스트 시스템
US20200381068A1 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US9244835B2 (en) Control circuit of semiconductor device and semiconductor memory device
JP4209219B2 (ja) 不揮発性半導体記憶装置および記憶装置並びに不良記憶素子検出修復方法
KR20130110970A (ko) 리드 전압 생성회로, 이를 포함하는 메모리 및 메모리 시스템
US20220336040A1 (en) Memory device, memory system including the memory device, and test operation of the memory device
US20090244983A1 (en) Flash memory device and program method thereof
US20150194220A1 (en) Semiconductor device and memory system including the same
KR20220032268A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
TWI702605B (zh) Nor型快閃記憶體裝置及其恢復和讀取方法
CN113555052A (zh) 半导体存储装置
US20240153546A1 (en) Memory device for performing read protection operation of limiting read operation and method of operating the same
US9159386B2 (en) Semiconductor devices and reduction of operation times

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant