JP5860772B2 - 通信回路及び半導体装置 - Google Patents
通信回路及び半導体装置 Download PDFInfo
- Publication number
- JP5860772B2 JP5860772B2 JP2012143698A JP2012143698A JP5860772B2 JP 5860772 B2 JP5860772 B2 JP 5860772B2 JP 2012143698 A JP2012143698 A JP 2012143698A JP 2012143698 A JP2012143698 A JP 2012143698A JP 5860772 B2 JP5860772 B2 JP 5860772B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- current
- circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1081—Reduction of multipath noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
- H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Noise Elimination (AREA)
- Amplifiers (AREA)
Description
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。また、図面中で使用されているバイポーラトランジスタはMOSトランジスタに置き換え可能となる場合もあるが、例としてバイポーラトランジスタで記載している。図面中で使用されているMOSトランジスタはバイポーラトランジスタに置き換え可能となる場合もあるが、例としてMOSトランジスタで記載している。
実施の形態について更に詳述する。
図1には、EV又はHEV用のバッテリの電圧測定システムの一例が示される。
図4に示されるように、バッテリ101におけるノードN2の電位を電源電圧VCCとする電圧測定装置2から、バッテリ101におけるノードN1の電位を電源電圧VCCとする電圧測定装置2への信号伝達には、通信機能部71内の送信回路43と、通信機能部71内の受信回路44とが用いられる。この場合、送信回路43と受信回路44とは、差動通信のための一対の伝送路47,48を介して結合される。一方の伝送路47に第1信号による電流INpが流れるとき、他方の伝送路48には、上記第1信号とは逆位相の第2信号による電流INnが流れる。
図11には、図3に示される受信回路42の別の構成例が示される。
図12には、図4に示される受信回路44の別の構成例が示される。
図13には、図3に示される受信回路42の別の構成例が示される。
図14には、図4に示される受信回路44の別の構成例が示される。
図15には、図10に示される受信回路44の別の構成例が示される。図10に示す構成と同一な部分は同一の参照番号が付されている。
2 電圧測定装置
6 電池監視用マイクロコンピュータ
7 電池制御用マイクロコンピュータ
10 バッテリ装置
11 モータ
12 モータ駆動用インバータ
20 電圧測定機能部
30 MUX
41,43 送信回路
42,44 受信回路
50 制御部
60 ADC
70,71 通信制御部
91,92,93,103,104,105 比較器
95 第1補償回路
96 第2補償回路
101 バッテリ
Q1〜Q8,Q22〜Q37,Q40〜Q47,Q50〜60,Q70〜Q80 バイポーラトランジスタ
Q10〜Q21 MOSトランジスタ
R1〜R8,R11〜R14 抵抗
FB1 第1フィードバック回路
FB2 第2フィードバック回路
Claims (10)
- 第1信号を伝達するための第1伝送路と、上記第1信号とは逆位相の第2信号を伝達するための第2伝送路とを用いた差動通信を可能にする受信回路を含み、
上記受信回路は、上記第1信号及び上記第2信号にコモンモードノイズが重畳された場合の電流の減衰分を補うための補償回路を備え、
上記補償回路は、上記第1信号のうち、コモンモードノイズが重畳された場合の電流の減衰分を検出し、それを上記第2信号に加算することで、上記第1信号の減衰分を補うための第1補償回路と、
上記第2信号のうち、コモンモードノイズが重畳された場合の電流の減衰分を検出し、それを上記第1信号に加算することで、上記第2信号の減衰分を補うための第2補償回路と、を含む通信回路。 - 上記受信回路は、上記第1信号を取り込むための第1トランジスタと、
上記第2信号を取り込むための第2トランジスタと、
上記第1トランジスタを介して伝達された上記第1信号と、上記第2トランジスタを介して伝達された上記第2信号とを比較するための比較器と、をさらに含む請求項1記載の通信回路。 - 上記第1補償回路は、上記第1トランジスタに縦続接続された第3トランジスタと、
上記第3トランジスタにカレントミラー接続され、上記第2信号に加算される電流を得る第4トランジスタと、を含み、
上記第2補償回路は、上記第2トランジスタに縦続接続された第5トランジスタと、
上記第5トランジスタにカレントミラー接続され、上記第1信号に加算される電流を得る第6トランジスタと、を含む請求項2記載の通信回路。 - 上記第4トランジスタは、上記第4トランジスタに流れる電流が、上記比較器での比較前の上記第2信号に加算されるように接続され、
上記第6トランジスタは、上記第6トランジスタに流れる電流が、上記比較器での比較前の上記第1信号に加算されるように接続される請求項3記載の通信回路。 - 上記第1伝送路から見た上記受信回路の入力インピーダンスを調整するための第1インピーダンス調整回路と、
上記第2伝送路から見た上記受信回路の入力インピーダンスを調整するための第2インピーダンス調整回路と、を含む請求項4記載の通信回路。 - 上記第1インピーダンス調整回路は、上記第1トランジスタと上記第2トランジスタとの間に設けられた第7トランジスタと、
上記第1トランジスタと上記第7トランジスタとの直列接続ノードの電圧に応じて上記第7トランジスタの動作を制御するための第1フィードバック回路と、を含み、
上記第2インピーダンス調整回路は、上記第4トランジスタと上記第5トランジスタとの間に設けられた第8トランジスタと、
上記第4トランジスタと上記第8トランジスタとの直列接続ノードの電圧に応じて上記第8トランジスタの動作を制御するための第2フィードバック回路と、を含む請求項5記載の通信回路。 - 上記受信回路は、上記第1信号を増幅するための第9トランジスタと、
上記第2信号を増幅するための第10トランジスタと、
上記第9トランジスタの出力と、上記第10トランジスタの出力とを比較するための比較器と、を含む請求項1記載の通信回路。 - 上記第1補償回路は、上記第1信号に重畳されるコモンモードノイズによって上記第1信号とは逆方向に流れる電流を増幅する第11トランジスタと、
上記第11トランジスタの負荷を形成する第12トランジスタと、
上記第12トランジスタにカレントミラー接続され、上記比較器での比較前の上記第2信号に加算される電流を得る第13トランジスタと、を含み、
上記第2補償回路は、上記第2信号に重畳されるコモンモードノイズによって上記第2信号とは逆方向に流れる電流を増幅する第14トランジスタと、
上記第14トランジスタの負荷を形成する第15トランジスタと、
上記第15トランジスタにカレントミラー接続されて、上記比較器での比較前の上記第1信号に加算される電流を得る第16トランジスタと、を含む請求項7記載の通信回路。 - 上記第13トランジスタは、上記第13トランジスタに流れる電流が、上記比較器での比較前の上記第2信号に加算されるように接続され、
上記第16トランジスタは、上記第16トランジスタに流れる電流が、上記比較器での比較前の上記第1信号に加算されるように接続される請求項8記載の通信回路。 - 複数の素電池が互いに直列接続された組電池の電圧を測定するための電圧測定機能部と、
上記電圧測定機能による電圧測定結果を通信可能な通信機能部と、を含み、
上記通信機能部は、第1信号を伝達するための第1伝送路と、上記第1信号とは逆位相の第2信号を伝達するための第2伝送路とを用いた差動通信を可能にする受信回路を含み、
上記受信回路は、上記第1信号及び上記第2信号にコモンモードノイズが重畳された場合の電流の減衰分を補うための補償回路を備え、
上記補償回路は、上記第1信号のうち、コモンモードノイズが重畳された場合の電流の減衰分を検出し、それを上記第2信号に加算することで、上記第1信号の減衰分を補うための第1補償回路と、
上記第2信号のうち、コモンモードノイズが重畳された場合の電流の減衰分を検出し、それを上記第1信号に加算することで、上記第2信号の減衰分を補うための第2補償回路と、を含む半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012143698A JP5860772B2 (ja) | 2012-06-27 | 2012-06-27 | 通信回路及び半導体装置 |
US13/914,499 US8879645B2 (en) | 2012-06-27 | 2013-06-10 | Communication circuit and semiconductor device |
EP13172966.7A EP2680440A3 (en) | 2012-06-27 | 2013-06-20 | Communication circuit and semiconductor device |
US14/504,243 US9054770B2 (en) | 2012-06-27 | 2014-10-01 | Communication circuit and semiconductor device |
US14/732,557 US9264083B2 (en) | 2012-06-27 | 2015-06-05 | Communication circuit and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012143698A JP5860772B2 (ja) | 2012-06-27 | 2012-06-27 | 通信回路及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007683A JP2014007683A (ja) | 2014-01-16 |
JP5860772B2 true JP5860772B2 (ja) | 2016-02-16 |
Family
ID=48746226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012143698A Active JP5860772B2 (ja) | 2012-06-27 | 2012-06-27 | 通信回路及び半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8879645B2 (ja) |
EP (1) | EP2680440A3 (ja) |
JP (1) | JP5860772B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5860772B2 (ja) * | 2012-06-27 | 2016-02-16 | ルネサスエレクトロニクス株式会社 | 通信回路及び半導体装置 |
US9374050B1 (en) * | 2014-07-08 | 2016-06-21 | Linear Technology Corporation | Level-shifting amplifier |
GB2530502A (en) | 2014-09-23 | 2016-03-30 | Nec Corp | Communication system |
US9800133B2 (en) * | 2016-03-22 | 2017-10-24 | Infineon Technologies Ag | Active common mode cancellation |
KR102660729B1 (ko) * | 2016-10-28 | 2024-04-26 | 삼성전자주식회사 | 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592510A (en) * | 1994-03-29 | 1997-01-07 | Apple Computer, Inc. | Common mode early voltage compensation subcircuit for current driver |
KR20010082514A (ko) * | 1998-12-24 | 2001-08-30 | 오카야마 노리오 | 노차간통신시스템 |
JP2000332548A (ja) | 1999-05-12 | 2000-11-30 | Lucent Technol Inc | 信号増幅回路および平衡入出力型差動増幅回路 |
US6826390B1 (en) * | 1999-07-14 | 2004-11-30 | Fujitsu Limited | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
CN1193355C (zh) * | 2000-05-17 | 2005-03-16 | 日本胜利株式会社 | 信息记录媒体及其记录方法 |
JP2003133862A (ja) | 2001-10-26 | 2003-05-09 | Yamaha Corp | 差動増幅器 |
US6661288B2 (en) * | 2002-02-09 | 2003-12-09 | Texas Instruments Incorporated | Apparatus for effecting high speed switching of a communication signal |
US7492841B2 (en) * | 2003-01-30 | 2009-02-17 | Andrew Corporation | Relative phase/amplitude detection system |
US7308044B2 (en) * | 2003-09-30 | 2007-12-11 | Rambus Inc | Technique for receiving differential multi-PAM signals |
JP2005244276A (ja) * | 2004-02-24 | 2005-09-08 | Oki Electric Ind Co Ltd | 差動増幅回路 |
US7570710B1 (en) * | 2004-12-15 | 2009-08-04 | Rf Magic, Inc. | In-phase and quadrature-phase signal amplitude and phase calibration |
US8355428B2 (en) * | 2006-11-09 | 2013-01-15 | Sony Corporation | Data receiving device |
US8396164B2 (en) * | 2008-03-17 | 2013-03-12 | Denso Corporation | Receiving device including impedance control circuit and semiconductor device including impedance control circuit |
WO2010041352A1 (ja) * | 2008-10-08 | 2010-04-15 | パナソニック株式会社 | 受信回路、受信システム |
WO2011058714A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法 |
JP2012124571A (ja) * | 2010-12-06 | 2012-06-28 | Toshiba Corp | 差動信号出力装置、および、携帯機器 |
US8705595B2 (en) * | 2011-05-06 | 2014-04-22 | Telefonaktiebolaget L M Ericsson (Publ) | Digital output power measurement in radio communication systems |
JP5860772B2 (ja) * | 2012-06-27 | 2016-02-16 | ルネサスエレクトロニクス株式会社 | 通信回路及び半導体装置 |
-
2012
- 2012-06-27 JP JP2012143698A patent/JP5860772B2/ja active Active
-
2013
- 2013-06-10 US US13/914,499 patent/US8879645B2/en active Active
- 2013-06-20 EP EP13172966.7A patent/EP2680440A3/en not_active Withdrawn
-
2014
- 2014-10-01 US US14/504,243 patent/US9054770B2/en active Active
-
2015
- 2015-06-05 US US14/732,557 patent/US9264083B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150270858A1 (en) | 2015-09-24 |
US8879645B2 (en) | 2014-11-04 |
US20150016575A1 (en) | 2015-01-15 |
EP2680440A3 (en) | 2017-12-20 |
US9264083B2 (en) | 2016-02-16 |
US20140003562A1 (en) | 2014-01-02 |
EP2680440A2 (en) | 2014-01-01 |
JP2014007683A (ja) | 2014-01-16 |
US9054770B2 (en) | 2015-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5860772B2 (ja) | 通信回路及び半導体装置 | |
US6621273B2 (en) | Voltage measurement apparatus | |
US20160131690A1 (en) | Power source voltage detection apparatus | |
JP4923442B2 (ja) | 差動信号伝送回路および差動信号伝送装置 | |
US7528636B2 (en) | Low differential output voltage circuit | |
KR20190013828A (ko) | 디스플레이 패널 및 그의 게이트 드라이버 온 어레이(goa) 회로의 과전류 보호 회로 | |
JP2011232161A (ja) | 半導体装置及び電池電圧の監視方法 | |
US8823563B1 (en) | Calibration circuit for an analog-to-digital converter | |
US10110179B2 (en) | Audio circuit | |
US20170324239A1 (en) | Electro-static discharge protection circuit | |
CN109959837B (zh) | 一种漏电检测电路 | |
US10429878B2 (en) | Test device | |
CN109164290B (zh) | 悬浮电压采样电路及方法 | |
JP2007057250A (ja) | 高電圧測定装置 | |
JP2020103008A (ja) | スナバ回路、制御回路、及び情報処理装置 | |
US5663673A (en) | Output circuit having at least one external transistor | |
US7952359B2 (en) | Test apparatus having bidirectional differential interface | |
EP3435107A1 (en) | Voltage monitor with a trimming circuit and method therefore | |
US7982542B1 (en) | Power transistor feedback circuit with noise and offset compensation | |
US7348910B2 (en) | Reference module apparatus and method therefor | |
TW201433801A (zh) | 調試電路及具有該調試電路之主機板 | |
KR101790288B1 (ko) | 차동 입력 레벨 쉬프터 | |
US11451202B2 (en) | Signal output circuit | |
US20230268916A1 (en) | Semiconductor device | |
JP2003124788A (ja) | 増幅回路および波形整形回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5860772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |