TW201433801A - 調試電路及具有該調試電路之主機板 - Google Patents

Abstract

本發明涉及一種調試電路及具有該調試電路之主機板。該調試電路用於調整一待測晶片輸入之控制訊號至一預期數值。該待測晶片包括複數控制訊號輸入端、至少一號輸入端及至少一訊號輸出端。該調試電路包括電阻單元及調整單元，該電阻單元包括複數電阻，該複數控制訊號輸入端分別與該複數電阻一一對應相連，該調整單元包括與該電阻單元中之電阻等數目的控制端，該複數控制端分別通過相應電阻連接至每個控制訊號輸入端，用於通過改變輸出至該複數控制端之電壓值改變載入在每個控制訊號輸入端之電位。

Description

調試電路及具有該調試電路之主機板

本發明涉及一種調試電路及具有該調試電路之主機板。

在主機板之設計階段，需要調整主機板上一些晶片中控制訊號輸入端之電訊號值或晶片內部暫存器內資料以達到控制晶片輸出訊號之電壓強弱、跳變時間之快慢等參數之目的。通常，業界採用選擇性地將待測之晶片之複數控制控制訊號輸入端中之部分或全部控制訊號輸入端焊接電阻，再將電阻上拉至電源或下拉至“地”（Ground）。然後觀測待測晶片之輸出訊號是否符合當前需求。當待測晶片之輸出訊號不符合當前要求時，通常，需要熔融電阻以便調整焊接電阻之連接位置或在電路板上重新插入所需之上拉或下拉電阻。如此以來，每次在電路板上焊接電阻或者重新插入所需之上拉或者下拉電阻都會造成時間之浪費，調試效率較低。

有鑑於此，有必要提供一種調試效率較高之調試電路。

還有必要提供一種具有該調試電路之主機板。

一種調試電路，用於調整一待測晶片輸入之控制訊號至一預期數值，該待測晶片包括複數控制訊號輸入端、至少一資料控制訊號輸入端及至少一訊號輸出端，該調試電路包括電阻單元及調整單元，該電阻單元包括複數電阻，該複數控制訊號輸入端分別與該複數電阻一一對應相連，該調整單元包括與該電阻單元中之電阻等數目的控制端，該複數控制端分別通過相應電阻連接至每個控制訊號輸入端，用於通過改變輸出至該複數控制端之電壓值改變載入在每個控制訊號輸入端之電位。

一種主機板，該主機板包括至少一待測晶片，該待測晶片包括複數控制訊號輸入端、至少一資料控制訊號輸入端及訊號輸出端，該主機板還包括一調試電路，用於調整該待測晶片輸入端之控制訊號至一預期數值，該調試電路包括電阻單元及調整單元，該電阻單元包括複數電阻，該複數控制訊號輸入端分別與該複數電阻一一對應相連，該調整單元包括與該電阻單元中之電阻等數目的控制端，該複數控制端分別通過相應電阻連接至每個控制訊號輸入端，用於通過改變輸出至該複數控制端之電壓值改變載入在每個控制訊號輸入端之電位。

與先前技術相較，本發明調試電路及包括該調試電路之主機板將待測晶片中之每個控制訊號輸入端均與電阻單元中之相應電阻相連，該複數控制訊號輸入端分別與該複數電阻一一對應相連，該調整單元包括與該電阻單元中電阻等數目的控制端，該複數控制端分別通過相應電阻連接至每個控制訊號輸入端。通過改變輸出至該複數控制端之電壓值改變載入在每個控制訊號輸入端之電位，進而改變該待測晶片之輸出訊號之大小。實施本發明，不需要調整焊接電阻之連接位置或在主機板上重新插入上拉電阻或下拉電阻，從而達到了提高調試效率之技術效果。

1．．．主機板

10．．．待測晶片

3．．．調試電路

11．．．第一控制訊號輸入端

12．．．第二控制訊號輸入端

13．．．第三控制訊號輸入端

14．．．第四控制訊號輸入端

15．．．第五控制訊號輸入端

16．．．訊號輸出端

17．．．資料控制訊號輸入端

31．．．電阻單元

33．．．調整單元

35．．．判斷單元

331．．．開關單元

333．．．第一檢測電源

335．．．第二檢測電源

331a-331e．．．控制端

SW1．．．第一雙端切換開關

SW2．．．第二雙端切換開關

SW3．．．第三雙端切換開關

SW4．．．第四雙端切換開關

SW5．．．第五雙端切換開關

a．．．第一端

b．．．第二端

c．．．第三端

R1-R5．．．電阻

圖1為本發明調試電路用於檢測待測晶片一較佳實施方式之示意圖。

下面將結合附圖對本發明作具體介紹。

請參閱圖1，其為本發明調試電路用於檢測待測晶片一較佳實施方式之示意圖。該調試電路3用於調整一主機板1上一待測晶片10輸入之控制訊號至預期數值。該待測晶片10包括複數控制訊號輸入端、至少一資料控制訊號輸入端17及至少一訊號輸出端16，可以理解，該控制晶片10依據控制訊號輸入端輸入之控制訊號對該資料控制訊號輸入端17之輸入訊號進行調整轉換，以便控制該至少一訊號輸出端16之訊號輸出。以本實施方式中之該待測晶片10包括五個控制訊號輸入端為例進行描述，為方便描述，將該五個控制訊號輸入端分別命名為第一控制訊號輸入端11、第二控制訊號輸入端12、第三控制訊號輸入端13、第四控制訊號輸入端14及第五控制訊號輸入端15。可舉例說明地，該待測晶片10可為連接在主機板上之主控晶片(Host Controller)與硬碟之間之收發器(Transceiver)，用於實現主控晶片與硬碟之間之資料互連。相應地，該五個控制訊號輸入端11-15可為收發器之訊號輸入引腳。以該收發器為型號DS64BR401SQ為例，該控制訊號輸入端可以為收發器之IA_0+、IA_0-、IA_1+、IA_1-、IA_2+、IA_2-、IA_3+、IA_3-等訊號輸入引腳。

該調試電路3包括電阻單元31、調整單元33及判斷單元35。該電阻單元31包含複數電阻，在本實施方式中，該電阻單元31包括與待測晶片10之控制訊號輸入端11-15等數目且一一對應連接之電阻，即電阻R1、電阻R2、電阻R3、電阻R4及電阻R5。具體地，該第一控制訊號輸入端11連接該電阻R1，該第二控制訊號輸入端12連接該電阻R2，該第三控制控制訊號輸入端13連接該電阻R3，該第四控制控制訊號輸入端14連接該電阻R4，該第五控制控制訊號輸入端15連接該電阻R5。在此，該控制控制訊號輸入端11-15與相應電阻R1-R5連接時可採用但並不局限於焊接或者插接之方式。

該調整單元33包括與電阻單元31之電阻等數目的控制端331a-331e，該複數控制端331a-331e分別通過相應電阻R1-R5連接至每個控制訊號輸入端11-15。該調整單元33用於通過改變輸出至該複數控制端331a-331e之電壓值改變載入在每個控制訊號輸入端11-15上之電位。

該調整單元33進一步包括開關單元331、第一檢測電源333及第二檢測電源335。該第一檢測電源333及第二檢測電源335用於提供改變控制端之電位所需要之電壓。在本實施方式中，該第一檢測電源333為該控制端提供高電位電壓，如5V電壓，該第二檢測電源335為該控制端提供低電位之電壓，如接地電壓。該開關單元331用於選擇與第一檢測電源333還是第二檢測電源335電連接，以改變輸出至該複數控制端331a-331e之電壓值。

具體地，該開關單元331包括與控制端等數目的複數雙端切換開關，在本實施方式中，由於該待測晶片10之控制端之數目為五個，則該開關單元331中包括之雙端切換開關之數目也為5個，為方便描述，將這五個雙端切換開關分別命名為第一雙端切換開關SW1、第二雙端切換開關SW2、第三雙端切換開關SW3、第四雙端切換開關SW4及第五雙端切換開關SW5。每個雙端切換開關包括第一端a、第二端b及第三端c。每個雙端切換開關之第一端a分別經由一控制端及一電阻連接至相應之控制訊號輸入端，每個雙端切換開關之第二端b均與該第一檢測電源333相連接，每個雙端切換開關之第三端c均與第二檢測電源335相連。當雙端切換開關之第一端a與該第二端b相連時，該第一檢測電源333之電壓通過該雙端切換開關及相應電阻載入至相應之控制訊號輸入端，此時該控制訊號輸入端之電位為“1”。當該第一端a與該第三端c相連時，則該待測晶片10之相應之控制訊號輸入端接地，此時該控制訊號輸入端之電位為“0”。該待測晶片10之控制訊號輸入端11-15分別載入相應電位，相應地，該待測晶片10內部用於寄存控制訊號之暫存器中也相應存儲代表電位高低之數值組合。舉例而言，在圖1中，由於該第一雙端切換開關SW1、該第三雙端切換開關SW3及該第四雙端切換開關SW4之第一端a分別與第三端c相連，因此，該第一控制訊號輸入端11、第三控制訊號輸入端13及第四控制訊號輸入端14與第二檢測電源335相連，此時，該第一控制訊號輸入端11、第三控制訊號輸入端13及第四控制訊號輸入端14之數值均為“0”。該第二雙端切換開關SW2及第五雙端切換開關SW5之第一端a分別與第二端b相連，因此，該第一檢測電源333之電壓載入於該第二控制訊號輸入端12及該第五控制訊號輸入端15，此時，該第二控制訊號輸入端12及該第五控制訊號輸入端15之數值均為“1”。此時，該待測晶片10中暫存器內寄存之數值為“01001”。

該判斷單元35連接該訊號輸出端16，該待測晶片10依據自控制訊號輸入端接收到控制訊號或寄存在暫存器內部之數值，控制輸出訊號經由該訊號輸出端16輸出。該判斷單元35讀取該待測晶片10之輸出訊號，並將讀取到之輸出訊號之參數與該判斷單元35內預存之標準訊號之參數進行比較。具體地，該判斷單元35獲取該待測晶片10之輸出訊號之電壓幅值、變換週期及頻率等參數，並將該輸出訊號之參數與預存之標準訊號之參數進行比較。若該輸出訊號之參數與該預存之標準訊號之參數間之差異大於一預定範圍內時，則認為該輸出訊號與該預存之標準訊號不相同，則根據該輸出訊號之情況調整該調整單元33中各個開關單元331之狀態，改變載入在每個控制訊號輸入端之電位，同時起到相應調整該待測晶片10中暫存器之數值之目的。當該輸出訊號之參數與該預存之標準訊號之參數相同或者差異在一預定範圍內時，則認為該輸出訊號與該預存之標準訊號相同。此時，保持該調整單元33中各個開關單元331之連接狀態不變，載入在該待測晶片10各控制訊號輸入端上之控制訊號符合當前需求，相應地，用於寄存該控制訊號之暫存器內之數值之調整過程完成。

可以理解，本發明之開關單元還可為其他之切換開關，如：每一雙端切換開關可由一串聯之NMOS(Negative Mental Oxide Semiconductor, NMOS)開關管及PMOS(Positive Mental Oxide Semiconductor, PMOS)開關管構成，其中一開關管之汲極接第一檢測電源333，源極與另一開關管之汲極相連，且作為該開關單元51之一控制端與相應之一電阻相連，另一開關管之源極接該第二檢測電源335，二開關管之閘極用於接收一開關控制訊號，該開關控制訊號可來自一控制器。

與先前技術相較，本發明調試電路10及包括該調試電路10之主機板將待測晶片10中之每個控制訊號輸入端均與電阻單元31中之相應電阻相連，該複數控制訊號輸入端11-15分別與該複數電阻一一對應相連，該調整單元33包括與該電阻單元31中電阻等數目的控制端，該複數控制端分別通過相應電阻連接至每個控制訊號輸入端。通過改變輸出至該複數控制端之電壓值改變載入在每個控制訊號輸入端之電位，進而改變該待測晶片10之輸出訊號之大小。實施本發明，不需要調整焊接電阻之連接位置或在主機板上重新插入上拉電阻或下拉電阻，從而達到了提高調試效率之技術效果。

雖然本發明以優選實施方式揭示如上，然其並非用以限定本發明，任何本領域技術人員，在不脫離本發明之精神和範圍內，當可做各種之變化，這些依據本發明精神所做之變化，都應包含在本發明所要求之保護範圍之內。

1．．．主機板

10．．．待測晶片

3．．．調試電路

11．．．第一控制訊號輸入端

12．．．第二控制訊號輸入端

13．．．第三控制訊號輸入端

14．．．第四控制訊號輸入端

15．．．第五控制訊號輸入端

16．．．訊號輸出端

17．．．資料控制訊號輸入端

31．．．電阻單元

33．．．調整單元

35．．．判斷單元

331．．．開關單元

333．．．第一檢測電源

335．．．第二檢測電源

331a-331e．．．控制端

SW1．．．第一雙端切換開關

SW2．．．第二雙端切換開關

SW3．．．第三雙端切換開關

SW4．．．第四雙端切換開關

SW5．．．第五雙端切換開關

a．．．第一端

b．．．第二端

c．．．第三端

R1-R5．．．電阻

Claims (12)

1. 一種調試電路，用於調整一待測晶片輸入之控制訊號至一預期數值，該待測晶片包括複數控制訊號輸入端、至少一資料控制訊號輸入端及至少一訊號輸出端，其中，該調試電路包括電阻單元及調整單元，該電阻單元包括複數電阻，該複數控制訊號輸入端分別與該複數電阻一一對應相連，該調整單元包括與該電阻單元中之電阻等數目的控制端，該複數控制端分別通過相應電阻連接至每個控制訊號輸入端，用於通過改變輸出至該複數控制端之電壓值改變載入在每個控制訊號輸入端之電位。
2. 如請求項第1項所述之調試電路，其中，該調整單元包括開關單元、第一檢測電源及第二檢測電源，該第一檢測電源及該第二檢測電源用於提供改變該控制端之電位所需之電壓，該開關單元用於選擇與該第一檢測電源還是第二檢測電源電連接，以改變輸出至該複數控制端之電壓值。
3. 如請求項第2項所述之調試電路，其中，該開關單元包括與該控制端等數目的複數雙端切換開關，該雙端切換開關包括第一端、第二端及第三端，每個雙端切換開關之第一端分別經由一控制端及一電阻連接至相應之控制訊號輸入端，每個雙端切換開關之第二端連接該第一檢測電源，每個雙端切換開關之第三端連接該第二檢測電源，該雙端切換開關通過該第一端連接該第二端或該第一端連接該第三端以控制該第一檢測電源及該第二檢測電源提供給每個控制端之電通路之斷開與連接。
4. 如請求項第2項所述之調試電路，其中，該第一檢測電源之電壓值為5V，該第二檢測電源提供一接地訊號。
5. 如請求項第2項所述之調試電路，其中，每一雙開關單元由一串聯之NMOS開關管及PMOS開關管構成，其中，一開關管之汲極接該第一檢測電源，源極與另一開關管之汲極相連，且作為該開關單元之一控制端與相應之一電阻相連，另一開關管之源極接該第二檢測電源，二開關管之閘極用於接收一開關控制訊號。
6. 如請求項第1項所述之調試電路，其中，該調試電路還包括判斷單元，該判斷單元連接該訊號輸出端，用於讀取該待測晶片之輸出訊號，並將讀取到之輸出訊號之參數與該判斷單元內預存之標準訊號之參數進行比較，當該輸出訊號之參數與該預存之標準訊號之參數相同或者差異在一預定範圍內時，則該判斷單元認為該輸出訊號與該預存之標準訊號相同。
7. 一種主機板，該主機板包括至少一待測晶片，該待測晶片包括複數控制訊號輸入端、至少一資料控制訊號輸入端及訊號輸出端，其中，該主機板還包括一調試電路，用於調整該待測晶片輸入端之控制訊號至一預期數值，該調試電路包括電阻單元及調整單元，該電阻單元包括複數電阻，該複數控制訊號輸入端分別與該複數電阻一一對應相連，該調整單元包括與該電阻單元中之電阻等數目的控制端，該複數控制端分別通過相應電阻連接至每個控制訊號輸入端，用於通過改變輸出至該複數控制端之電壓值改變載入在每個控制訊號輸入端之電位。
8. 如請求項第7項所述之主機板，其中，該調整單元包括開關單元、第一檢測電源及第二檢測電源，該第一檢測電源及該第二檢測電源用於提供改變該控制端之電位所需之電壓，該開關單元用於選擇與該第一檢測電源還是第二檢測電源電連接，以改變輸出至該複數控制端之電壓值。
9. 如請求項第8項所述之主機板，其中，該開關單元包括與該控制端等數目的複數雙端切換開關，該雙端切換開關包括第一端、第二端及第三端，每個雙端切換開關之第一端分別經由一控制端及一電阻連接至相應之控制訊號輸入端，每個雙端切換開關之第二端連接該第一檢測電源，每個雙端切換開關之第三端連接該第二檢測電源，該雙端切換開關通過該第一端連接該第二端或該第一端連接該第三端以控制該第一檢測電源及該第二檢測電源提供給每個控制端之電通路之斷開與連接。
10. 如請求項第8項所述之主機板，其中，該第一檢測電源之電壓為5V，該第二檢測電源提供一接地訊號。
11. 如請求項第8項所述之主機板，其中，每一雙開關單元由一串聯之NMOS開關管及PMOS開關管構成，其中，一開關管之汲極接該第一檢測電源，源極與另一開關管之汲極相連，且作為該開關單元之一控制端與相應之一電阻相連，另一開關管之源極接該第二檢測電源，二開關管之閘極用於接收一開關控制訊號。
12. 如請求項第1項所述之主機板，其中，該調試電路還包括判斷單元，該判斷單元連接該訊號輸出端，用於讀取該待測晶片之輸出訊號，並將讀取到之輸出訊號之參數與該判斷單元內預存之標準訊號之參數進行比較，當該輸出訊號之參數與該預存之標準訊號之參數相同或者差異在一預定範圍內時，則該判斷單元認為該輸出訊號與該預存之標準訊號相同。