WO2023116299A1 - 芯片内干扰测试方法和芯片内干扰测试系统 - Google Patents
芯片内干扰测试方法和芯片内干扰测试系统 Download PDFInfo
- Publication number
- WO2023116299A1 WO2023116299A1 PCT/CN2022/132959 CN2022132959W WO2023116299A1 WO 2023116299 A1 WO2023116299 A1 WO 2023116299A1 CN 2022132959 W CN2022132959 W CN 2022132959W WO 2023116299 A1 WO2023116299 A1 WO 2023116299A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- noise amplifier
- chip
- interference
- low
- low noise
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Definitions
- the S21 parameter waveform is the The interference waveform curve of the second low noise amplifier to the first low noise amplifier, and the S21 parameter waveform satisfies the following interference definition formula:
- both the first component and the second component are resistors.
- a vector network analyzer the vector network analyzer includes a first detection channel port and a second detection channel port; the input end of the second low noise amplifier is connected to the first detection channel port of the vector network analyzer, so The output end of the first low noise amplifier is connected to the second detection channel port of the vector network analyzer;
- the second component, the first terminal of the second component is connected to the output terminal of the second low noise amplifier, and the impedance matching of the second component is 50 ohms.
- Step S3. Obtain an interference waveform image.
- the S21 parameter waveform is the interference waveform curve of the second low noise amplifier to the first low noise amplifier, and the S21 parameter waveform satisfies the following interference definition formula:
- the in-chip interference test system 100 is tested by the in-chip interference test method to obtain the S21 parameter waveform.
- FIG. 4 is a waveform diagram of S21 parameters generated by the test of the embodiment of the present invention. Testers can obtain the interference waveform curve of the second low-noise amplifier LNA2 to the first low-noise amplifier LNA1 according to the S21 parameter waveform diagram in Fig.
- the testing system 100 is easy to operate and has high testing efficiency.
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种芯片内干扰测试方法和测试系统（100），方法包括步骤：搭建测试环境（S1），将第一低噪声放大器（LNA1）的输入端（A1）连接至第一元器件（R1）的第一端，第一低噪声放大器（LNA1）的输出端（B1）连接至矢量网络分析仪（E1）的第二探测通道端口；并将第二低噪声放大器（LNA2）的输入端（A2）连接至矢量网络分析仪（E1）的第一探测通道端口，第二低噪声放大器（LNA2）的输出端（B2）连接至第二元器件（R2）的第一端；控制设备（C1）的信号控制输出端连接至待测芯片（U1）的信号控制输入端；供电并启动工作（S2）；获得干扰波形图像（S3），通过控制设备（C1）将第一低噪声放大器（LNA1）和第二低噪声放大器（LNA2）同时打开，将S21参数波形在矢量网络分析仪（E1）上显示。方法易于操作且测试效率高。
Description
本发明涉及芯片测试技术领域，尤其涉及一种芯片内干扰测试方法和芯片内干扰测试系统。
随着低噪声放大器的应用越来越广泛，低噪声放大器的性能指标要求高，集成多个低噪声放大器的芯片之间的干扰影响到低噪声放大器的性能指标，测试芯片内多个低噪声放大器的干扰测试成为重要测试指标。
相关技术中的测试芯片内多个低噪声放大器的测试系统,请参考图1所示，相关技术中的测试系统包括测试芯片CHIP、信号源设备M1、频谱仪M2、移动产业处理器接口(Mobile Industry Processor Interface简称MIPI)盒子M3、电源设备M4、第一元器件Z1以及第二元器件Z2。测试芯片CHIP包括第一低噪声放大器LNAA和第二低噪声放大器LNAB。相关技术中的测试系统连接关系为：所述第一低噪声放大器LNA的输入端连接至阻抗匹配为50欧姆的第一元器件LNAA的第一端，所述第一低噪声放大器的输出端连接至频谱仪M2的输入端；所述第二低噪声放大器LNAB的输入端连接至所述信号源设备M1的信号输出端，所述第二低噪声放大器LNAB的输出端连接至另一个阻抗匹配为50欧姆的第二元器件的第一端；移动产业处理器接口盒子M3的信号控制输出端连接至所述测试芯片CHIP的信号控制输入端；所述电源设备M4的电源电压输出端连接至所述测试芯片CHIP的电源电压输入端。
然而，相关技术中的测试系统需要信号源设备M1和频谱仪M2两台设备，测试人员对两台设备的调试和操作较为复杂，测试的时间长，造成测试的效率较低。
因此，实有必要提供一种新的方法和测试系统解决上述问题。
发明内容
针对以上现有技术的不足，本发明提出一种易于操作且测试效率高的芯片内干扰测试方法和芯片内干扰测试系统。
为了解决上述技术问题，第一方面，本发明的实施例提供了一种芯片内干扰测试方法，其用于测试待测芯片内的任意两个低噪声放大器之间的干扰，所述待测芯片包括第一低噪声放大器和第二低噪声放大器，提供控制设备和矢量网络分析仪，所述芯片内干扰测试方法包括如下步骤：
搭建测试环境，将所述第一低噪声放大器的输入端连接至阻抗匹配为50欧姆的第一元器件的第一端，所述第一低噪声放大器的输出端连接至所述矢量网络分析仪的第二探测通道端口；将所述第二低噪声放大器的输入端连接至所述矢量网络分析仪的第一探测通道端口，所述第二低噪声放大器的输出端连接至另一个阻抗匹配为50欧姆的第二元器件的第一端；所述控制设备的信号控制输出端连接至所述待测芯片的信号控制输入端；
供电并启动工作，将所述矢量网络分析仪和所述控制设备进行供电并进入工作模式，所述待测芯片上电启动；
获得干扰波形图像，通过所述控制设备将所述第一低噪声放大器和所述第二低噪声放大器同时打开，将S21参数波形在所述矢量网络分析仪上显示；所述S21参数波形为所述第二低噪声放大器对所述第一低噪声放大器的干扰波形曲线，且所述S21参数波形满足如下的干扰定义公式：
C＝10log(Pb1)-10log(Pa2)，C为干扰量，Pb1为所述第二探测通道端口的信号输出功率，Pa2为所述第一探测通道端口的信号输入功率。
优选的，所述控制设备为移动产业处理器接口2.0盒子或者移动产业处理器接口3.0盒子。
优选的，所述待测芯片包括多组低噪声放大器组，每组所述低噪声放大器组包括一个所述第一低噪声放大器和一个所述第二低噪声放大器，所述矢量网络分析仪包括多组端口组，每组所述端口组包括一个所述第一探测通道端口和一个所述第二探测通道端口， 每一组所述低噪声放大器组对应其中一组所述端口组并生成一个所述S21参数波形，多个所述S21参数波形可同时显示在所述矢量网络分析仪上。
优选的，所述待测芯片上电启动通过所述待测芯片连接至电源设备实现。
优选的，所述第一探测通道端口输出的信号为-30dBm的信号。
优选的，所述第一元器件和所述第二元器件均为电阻。
第二方面，本发明的实施例提供了一种芯片内干扰测试系统，所述芯片内干扰测试系统应用如本发明的实施例提供的上述芯片内干扰测试方法，所述芯片内干扰测试系统包括：
待测芯片，所述待测芯片包括第一低噪声放大器和第二低噪声放大器；
电源设备，所述电源设备用于给所述待测芯片供电，所述电源设备的电源电压输出端连接至所述待测芯片的电源电压输入端，所述电源设备的接地端口连接至所述待测芯片的第一接地端口；
矢量网络分析仪，所述矢量网络分析仪包括第一探测通道端口和第二探测通道端口；所述第二低噪声放大器的输入端连接至所述矢量网络分析仪的第一探测通道端口，所述第一低噪声放大器的输出端连接至矢量网络分析仪的第二探测通道端口；
控制设备，所述控制设备用于控制所述第一低噪声放大器和所述第二低噪声放大器开启和关断，所述控制设备的信号控制输出端连接至所述待测芯片的信号控制输入端，
第一元器件，所述第一元器件的第一端连接至所述第一低噪声放大器的输入端，所述第一元器件的阻抗匹配为50欧姆；
第二元器件，所述第二元器件的第一端连接至所述第二低噪声放大器的输出端，所述第二元器件的阻抗匹配为50欧姆。
优选的，所述控制设备为移动产业处理器接口2.0盒子或者移动产业处理器接口3.0盒子，所述控制设备的接地端口连接至所述待测芯片的第二接地端口；所述控制设备的时钟输出端连接至所述待测芯片的时钟输入端；所述控制设备的数据输出端连接至所述待 测芯片的数据输入端；所述控制设备的VIO输出端连接至所述待测芯片的VIO输入端。
优选的，所述控制设备为移动产业处理器接口2.0盒子。
优选的，所述第一元器件和所述第二元器件均为50欧姆的电阻。
与相关技术相比，本发明的芯片内干扰测试方法和芯片内干扰测试系统通过将所述第一低噪声放大器的输入端连接至阻抗匹配为50欧姆的第一元器件的第一端，所述第一低噪声放大器的输出端连接至矢量网络分析仪的第二探测通道端口；并将所述第二低噪声放大器的输入端连接至所述矢量网络分析仪的第一探测通道端口，所述第二低噪声放大器的输出端连接至另一个阻抗匹配为50欧姆的第二元器件的第一端。并通过所述控制设备将所述第一低噪声放大器和所述第二低噪声放大器同时打开，将S21参数波形在所述矢量网络分析仪上显示。从而使得本发明的技术方案只需要一台矢量网络分析仪进行测试操作，测试系统简单并易于操作，避免了相关技术的测试系统需要两台设备进行调试和操作，从而使得本申请的技术方案易于操作且测试效率高。
下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中，
图1为相关技术的测试系统的电路图；
图2为本发明实施例提供的芯片内干扰测试方法的流程框图；
图3为本发明的芯片内干扰测试系统的电路图；
图4为本发明实施例测试产生的S21参数波形图。
下面结合附图详细说明本发明的具体实施方式。
在此记载的具体实施方式/实施例为本发明的特定的具体实施 方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。
本发明实施例提供一种芯片内干扰测试方法。所述芯片内干扰测试方法用于测试待测芯片内的任意两个低噪声放大器之间的干扰。所述待测芯片包括第一低噪声放大器和第二低噪声放大器
请参考图2所示，图2为本发明实施例提供的芯片内干扰测试方法的流程框图。所述芯片内干扰测试方法提供控制设备和矢量网络分析仪。
所述芯片内干扰测试方法包括如下步骤：
步骤S1、搭建测试环境。
将所述第一低噪声放大器的输入端连接至阻抗匹配为50欧姆的第一元器件的第一端，所述第一低噪声放大器的输出端连接至所述矢量网络分析仪的第二探测通道端口；将所述第二低噪声放大器的输入端连接至所述矢量网络分析仪的第一探测通道端口，所述第二低噪声放大器的输出端连接至另一个阻抗匹配为50欧姆的第二元器件的第一端；所述控制设备的信号控制输出端连接至所述待测芯片的信号控制输入端。
所述控制设备为移动产业处理器接口2.0盒子或者移动产业处理器接口3.0盒子。本实施方式中，所述控制设备为移动产业处理器接口2.0盒子。当然，不限于此，用于实现控制所述待测芯片内的所述第一低噪声放大器和所述第二低噪声放大器开启和关断的设备均可以，例如MPU处理器。
本实施方式中，所述第一元器件和所述第二元器件均为电阻。当然，其他可以阻抗匹配为50欧姆的器件也是可以的。
步骤S2、供电并启动工作。
将所述矢量网络分析仪和所述控制设备进行供电并进入工作 模式，所述待测芯片上电启动。
本实施方式中，所述第一探测通道端口输出的信号为-30dBm的信号。所述待测芯片上电启动通过所述待测芯片连接至电源设备实现。
步骤S3、获得干扰波形图像。
通过所述控制设备将所述第一低噪声放大器和所述第二低噪声放大器同时打开，将所述矢量网络分析仪自有的S21参数波形在所述矢量网络分析仪上显示。
所述S21参数波形为所述第二低噪声放大器对所述第一低噪声放大器的干扰波形曲线，且所述S21参数波形满足如下的干扰定义公式：
C＝10log(Pb1)-10log(Pa2)，C为干扰量，Pb1为所述第二探测通道端口的信号输出功率，Pa2为所述第一探测通道端口的信号输入功率。
为了提高测试效率，本发明的芯片内干扰测试方法同时可以测试多个低噪声放大器。在另外的实施方式中，具体为：所述待测芯片包括多组低噪声放大器组，每组所述低噪声放大器组包括一个所述第一低噪声放大器和一个所述第二低噪声放大器，所述矢量网络分析仪包括多组端口组，每组所述端口组包括一个所述第一探测通道端口和一个所述第二探测通道端口，每一组所述低噪声放大器组对应其中一组所述端口组并生成一个所述S21参数波形，多个所述S21参数波形可同时显示在所述矢量网络分析仪上。
由上述可得：本发明的技术方案只需要一台矢量网络分析仪进行测试操作，测试系统简单并易于操作，避免了相关技术的测试系统需要两台设备进行调试和操作，从而使得本申请的技术方案易于操作且测试效率高。
本发明还提供一种芯片内干扰测试系统100。所述芯片内干扰测试系统100应用所述芯片内干扰测试方法。
请参考图3所示，图3为本发明的芯片内干扰测试系统的电路图。所述芯片内干扰测试系统100包括待测芯片U1、电源设备S1、 矢量网络分析仪E1、控制设备C1、第一元器件R1以及第二元器件R2。
所述待测芯片U1包括第一低噪声放大器LNA1和第二低噪声放大器LNA2。
所述电源设备S1用于给所述待测芯片U1供电。所述电源设备S1的电源电压输出端连接至所述待测芯片U1的电源电压输入端。即所述电源设备S1的电源电压输出端和所述待测芯片U1的电源电压输入端均连接至电源电压VDD。
所述电源设备S1的接地端口连接至所述待测芯片U1的第一接地端口。即所述电源设备S1的接地端口和所述待测芯片U1的第一接地端口均连接至接地GND。
本实施方式中，所述电源设备S1为精密电源设备。
所述矢量网络分析仪E1包括第一探测通道端口和第二探测通道端口。所述第二低噪声放大器LNA2的输入端A2连接至所述矢量网络分析仪E1的第一探测通道端口。所述第一低噪声放大器LNA1的输出端B1连接至矢量网络分析仪E1的第二探测通道端口。
所述控制设备C1用于控制所述第一低噪声放大器LNA1和所述第二低噪声放大器LNA2开启和关断。所述控制设备C1的信号控制输出端连接至所述待测芯片U1的信号控制输入端。
所述控制设备C1为移动产业处理器接口2.0盒子或者移动产业处理器接口3.0盒子。本实施方式中，所述控制设备C1为移动产业处理器接口2.0盒子。所述控制设备C1的接地端口连接至所述待测芯片U1的第二接地端口。即所述控制设备C1的接地端口和所述待测芯片U1的第二接地端口均连接至接地GND。
所述控制设备C1的时钟输出端连接至所述待测芯片U1的时钟输入端。即所述控制设备C1的时钟输出端和所述待测芯片U1的时钟输入端传输的信号均为CLOCK。
所述控制设备C1的数据输出端连接至所述待测芯片U1的数据输入端。即所述控制设备C1的数据输出端和所述待测芯片U1 的数据输入端传输的信号均为DATA。
所述控制设备C1的VIO输出端连接至所述待测芯片U1的VIO输入端。即所述控制设备C1的VIO输出端和所述待测芯片U1的VIO输入端传输的信号均为VIO。
所述第一元器件R1的第一端连接至所述第一低噪声放大器LNA1的输入端A1。所述第一元器件R1的阻抗匹配为50欧姆。
所述第二元器件R2的第一端连接至所述第二低噪声放大器LNA2的输出端B2。所述第二元器件R2的阻抗匹配为50欧姆。
其中，所述第一元器件R1和所述第二元器件R2均为50欧姆的电阻。
将所述芯片内干扰测试系统100通过所述芯片内干扰测试方法进行测试获得所述S21参数波形。请参考图4所示，图4为本发明实施例测试产生的S21参数波形图。测试人员可以根据图4中的S21参数波形图获得所述第二低噪声放大器LNA2对所述第一低噪声放大器LNA1的干扰波形曲线，该操作过程简单并易于操作，从而使得所述芯片内干扰测试系统100易于操作且测试效率高。
需要指出的是，待测芯片U1、电源设备S1、矢量网络分析仪E1、控制设备C1、第一元器件R1以及第二元器件R2均为本领域常用的设备和元器件，矢量网络分析仪E1和控制设备C1采用设备自带的固有的程序分别实现其功能，具体指标和型号根据实际测试需要进行选择，在此，不作赘述。
与相关技术相比，本发明的芯片内干扰测试方法和芯片内干扰测试系统通过将所述第一低噪声放大器的输入端连接至阻抗匹配为50欧姆的第一元器件的第一端，所述第一低噪声放大器的输出端连接至矢量网络分析仪的第二探测通道端口；并将所述第二低噪声放大器的输入端连接至所述矢量网络分析仪的第一探测通道端口，所述第二低噪声放大器的输出端连接至另一个阻抗匹配为50欧姆的第二元器件的第一端。并通过所述控制设备将所述第一低噪声放大器和所述第二低噪声放大器同时打开，将S21参数波形在所述矢量网络分析仪上显示。从而使得本发明的技术方案只需要一台 矢量网络分析仪进行测试操作，测试系统简单并易于操作，避免了相关技术的测试系统需要两台设备进行调试和操作，从而使得本申请的技术方案易于操作且测试效率高。
需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。
Claims (10)
- 一种芯片内干扰测试方法，其用于测试待测芯片内的任意两个低噪声放大器之间的干扰，所述待测芯片包括第一低噪声放大器和第二低噪声放大器，其特征在于，提供控制设备和矢量网络分析仪，所述芯片内干扰测试方法包括如下步骤：搭建测试环境，将所述第一低噪声放大器的输入端连接至阻抗匹配为50欧姆的第一元器件的第一端，所述第一低噪声放大器的输出端连接至所述矢量网络分析仪的第二探测通道端口；将所述第二低噪声放大器的输入端连接至所述矢量网络分析仪的第一探测通道端口，所述第二低噪声放大器的输出端连接至另一个阻抗匹配为50欧姆的第二元器件的第一端；所述控制设备的信号控制输出端连接至所述待测芯片的信号控制输入端；供电并启动工作，将所述矢量网络分析仪和所述控制设备进行供电并进入工作模式，所述待测芯片上电启动；获得干扰波形图像，通过所述控制设备将所述第一低噪声放大器和所述第二低噪声放大器同时打开，将S21参数波形在所述矢量网络分析仪上显示；所述S21参数波形为所述第二低噪声放大器对所述第一低噪声放大器的干扰波形曲线，且所述S21参数波形满足如下的干扰定义公式：C＝10log(Pb1)-10log(Pa2)，C为干扰量，Pb1为所述第二探测通道端口的信号输出功率，Pa2为所述第一探测通道端口的信号输入功率。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述控制设备为移动产业处理器接口2.0盒子或者移动产业处理器接口3.0盒子。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述待测芯片包括多组低噪声放大器组，每组所述低噪声放大器组包括一个所述第一低噪声放大器和一个所述第二低噪声放大器，所述矢量网络分析仪包括多组端口组，每组所述端口组包括一个所述 第一探测通道端口和一个所述第二探测通道端口，每一组所述低噪声放大器组对应其中一组所述端口组并生成一个所述S21参数波形，多个所述S21参数波形可同时显示在所述矢量网络分析仪上。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述待测芯片上电启动通过所述待测芯片连接至电源设备实现。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述第一探测通道端口输出的信号为-30dBm的信号。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述第一元器件和所述第二元器件均为电阻。
- 一种芯片内干扰测试系统，其特征在于，所述芯片内干扰测试系统包括：待测芯片，所述待测芯片包括第一低噪声放大器和第二低噪声放大器；电源设备，所述电源设备用于给所述待测芯片供电，所述电源设备的电源电压输出端连接至所述待测芯片的电源电压输入端，所述电源设备的接地端口连接至所述待测芯片的第一接地端口；矢量网络分析仪，所述矢量网络分析仪包括第一探测通道端口和第二探测通道端口；所述第二低噪声放大器的输入端连接至所述矢量网络分析仪的第一探测通道端口，所述第一低噪声放大器的输出端连接至矢量网络分析仪的第二探测通道端口；控制设备，所述控制设备用于控制所述第一低噪声放大器和所述第二低噪声放大器开启和关断，所述控制设备的信号控制输出端连接至所述待测芯片的信号控制输入端，第一元器件，所述第一元器件的第一端连接至所述第一低噪声放大器的输入端，所述第一元器件的阻抗匹配为50欧姆；第二元器件，所述第二元器件的第一端连接至所述第二低噪声放大器的输出端，所述第二元器件的阻抗匹配为50欧姆。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述控制设备为移动产业处理器接口2.0盒子或者移动产业处理器接口3.0盒子，所述控制设备的接地端口连接至所述待测芯片的 第二接地端口；所述控制设备的时钟输出端连接至所述待测芯片的时钟输入端；所述控制设备的数据输出端连接至所述待测芯片的数据输入端；所述控制设备的VIO输出端连接至所述待测芯片的VIO输入端。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述控制设备为移动产业处理器接口2.0盒子。
- 根据权利要求1所述的芯片内干扰测试方法，其特征在于，所述第一元器件和所述第二元器件均为50欧姆的电阻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111585219.9 | 2021-12-22 | ||
| CN202111585219.9A CN114264935A (zh) | 2021-12-22 | 2021-12-22 | 芯片内干扰测试方法和芯片内干扰测试系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2023116299A1 true WO2023116299A1 (zh) | 2023-06-29 |
Family
ID=80829072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2022/132959 WO2023116299A1 (zh) | 2021-12-22 | 2022-11-18 | 芯片内干扰测试方法和芯片内干扰测试系统 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114264935A (zh) |
| WO (1) | WO2023116299A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114264935A (zh) * | 2021-12-22 | 2022-04-01 | 深圳飞骧科技股份有限公司 | 芯片内干扰测试方法和芯片内干扰测试系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130033270A1 (en) * | 2011-08-03 | 2013-02-07 | Hon Hai Precision Industry Co., Ltd. | Electromagnetic interference test sytem with self-checking function and self-checking method |
| CN103605066A (zh) * | 2013-08-30 | 2014-02-26 | 西安空间无线电技术研究所 | 一种单台功率放大器测试无源互调系统 |
| CN105137243A (zh) * | 2015-09-10 | 2015-12-09 | 西安电子科技大学 | 一种测定低噪放退化功率阈值和损伤功率阈值的方法 |
| CN110470973A (zh) * | 2019-08-05 | 2019-11-19 | 浙江铖昌科技有限公司 | 一种低噪放芯片噪声系数自动化在片测试系统 |
| CN214011427U (zh) * | 2020-11-27 | 2021-08-20 | 紫光同芯微电子有限公司 | 一种集成电路芯片电源干扰测试系统 |
| CN114264935A (zh) * | 2021-12-22 | 2022-04-01 | 深圳飞骧科技股份有限公司 | 芯片内干扰测试方法和芯片内干扰测试系统 |
-
2021
- 2021-12-22 CN CN202111585219.9A patent/CN114264935A/zh active Pending
-
2022
- 2022-11-18 WO PCT/CN2022/132959 patent/WO2023116299A1/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130033270A1 (en) * | 2011-08-03 | 2013-02-07 | Hon Hai Precision Industry Co., Ltd. | Electromagnetic interference test sytem with self-checking function and self-checking method |
| CN103605066A (zh) * | 2013-08-30 | 2014-02-26 | 西安空间无线电技术研究所 | 一种单台功率放大器测试无源互调系统 |
| CN105137243A (zh) * | 2015-09-10 | 2015-12-09 | 西安电子科技大学 | 一种测定低噪放退化功率阈值和损伤功率阈值的方法 |
| CN110470973A (zh) * | 2019-08-05 | 2019-11-19 | 浙江铖昌科技有限公司 | 一种低噪放芯片噪声系数自动化在片测试系统 |
| CN214011427U (zh) * | 2020-11-27 | 2021-08-20 | 紫光同芯微电子有限公司 | 一种集成电路芯片电源干扰测试系统 |
| CN114264935A (zh) * | 2021-12-22 | 2022-04-01 | 深圳飞骧科技股份有限公司 | 芯片内干扰测试方法和芯片内干扰测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114264935A (zh) | 2022-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2023116299A1 (zh) | 芯片内干扰测试方法和芯片内干扰测试系统 | |
| TWI418812B (zh) | 探針卡、測試設備、探針卡設備及使用探針卡之受測裝置 | |
| US9476960B2 (en) | Measurement system including accessory with internal calibration signal | |
| TW201403078A (zh) | 阻抗測試裝置 | |
| WO2016179964A1 (zh) | 高端电流的检测电路和检测方法 | |
| JP2006317448A (ja) | マルチポートベクトルネットワークアナライザ（ｖｎａ）のパワー校正 | |
| WO2009022313A3 (en) | Integrated circuit with rf module, electronic device having such an ic and method for testing such a module | |
| US9557399B2 (en) | Dynamic compensation circuit | |
| TW201414217A (zh) | 裝置及其輸入終端電路 | |
| TW201525485A (zh) | 電路板之測試系統 | |
| CN111044213A (zh) | Lms采集系统及其水击压力参数校准方法与处理方法 | |
| CN116545393A (zh) | 一种精密输出放大电路、应用该电路的负载检测电路及装置 | |
| US6204647B1 (en) | Battery emulating power supply | |
| US20100278226A1 (en) | Transmission circuit, differential signal transmission circuit, and test apparatus | |
| KR102639945B1 (ko) | 보상 회로 및 칩, 방법, 장치, 저장 매체, 전자장치 | |
| TW201433801A (zh) | 調試電路及具有該調試電路之主機板 | |
| US9755496B2 (en) | Solid state wideband high impedance voltage converter | |
| US20110215792A1 (en) | Probe and testing apparatus including the same | |
| US20090009184A1 (en) | Test circuit and test method | |
| KR102663698B1 (ko) | 능동형 전류 보상 장치의 품질 검사 시스템 | |
| KR101121090B1 (ko) | 전원 안정화 회로, 전자 디바이스 및 시험 장치 | |
| TW202124977A (zh) | 阻抗量測方法 | |
| CN108597426A (zh) | Dp接口中aux通道幅值调节装置及方法 | |
| CN220043382U (zh) | 一种精密输出放大电路、应用该电路的负载检测电路及装置 | |
| CN113960443B (zh) | 一种io静态参数测试方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22909615 Country of ref document: EP Kind code of ref document: A1 |