CN108010555B - 检测电源噪声的非易失性存储设备及其操作方法 - Google Patents

检测电源噪声的非易失性存储设备及其操作方法 Download PDF

Info

Publication number
CN108010555B
CN108010555B CN201710976440.4A CN201710976440A CN108010555B CN 108010555 B CN108010555 B CN 108010555B CN 201710976440 A CN201710976440 A CN 201710976440A CN 108010555 B CN108010555 B CN 108010555B
Authority
CN
China
Prior art keywords
power supply
supply noise
noise
response
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710976440.4A
Other languages
English (en)
Other versions
CN108010555A (zh
Inventor
朴商秀
郑宰镛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108010555A publication Critical patent/CN108010555A/zh
Application granted granted Critical
Publication of CN108010555B publication Critical patent/CN108010555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Abstract

一种非易失性存储设备，包括：存储单元阵列，存储数据；以及控制逻辑。所述控制逻辑被配置为控制对数据的读取操作、编程操作或擦除操作。所述控制逻辑还被配置为基于提供给存储单元阵列的电压源中的一个和第一参考电压，检测第一电源噪声，并基于电压源中的所述一个电压源、以及第一参考电压和第二参考电压中的每个，检测第二电源噪声。所述控制逻辑被配置为基于是否检测到第一和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。

Description

检测电源噪声的非易失性存储设备及其操作方法
对相关申请的交叉引用
本申请要求于2016年10月28日向韩国知识产权局提交的韩国专利申请No.10-2016-0142038的优先权的权益，其全部内容通过引用并入本文。
技术领域
本文公开的发明构思的示例实施例涉及半导体存储设备，并且更具体地涉及检测电源噪声的非易失性存储设备及其操作方法。
背景技术
半导体存储设备分为易失性半导体存储设备和非易失性半导体存储设备。
易失性半导体存储设备的读取和写入速度快，但是当不向其供电时，丢失存储在其中的数据。相反，即使不向其供电，非易失性半导体存储设备也保持其中存储的数据。为此，非易失性半导体存储设备用于存储不管是否向其供电都必须保持的信息。非易失性半导体存储设备包括掩膜式只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。
在非易失性半导体存储设备中，可能由于各种因素而产生错误。非易失性半导体存储设备可以通过从映射表去除其中产生错误的存储块来确保可靠性。然而，在大多数情况下，与由于物理缺陷导致的错误不同，由于电源噪声导致的错误可能是瞬时的。
发明内容
本发明构思的一些示例实施例提供了一种非易失性存储设备及其操作方法，检测电源噪声并使用检测结果来管理存储块。
本发明构思的一些示例实施例提供了一种非易失性存储设备，包括：存储单元阵列，存储数据；以及控制逻辑，控制对数据的读取操作、编程操作或擦除操作。所述控制逻辑通过将要提供给存储单元阵列的电压源中的一个与第一参考电压比较来检测第一电源噪声，并通过将要提供所述电压源中的一个与第一参考电压和第二参考电压中的每一个比较来检测第二电源噪声。所述控制逻辑基于是否检测到所述第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作、编程操作或擦除操作的操作时段中的至少一些。
本发明构思的一些示例实施例提供了一种存储系统，包括非易失性存储设备，所述非易失性存储设备包括存储单元阵列和控制逻辑。所述存储单元阵列被配置为存储数据。所述控制逻辑被配置为控制对数据的读取操作、编程操作或擦除操作，基于要提供给存储单元阵列的电压源中的一个以及第一参考电压和第二参考电压来检测第一电源噪声和第二电源噪声，并基于是否检测到所述第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。
本发明构思的一些示例实施例提供了一种非易失性存储设备的操作方法，包括：执行操作的第一时段；检测提供给存储单元阵列的电压源中的一个超过第一参考电压的第一电源噪声，以及检测所述电压源中的一个在所述第一参考电压和第二参考电压之间的第二电源噪声；在响应于检测到所述第二电源噪声调整所述操作的第一时段的操作条件之后，再次执行所述操作的第一时段；响应于未检测到第一电源噪声和第二电源噪声执行操作的第二时段；在操作的第二时段期间检测第一电源噪声或第二电源噪声；在响应于检测到第二电源噪声调整操作的第二时段的操作条件之后，再次执行操作的第二时段；并且响应于在操作的第一时段或第二时段期间检测到第一电源噪声，执行操作的恢复时段。
本发明构思的一些示例实施例提供了一种存储系统，包括存储设备和存储器控制器。所述存储设备被配置为基于电压源和第一参考电压检测第一电源噪声，并且基于所述电压源和第二参考电压检测第二电源噪声。所述存储器控制器被配置为执行操作的第一阶段，并且响应于在存储器控制器执行操作的第一阶段的同时、存储设备检测到第二电源噪声，再次执行操作的第一阶段。存储设备还被配置为响应于在存储器控制器执行操作的第一阶段的同时、存储设备检测第一电源噪声，执行操作的恢复阶段。
附图说明
上述和其它目的和特征将从以下参照附图进行的描述中变得明显，其中，除非另有说明，否则相同的附图标记在各个附图中表示相同的部件，并且附图中：
图1是示出根据本发明构思的示例实施例的非易失性存储设备的框图；
图2是示出根据本发明构思的示例实施例的测量电源噪声的方法的图；
图3是示出图1的电源噪声检测单元和寄存器单元的框图；
图4是示出根据本发明构思的示例实施例的检测各个电源的电源噪声的多个电源噪声检测单元的框图；
图5是示出根据本发明构思的示例实施例的用于指示是否产生电源噪声的或逻辑的框图；
图6是示出根据本发明构思的示例实施例的使用电源噪声检测的非易失性存储设备的操作方法的流程图；
图7是示出根据本发明构思的示例实施例的非易失性存储设备的读取或验证方法的流程图；
图8是示出根据本发明构思的示例实施例的非易失性存储设备的编程方法的流程图；
图9是示出根据本发明构思的示例实施例的非易失性存储设备的擦除方法的流程图；
图10是示出根据本发明构思的示例实施例的存储系统的框图；
图11是示出根据本发明构思的示例实施例的编程操作中的存储系统的坏块处理方法的流程图；
图12是示出根据本发明构思的示例实施例的擦除操作中的存储系统的坏块处理方法的流程图；
图13是示出根据本发明构思的示例实施例的读取操作中的存储系统的坏块处理方法的流程图；以及
图14至图16是示出根据本发明构思的示例实施例的排列电源噪声检测单元的方法的图。
具体实施方式
下面，可以详细和清楚地描述本发明构思的一些示例实施例，使得本领域普通技术人员可以实现本发明构思。
图1是示出根据本发明构思的示例实施例的非易失性存储设备的框图。参考图1，非易失性存储设备100可以包括存储单元阵列110、地址译码器120、页缓冲器电路130和控制逻辑140。
存储单元阵列110可以连接到地址译码器120和页缓冲器电路130。例如，存储单元阵列110可以通过串选择线SSL、字线WL和地选择线GSL连接到地址译码器120。同时，存储单元阵列110可以通过位线BL连接到页缓冲器电路130。
存储单元阵列110可以包括多个存储块。每个存储块的存储单元被布置成具有二维结构。此外，每个存储块的存储单元被布置成具有三维(3D)结构，其中存储单元沿垂直于基板的方向堆叠。每个存储块可以包括多个存储单元和多个选择晶体管。存储单元可以连接到字线WL，并且选择晶体管可以连接到串选择线SSL或地选择线GSL。每个存储块的存储单元可以存储一个或多个比特。
作为本发明构思的示例实施例，存储单元阵列110可以用3D存储阵列来实现。3D存储阵列可以整体地形成在存储单元阵列的一个或多个物理级中，所述存储单元阵列具有布置在与硅基板和存储单元的操作相关的电路上的有源区。与存储单元的操作相关的电路可以位于基板中或基板上。术语“整体”意味着阵列的每个级的层直接沉积在阵列的每个基础级(underlying level)的层上。
在本发明构思的示例实施例中，3D存储阵列包括垂直的NAND串，其垂直取向，使得至少一个存储单元位于另一个存储单元上。至少一个存储单元可以包括电荷捕获层。每个垂直NAND串可以包括位于存储单元之上的至少一个选择晶体管。至少一个选择晶体管可以具有与存储单元的结构相同的结构，并且可以与存储单元一起整体地形成。
以下通过引用并入本文的专利文献描述了三维存储阵列的合适配置，其中三维存储阵列被配置为多个级，其中字线和/或位线在各级之间共享：美国专利第7,679,133号；第8,553,466号；第8,654,587号；第8,559,235号；以及美国专利公开第2011/0233648号。
地址译码器120可以通过多条线连接到存储单元阵列110。例如，多条线可以包括串选择线SSL、字线WL和地选择线GSL。地址译码器120可以被配置为在控制逻辑140的控制下操作。
地址译码器120可以从外部接收地址ADDR。地址译码器120可以译码地址ADDR的行地址。地址译码器120可以选择与译码的行地址对应的字线。地址译码器120可以基于译码的行地址来选择与地址ADDR对应的字线。
在擦除操作期间，地址译码器120可以选择要擦除的存储块。地址译码器120可以对多条线中的一些施加偏置电压并且可以浮置剩余的线。可以由控制逻辑140来分别确定多条线的所述剩余的线被浮置的时间点。在示例实施例中，可以将字线擦除电压施加到所选择的存储块的每条字线。可以将擦除电压施加到存储单元阵列110的基板或袋式阱(pocket well)。在使用GSL延迟方案的情况下，可以在从擦除电压被施加到基板或袋式阱的时间点起经过特定延迟时间之后，将地选择线浮置。
地址译码器120可以被配置为对接收到的地址ADDR的列地址进行译码。地址译码器120可以将译码的列地址发送到页缓冲器电路130。在示例实施例中，地址译码器120可以包括用于译码行地址的行译码器、用于译码列地址的列译码器和用于存储地址ADDR的地址缓冲器。
页缓冲器电路130可以通过位线BL连接到存储单元阵列110。页缓冲器电路130在控制逻辑140的控制下操作。页缓冲器电路130可以从地址译码器120接收译码的列地址。页缓冲器电路130可以通过使用译码的列地址来选择位线BL。
在示例实施例中，页缓冲器电路130可以从外部接收数据，并且可以将接收的数据写入存储单元阵列110。页缓冲器电路130从存储单元阵列110读取数据，并将读取的数据发送到外部。页缓冲器电路130可以从存储单元阵列110的第一存储区域读取数据，并且可以将读取的数据写入存储单元阵列110的第二存储区域中。例如，页缓冲器电路130可以被配置为执行回写(copy-back)操作。
控制逻辑140可以连接到地址译码器120和页缓冲器电路130。控制逻辑140可以被配置为控制非易失性存储设备100的总体操作。控制逻辑140可以响应于从外部发送的命令CMD操作。
在示例实施例中，控制逻辑140可以包括电源噪声检测单元(PNDU)141和寄存器单元(RGU)142。电源噪声检测单元141可以检测在非易失性存储设备100中产生的电源噪声。例如，可能由于内部或外部因素产生电源噪声。电源噪声可包括与电源电压VDD、接地电压GND和外部电压eVPP相关联的噪声。
如果产生电源噪声，则非易失性存储设备100可能错误地操作。然而，由于电源噪声导致的操作错误可能是瞬时的。因此，由于电源噪声导致的操作错误可能与由于非易失性存储设备100的物理缺陷导致的操作错误不同。其中产生由于物理缺陷导致的操作错误的存储页或存储块可被设置为永久不可用状态。然而，在产生由于电源噪声导致的操作错误的情况下，非易失性存储设备100可以通过改变操作条件或再次执行操作来解决由于电源噪声导致的操作错误。通过上述说明，非易失性存储设备100可能需要分别处理由于物理缺陷而导致的操作错误和由于电源噪声导致的操作错误。
电源噪声检测单元141可以通过使用两个参考电压来检测电源噪声，并且可以基于检测结果将电源噪声分类为强电源噪声或弱电源噪声。此外，电源噪声检测单元141可以将检测结果存储在寄存器单元142中。非易失性存储设备100可以再次执行读取、编程或擦除操作的操作时段。在示例实施例中，非易失性存储设备100可以向控制器发送关于产生强电源噪声和弱电源噪声的存储块的信息。操作时段也可以是操作阶段或操作的部分。操作时段不需要由一定时间定义。
非易失性存储设备100可以以递增步进脉冲编程(ISPP)方案执行编程操作。例如，非易失性存储设备100可以在编程操作中逐步增加要施加到所选择的字线的编程电压。同时，非易失性存储设备100可以以递增步进脉冲擦除(ISPE)方案执行擦除操作。例如，非易失性存储设备100可以在擦除操作中逐步地增加要施加到基板或袋式阱的擦除电压。
图2是示出根据本发明构思的示例实施例的测量电源噪声的方法的图。参考图2，第一种情况对应于在电源电压VDD处产生电源噪声的情况，并且第二种情况对应于在接地电压GND处产生电源噪声的情况。
在第一种情况下，非易失性存储设备100可以通过使用第一电源参考电压VDD_ref1和第二电源参考电压VDD_ref2来检测电源噪声。例如，电源电压VDD的电源噪声可能在特定时段内减小。然而，电源噪声不限于此。例如，电源电压VDD的电源噪声可以在特定的时间段内增加。以下，以电源电压VDD的电平下降的情况为例进行说明。作为强电源噪声，非易失性存储设备100可以确定电源电压VDD低于第一电源参考电压VDD_ref1。作为弱电源噪声，非易失性存储设备100可以确定电源电压VDD高于第一电源参考电压VDD_ref1并且低于第二电源参考电压VDD_ref2。电源噪声时间被定义为电源电压VDD低于第二电源参考电压VDD_ref2的时段。
在第二种情况下，非易失性存储设备100可以通过使用第一接地参考电压GND_ref1和第二接地参考电压GND_ref2来检测电源噪声。例如，接地电压GND的电源噪声可在特定的时段内增加。然而，电源噪声不限于此。例如，接地电压GND的电源噪声可在特定时段内降低。以下，以接地电压GND的电平增加的情况为例进行说明。作为强电源噪声，非易失性存储设备100可以确定接地电压GND高于第一接地参考电压GND_ref1。作为弱电源噪声，非易失性存储设备100可以确定接地电压GND低于第一接地参考电压GND_ref1并且高于第二接地参考电压GND_ref2。电源噪声时间被定义为接地电压GND低于第二接地参考电压GND_ref2的时段。
图3是示出图1的电源噪声检测单元和寄存器单元的框图。参考图3，电源噪声检测单元141可以包括比较器141_1、定时器141_2和电源噪声检测(PND)逻辑141_3。寄存器单元142可以包括电压检测寄存器142_1和保持时间寄存器142_2。
电源噪声检测单元141可以通过将在非易失性存储设备100中使用的电源PWR的电平与第一参考电压PWR_ref1和第二参考电压PWR_ref2进行比较，来检测强电源噪声和弱电源噪声。例如，电源PWR可以包括电源电压VDD、接地电压GND和外部电压eVPP。第一参考电压PWR_ref1和第二参考电压PWR_ref2可以包括对应于电源电压VDD、接地电压GND和外部电压eVPP中的每一个的参考电压。
比较器141_1可以将电源PWR的电平与第一参考电压PWR_ref1和第二参考电压PWR_ref2进行比较。例如，电源噪声检测单元141可以基于电源噪声的产生方面来不同地设置第一参考电压PWR_ref1和第二参考电压PWR_ref2。在电源PWR的电平因电源噪声而上升的情况下，电源噪声检测单元141可以使用比电源PWR高的第一参考电压PWR_ref1和第二参考电压PWR_ref2。在电源PWR的电平因电源噪声而降低的情况下，电源噪声检测单元141可以使用比电源PWR低的第一参考电压PWR_ref1和第二参考电压PWR_ref2。
在电源PWR的电平因电源噪声而增加的情况下，如果电源PWR的电平高于第一参考电压PWR_ref1，则比较器141_1可以输出强电源噪声信号SPN。如果电源PWR的电平高于第二参考电压PWR_ref2并且低于第一参考电压PWR_ref1，则比较器141_1可以输出弱电源噪声信号WPN。
在电源PWR的电平因电源噪声而降低的情况下，如果电源PWR的电平低于第一参考电压PWR_ref1，则比较器141_1可以输出强电源噪声信号SPN。如果电源PWR的电平低于第二参考电压PWR_ref2并且高于第一参考电压PWR_ref1，则比较器141_1可以输出弱电源噪声信号WPN。
电源噪声检测逻辑141_3可以接收强电源噪声信号SPN和弱电源噪声信号WPN。例如，电源噪声检测逻辑141_3可以将强电源噪声信号SPN和弱电源噪声信号WPN存储在电压检测寄存器142_1中。电源噪声检测逻辑141_3可以将强电源噪声信号SPN存储在强噪声寄存器ST_RG中。电源噪声检测逻辑141_3可以将弱电源噪声信号WPN存储在弱噪声寄存器WK_RG中。电源噪声检测逻辑141_3可以包括临时存储强电源噪声信号SPN和弱电源噪声信号WPN的临时寄存器。临时寄存器可以通过重置信号RESET来重置，并且可以存储另一强电源噪声信号SPN和另一弱电源噪声信号WPN。强噪声寄存器ST_RG和弱噪声寄存器WK_RG可以在存储强电源噪声信号SPN和弱电源噪声信号WPN之后，基于操作结束信号OP_end保持当前数据。控制逻辑140可以产生操作结束信号OP_end以保持寄存器的当前数据。
定时器141_2可以接收弱电源噪声信号WPN。例如，定时器141_2可以测量弱电源噪声信号WPN的持续时间。定时器141_2可以输出弱电源噪声信号WPN的电源噪声时间信号PNT。电源噪声时间信号PNT可以对应于图2的电源噪声时间。电源噪声检测逻辑141_3可以接收电源噪声时间信号PNT并将其存储在保持时间寄存器142_2中。电源噪声检测逻辑141_3还可以包括临时存储电源噪声时间信号PNT的临时寄存器。临时寄存器可以通过重置信号RESET重置，并且可以存储另一电源噪声时间信号PNT。
图4是示出根据本发明构思的示例实施例的检测各个电源的电源噪声的多个电源噪声检测单元的框图。参考图4，控制逻辑140可以包括多个、例如第一电源噪声检测单元141a、第二电源噪声检测单元141b和第三电源噪声检测单元141c。
例如，第一电源噪声检测单元141a可以检测电源电压VDD的电源噪声。第一电源噪声检测单元141a可以通过使用第一电源参考电压VDD_ref1和第二电源参考电压VDD_ref2来检测电源电压VDD的电源噪声。电源电压VDD的电源噪声可能会在特定时段内下降。然而，电源噪声不限于此。例如，电源电压VDD的电源噪声可以在特定时段内增加。以下，以电源电压VDD的电平下降的情况为例进行描述。当电源电压VDD低于第一电源参考电压VDD_ref1时，第一电源噪声检测单元141a可以输出强电源噪声信号VDD_SPN。强电源噪声信号VDD_SPN可以被存储在第一强噪声寄存器ST_RG1中。当电源电压VDD高于第一电源参考电压VDD_ref1并且低于第二电源参考电压VDD_ref2时，第一电源噪声检测单元141a可以输出弱电源噪声信号VDD_WPN。弱电源噪声信号VDD_WPN可以被存储在第一弱噪声寄存器WK_RG1中。
例如，第二电源噪声检测单元141b可以检测接地电压GND的电源噪声。第二电源噪声检测单元141b可以通过使用第一接地参考电压GND_ref1和第二接地参考电压GND_ref2来检测接地电压GND的电源噪声。接地电压GND的电源噪声可能会在特定时段内增加。然而，电源噪声不限于此。例如，接地电压GND的电源噪声可能在特定时段内降低。以下，以接地电压GND的电平增加的情况为例进行描述。当接地电压GND高于第一接地参考电压GND_ref1时，第二电源噪声检测单元141b可以输出强接地噪声信号GND_SPN。强接地噪声信号GND_SPN可以被存储在第二强噪声寄存器ST_RG2中。当接地电压GND低于第一接地参考电压GND_ref1并且高于第二接地参考电压GND_ref2时，第二电源噪声检测单元141b可以输出弱接地噪声信号GND_WPN。弱接地噪声信号GND_WPN可以被存储在第二弱噪声寄存器WK_RG2中。
例如，第三电源噪声检测单元141c可以检测外部电压eVPP的电源噪声。第三电源噪声检测单元141c可以通过使用第一外部参考电压eVPP_ref1和第二外部参考电压eVPP_ref2来检测外部电压eVPP的电源噪声。外部电压eVPP的电源噪声可能会在特定时段内下降。然而，电源噪声不限于此。外部电压eVPP的电源噪声可能会在特定的时段内增加。以下，以外部电压eVPP的电平下降的情况为例进行描述。当外部电压eVPP低于第一外部参考电压eVPP_ref1时，第三电源噪声检测单元141c可以输出强外部噪声信号eVPP_SPN。强外部噪声信号eVPP_SPN可以被存储在第三强噪声寄存器ST_RG3中。当外部电压eVPP高于第一外部参考电压eVPP_ref1并且低于第二外部参考电压eVPP_ref2时，第三电源噪声检测单元141c可以输出弱外部噪声信号eVPP_WPN。弱外部噪声信号eVPP_WPN可以被存储在第三弱噪声寄存器WK_RG3中。
响应于操作结束信号OP_end，强噪声寄存器ST_RG1、ST_RG2和ST_RG3以及弱噪声寄存器WK_RG1、WK_RG2和WK_RG3可以保持当前存储的数据。
图5是示出根据本发明构思的示例实施例的用于指示是否产生电源噪声的或(OR)逻辑的框图。参考图5，控制逻辑140可以包括第一或逻辑143a和第二或逻辑143b。状态寄存器STAT_RG1和STAT_RG2可以被包括在寄存器单元142中。
第一或逻辑143a可以接收强电源噪声信号VDD_SPN、强接地噪声信号GND_SPN和强外部噪声信号eVPP_SPN。如果第一或逻辑143a接收到强电源噪声信号VDD_SPN、强接地噪声信号GND_SPN和强外部噪声信号eVPP_SPN中的至少一个，则第一或逻辑143a可以将强噪声状态信号STAT_SPN输出到第一状态寄存器STAT_RG1。响应于操作结束信号OP_end，第一状态寄存器STAT_RG1可以保持当前存储的数据。
第二或逻辑143b可以接收弱电源噪声信号VDD_WPN、弱接地噪声信号GND_WPN和弱外部噪声信号eVPP_WPN。如果第二或逻辑143b接收到弱电源噪声信号VDD_WPN、弱接地噪声信号GND_WPN和弱外部噪声信号eVPP_WPN中的至少一个，则第二或逻辑143b可以将弱噪声状态信号STAT_WPN输出到第二状态寄存器STAT_RG2。响应于操作结束信号OP_end，第二状态寄存器STAT_RG2可保持当前存储的数据。
图6是示出根据本发明构思的示例实施例的使用电源噪声检测的非易失性存储设备的操作方法的流程图。参考图6，非易失性存储设备100可以执行包括至少一个时段的操作。操作可以包括读取操作、编程操作、擦除操作等。
在操作S105中，非易失性存储设备100可以执行操作的第一时段。在操作S110中，非易失性存储设备100可以确定在第一时段期间是否检测到强电源噪声。例如，如参考图1至图5所述，电源噪声检测单元141可以将电源PWR的电平与第一参考电压PWR_ref1进行比较。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行操作的恢复时段的操作S145。如果未检测到强电源噪声，则处理进行到操作S115。
在操作S115中，非易失性存储设备100可以确定在第一时段期间是否检测到弱电源噪声。例如，如参考图1至图5所述，电源噪声检测单元141可以将电源PWR的电平与第一参考电压PWR_ref1和第二参考电压PWR_ref2进行比较。如果检测到弱电源噪声，则非易失性存储设备100可以转到调整操作的第一时段的操作条件的操作S120。在非易失性存储设备100调整操作的第一时段的操作条件之后，非易失性存储设备100可以再次执行第一时段(操作S105到操作S115)。如果未检测到弱电源噪声，则处理进行到操作S125。
在操作S125中，非易失性存储设备100可以执行操作的第二时段。在操作S130中，非易失性存储设备100可以确定在第二时段期间是否检测到强电源噪声。例如，如参考图1至图5所述，电源噪声检测单元141可以将电源PWR的电平与第一参考电压PWR_ref1进行比较。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行操作的恢复时段的操作S145。如果未检测到强电源噪声，则处理进行到操作S135。
在操作S135中，非易失性存储设备100可以确定在第二时段期间是否检测到弱电源噪声。例如，如参考图1至图5所述，电源噪声检测单元141可以将电源PWR的电平与第一参考电压PWR_ref1和第二参考电压PWR_ref2进行比较。如果检测到弱电源噪声，则非易失性存储设备100可以转到调整操作的第二时段的操作条件的操作S140。在非易失性存储设备100调整操作的第二时段的操作条件之后，非易失性存储设备100可以再次执行第二时段(操作S125到操作S135)。如果未检测到弱电源噪声，则处理进行到操作S145。
在操作S145中，非易失性存储设备100可以执行操作的恢复时段。例如，非易失性存储设备100可以重置改变的电压并且可以去激活(deactivate)电压泵。
在操作S150中，非易失性存储设备100可以确定检测到电源噪声的次数。当未检测到电源噪声时，非易失性存储设备100完成操作。如果至少检测到电源噪声一次，则处理进行到非易失性存储设备100将相应的存储块设置为电源噪声检测状态的操作S155。例如，如果电源噪声至少产生一次，则可能在相应的存储块中产生错误。然而，该错误可能与由于物理缺陷导致的错误不同。因此，非易失性存储设备100可以在纠错之后重新使用被设置为电源噪声检测状态的存储块。
图7是示出根据本发明构思的示例实施例的非易失性存储设备的读取或验证操作的流程图。参考图7，当非易失性存储设备100在位线预充电时段检测到电源噪声时，非易失性存储设备100可以在调整预充电时间之后再次执行位线预充电时段。此外，如果在所有操作时段检测到强电源噪声，则非易失性存储设备100可以立即执行恢复时段。
在操作S205中，非易失性存储设备100可执行页缓冲器初始化时段。在操作S210中，非易失性存储设备100可以确定在页缓冲器初始化时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行读取或验证操作的恢复时段的操作S275。如果没有检测到强电源噪声，则处理进行到操作S215。
在操作S215中，非易失性存储设备100可以确定在页缓冲器初始化时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以移动到再次执行页缓冲器初始化时段的操作S205。如果未检测到弱电源噪声，则处理进行到操作S220。
在操作S220中，非易失性存储设备100可执行第一位线预充电时段。在操作S225中，非易失性存储设备100可以确定在第一位线预充电时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行读取或验证操作的恢复时段的操作S275。如果没有检测到强电源噪声，则处理进行到操作S230。
在操作S230中，非易失性存储设备100可以确定在第一位线预充电时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到调整第一位线预充电时段的时间设置的操作S235。在非易失性存储设备100调整第一位线预充电时段的时间设置之后，非易失性存储设备100可以再次执行第二位线预充电时段(操作S220到操作S230)。如果未检测到弱电源噪声，则处理进行到操作S240。
在操作S240中，非易失性存储设备100可以执行第二位线预充电时段。在操作S245中，非易失性存储设备100可以确定在第二位线预充电时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行读取或验证操作的恢复时段的操作S275。如果未检测到强电源噪声，则处理进行到操作S250。
在操作S250中，非易失性存储设备100可以确定在第二位线预充电时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到调整第二位线预充电时段的时间设置的操作S255。在非易失性存储设备100调整第二位线预充电时段的时间设置之后，非易失性存储设备100可以再次执行第二位线预充电时段(操作S240到操作S250)。如果未检测到弱电源噪声，则处理进行到操作S260。
在操作S260中，非易失性存储设备100可执行读出时段。在操作S265中，非易失性存储设备100可以确定在读出时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行读取或验证操作的恢复时段的操作S275。如果未检测到强电源噪声，则处理进行到操作S270。
在操作S270中，非易失性存储设备100可以确定在读出时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到再次执行读出时段的操作S260。如果未检测到弱电源噪声，则处理进行到操作S275。
在操作S275中，非易失性存储设备100可以执行读取或验证操作的恢复时段。例如，非易失性存储设备100可以重置改变的电压并且可以去激活电压泵。
在操作S280中，非易失性存储设备100可以确定检测到电源噪声的次数。当未检测到电源噪声时，非易失性存储设备100完成操作。如果至少检测到电源噪声一次，则处理进行到非易失性存储设备100将相应的存储块设置为电源噪声检测状态的操作S285。例如，如果电源噪声至少产生一次，则可能在相应的存储块中产生错误。然而，该错误可能与由于物理缺陷导致的错误不同。因此，非易失性存储设备100可以在纠错之后重新使用被设置为电源噪声检测状态的存储块。
图8是示出根据本发明构思的示例实施例的非易失性存储设备的编程操作的流程图。参考图8，当非易失性存储设备100在编程执行时段期间检测到电源噪声时，非易失性存储设备100可以在调整ISPP设置和编程时间设置之后再次执行编程执行时段。此外，如果在所有操作时段中检测到强电源噪声，则非易失性存储设备100可以立即执行编程操作的恢复时段。
在操作S305中，非易失性存储设备100可以执行位线设置时段。在操作S310中，非易失性存储设备100可以确定在位线设置时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行编程操作的恢复时段的操作S375。如果未检测到强电源噪声，则处理进行到操作S315。
在操作S315中，非易失性存储设备100可以确定在位线设置时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到再次执行位线设置时段的操作S305。如果未检测到弱电源噪声，则处理进行到操作S320。
在操作S320中，非易失性存储设备100可执行编程执行时段。在操作S325中，非易失性存储设备100可以确定在编程执行时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行编程操作的恢复时段的操作S375。如果未检测到强电源噪声，则处理进行到操作S330。
在操作S330中，非易失性存储设备100可以确定在编程执行时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到调整ISPP设置的操作S335。例如，非易失性存储设备100可以改变ISPP方案中的步进脉冲电压的增量。之后，在操作S340中，非易失性存储设备100可以调整编程执行时段的时间设置。在非易失性存储设备100调整编程执行时段的时间设置之后，非易失性存储设备100可以再次执行编程执行时段(操作S320至操作S330)。如果没有检测到弱电源噪声，则处理进行到操作S345。
在操作S345中，非易失性存储设备100可执行编程恢复时段。例如，操作S345的编程恢复时段可以与操作S375的恢复时段不同。在操作S345的编程恢复时段中，非易失性存储设备100可仅重置施加到存储单元阵列110的电压，并且电压泵维持激活状态。在操作S350中，非易失性存储设备100可以确定在编程恢复时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行编程操作的恢复时段的操作S375。如果未检测到强电源噪声，则处理进行到操作S355。
在操作S355中，非易失性存储设备100可以确定在编程恢复时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到再次执行编程恢复时段的操作S345。如果未检测到弱电源噪声，则处理进行到操作S360。
在操作S360中，非易失性存储设备100可以执行编程验证时段。在操作S365中，非易失性存储设备100可以确定在编程验证时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行编程操作的恢复时段的操作S375。如果未检测到强电源噪声，则处理进行到操作S370。
在操作S370中，非易失性存储设备100可以确定在编程验证时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到再次执行编程验证时段的操作S360。如果未检测到弱电源噪声，则处理进行到操作S375。
在操作S375中，非易失性存储设备100可以执行编程操作的恢复时段。例如，非易失性存储设备100可以重置改变的电压并且可以去激活电压泵。
在操作S380中，非易失性存储设备100可以确定检测到电源噪声的次数。当未检测到电源噪声时，非易失性存储设备100完成操作。如果至少检测到电源噪声一次，则处理进行到非易失性存储设备100将对应的存储块设置为电源噪声检测状态的操作S385。例如，如果电源噪声至少产生一次，则可能在相应的存储块中产生错误。然而，该错误可能与由于物理缺陷导致的错误不同。因此，非易失性存储设备100可以在纠错之后重新使用被设置为电源噪声检测状态的存储块。
图9是示出根据本发明构思的示例实施例的非易失性存储设备的擦除操作的流程图。参考图9，当非易失性存储设备100在擦除执行时段中检测到弱电源噪声时，非易失性存储设备100可以在调整ISPE设置和擦除时间设置之后再次执行擦除执行时段。此外，如果在所有操作时段中检测到强电源噪声，则非易失性存储设备100可以立即执行擦除操作的恢复时段。
在操作S405中，非易失性存储设备100可执行擦除执行时段。在操作S410中，非易失性存储设备100可以确定在擦除执行时段中是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行擦除操作的恢复时段的操作S460。如果未检测到强电源噪声，则处理进行到操作S415。
在操作S415中，非易失性存储设备100可以确定在擦除执行时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到调整ISPE设置的操作S420。例如，非易失性存储设备100可以改变ISPE方案中的步进脉冲电压的增量。之后，在操作S425中，非易失性存储设备100可以调整擦除执行时段的时间设置。在非易失性存储设备100调整擦除执行时段的时间设置之后，非易失性存储设备100可以再次执行擦除执行时段(操作S405到操作S415)。如果未检测到弱电源噪声，则处理进行到操作S430。
在操作S430中，非易失性存储设备100可以执行擦除恢复时段。例如，操作S430的擦除恢复时段可以与S460的恢复时段不同。在操作S430的擦除恢复时段中，非易失性存储设备100可以仅重置施加到存储单元阵列110的电压，并且电压泵维持激活状态。在操作S435中，非易失性存储设备100可以确定在擦除执行时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行擦除操作的恢复时段的操作S460。如果没有检测到强电源噪声，则处理进行到操作S440。
在操作S440中，非易失性存储设备100可以确定在擦除恢复时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以转到再次执行擦除恢复时段的操作S430。如果未检测到弱电源噪声，则处理进行到操作S445。
在操作S445中，非易失性存储设备100可以执行擦除验证时段。在操作S450中，非易失性存储设备100可以确定在擦除验证时段期间是否检测到强电源噪声。如果检测到强电源噪声，则非易失性存储设备100可以立即转到执行擦除操作的恢复时段的操作S460。如果未检测到强电源噪声，则处理进行到操作S455。
在操作S455中，非易失性存储设备100可以确定在擦除验证时段期间是否检测到弱电源噪声。如果检测到弱电源噪声，则非易失性存储设备100可以移动到再次执行擦除验证时段的操作S445。如果未检测到弱电源噪声，则处理进行到操作S460。
在操作S460中，非易失性存储设备100可以执行擦除操作的恢复时段。例如，非易失性存储设备100可以重置改变的电压并且可以去激活电压泵。
在操作S465中，非易失性存储设备100可以确定检测到电源噪声的次数。当未检测到电源噪声时，非易失性存储设备100完成操作。如果至少检测到一次电源噪声，则处理进行到非易失性存储设备100将相应的存储块设置为电源噪声检测状态的操作S470。例如，如果电源噪声至少产生一次，则可能在相应的存储块中产生错误。然而，该错误可能与由于物理缺陷导致的错误不同。因此，非易失性存储设备100可以在纠错之后重新使用被设置为电源噪声检测状态的存储块。
图10是示出根据本发明构思的示例实施例的存储系统的框图。参考图10，存储系统1000可以包括存储器控制器1100和非易失性存储设备1200。
存储器控制器1100可以提供非易失性存储设备1200和主机之间的接口。存储器控制器1100可以被实现为驱动用于控制非易失性存储设备1200的固件。存储器控制器1100可以包括CPU 1110、缓冲器1120、纠错电路(ECC)1130、主机接口1140、ROM 1150和存储器接口1160。
CPU 1110可以控制存储器控制器1100的整体操作。缓冲器1120可以用作CPU 1110的工作存储器。例如，当主机进行写入请求时，来自主机的数据可以被临时存储在缓冲器1120中。当主机进行读取请求时，从非易失性存储设备1200读取的数据也可以被临时存储在缓冲器1120中。
纠错电路1130可以通过在写入请求时对存储在缓冲器1120中的数据进行编码来生成纠错码。在这种情况下，可以将编码的数据和纠错码存储在非易失性存储设备1200中。同时，纠错电路1130可以通过使用纠错码，对在读取请求时从非易失性存储设备1200读取的数据进行解码。这里，纠错码可以被包括在读取数据中。ROM 1150可以存储驱动存储器控制器1100所需的数据。
主机接口1140可以使用用于在主机和存储器控制器1100之间执行数据交换的协议。例如，存储器控制器1100可以被配置为通过以下各种接口协议中的一个与外部(或主机)通信，所述接口协议诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连(PCI)、PCI直连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子(IDE)协议等。存储器接口1160可以提供存储器控制器1100和非易失性存储设备1200之间的接口。
非易失性存储设备1200可以包括根据本发明构思的示例实施例实现的电源噪声检测单元1210。例如，电源噪声检测单元1210可以检测在非易失性存储设备1200中产生的电源噪声。例如，由于内部或外部因素可能产生电源噪声。电源噪声可包括与电源电压VDD、接地电压GND和外部电压eVPP相关联的噪声。
如果产生电源噪声，则非易失性存储设备可能会错误地操作。然而，由于电源噪声导致的操作错误可能是瞬时的。因此，由于电源噪声导致的操作错误可能与由于非易失性存储设备1200的物理缺陷导致的操作错误不同。产生由于物理缺陷导致的操作错误的存储页或存储块可被永久设置为不可用状态。然而，在产生由于电源噪声导致的操作错误的情况下，非易失性存储设备1200可以通过改变操作条件或再次执行操作来解决由于电源噪声导致的操作错误。通过上述描述，存储器控制器1100可能需要分别处理由于物理缺陷导致的操作错误和由于电源噪声导致的操作错误。
电源噪声检测单元1210可以通过使用两个参考电压来检测电源噪声，并且可以基于检测结果将电源噪声分类为强电源噪声或弱电源噪声。在一个示例实施例中，非易失性存储设备1200可以向存储器控制器1100发送关于强电源噪声和弱电源噪声的检测信息。存储器控制器1100可以基于电源噪声检测信息来确定是否存在坏块设置。基本上，存储器控制器1100可以将产生错误的存储块确定为硬坏块。设置为硬坏块的存储块作为废弃块从要处理的映射表中移除。然而，存储器控制器1100可以将产生由于电源噪声导致的错误的存储块确定为软坏块。设置为软坏块的存储块可以在纠错之后被重新使用。
图11是示出根据本发明构思的示例实施例的编程操作中的存储系统的坏块处理方法的流程图。参考图11，存储器控制器1100可以基于是否检测到非易失性存储设备1200的电源噪声，不同地处理在编程操作中产生错误的存储块。
在操作S510中，存储系统1000可执行编程操作。例如，存储器控制器1100可以向非易失性存储设备1200发送编程命令、地址和数据。非易失性存储设备1200可以响应于所接收的编程命令，在与接收到的地址相对应的页中编程所接收的数据。非易失性存储设备1200可以在执行编程操作的同时通过电源噪声检测单元1210来检测强电源噪声和弱电源噪声。电源噪声检测结果可以发送到存储器控制器1100。
在操作S520中，存储器控制器1100可以检查编程状态。如果编程状态指示编程通过，则处理进行到操作S530。如果编程状态指示编程失败，则处理进行到操作S550。
在操作S530中，如果编程状态指示编程通过，则存储器控制器1100可以确定在编程操作中是否检测到弱电源噪声。例如，存储器控制器1100可以接收来自非易失性存储设备1200的电源噪声检测结果。在编程操作中未检测到弱电源噪声的情况下，存储器控制器1100可以完成编程操作并且可以将完成响应发送到主机。如果编程状态指示在编程操作中检测到弱电源噪声，则处理进行到操作S540。在操作S540中，存储器控制器1100可以检查在编程数据中是否产生不可校正的错误。当在编程操作中由于弱电源噪声而产生错误时，存储器控制器1100有必要检查不可校正的错误。
在操作S550中，如果编程状态指示编程失败，则存储器控制器1100可以确定在编程操作中是否检测到强电源噪声。如果未检测到强电源噪声，则在操作S560中，存储器控制器1100可以将编程的存储块设置为硬坏块。原因在于，即使没有检测到电源噪声，如果编程状态指示存储块中的编程失败，则存储块具有物理缺陷的概率也较高。如果检测到强电源噪声，则在操作S570中，存储器控制器1100可以将编程的存储块设置为软坏块。原因在于，如果检测到电源噪声并且编程状态指示编程失败，则由于电源噪声而产生编程失败的概率较高。替代地，设置为软坏块的存储块在被擦除或纠错之后可以被重新使用。
图12是示出根据本发明构思的示例实施例的擦除操作中的存储系统的坏块处理方法的流程图。参考图12，存储器控制器1100可以基于是否检测到非易失性存储设备1200的电源噪声，不同地处理在擦除操作中产生错误的存储块。
在操作S610中，存储系统1000可执行擦除操作。例如，存储器控制器1100可以向非易失性存储设备1200发送擦除命令和地址。非易失性存储设备1200可以响应于接收到的擦除命令来擦除与接收到的地址相对应的存储块。非易失性存储设备1200可以在执行擦除操作的同时通过电源噪声检测单元1210来检测强电源噪声和弱电源噪声。电源噪声检测结果可以被发送到存储器控制器1100。
在操作S620中，存储器控制器1100可以检查擦除状态。如果擦除状态指示擦除通过，则处理进行到操作S630。如果擦除状态指示擦除失败，则处理进行到操作S650。
在操作S630中，如果擦除状态指示擦除通过，则存储器控制器1100可以确定在擦除操作中是否检测到弱电源噪声。例如，存储器控制器1100可以从非易失性存储设备1200接收电源噪声检测结果。在擦除操作中未检测到弱电源噪声的情况下，存储器控制器1100可以完成擦除操作，并且可以将完成响应发送到主机。如果在擦除操作中检测到弱电源噪声，则处理进行到操作S640。在操作S640中，存储器控制器1100可以检查擦除的存储块的阈值电压。原因在于，由于擦除操作中的弱电源噪声，擦除的存储块的阈值电压高于目标电压。
在操作S650中，如果擦除状态指示擦除失败，则存储器控制器1100可以确定在擦除操作中是否检测到强电源噪声。如果未检测到强电源噪声，则在操作S660中，存储器控制器1100可以将擦除的存储块设置为硬坏块。原因在于，即使没有检测到电源噪声，如果擦除状态指示存储块中的擦除失败，则存储块具有物理缺陷的概率也较高。如果检测到强电源噪声，则在操作S670中，存储器控制器1100可以将擦除的存储块设置为软坏块。原因在于，如果检测到电源噪声并且擦除状态指示擦除失败，则由于电源噪声而产生擦除失败的概率较高。替代地，设置为软坏块的存储块可以在被擦除或纠错之后被重新使用。
图13是示出根据本发明构思的示例实施例的读取操作中的存储系统的电源噪声处理方法的流程图。参考图13，存储器控制器1100可以基于是否检测到非易失性存储设备1200的电源噪声，再次执行读取操作而不产生纠错码。
在操作S710中，存储系统1000可以执行读取操作。例如，存储器控制器1100可以向非易失性存储设备1200发送读取命令和地址。非易失性存储设备1200可以响应于接收到的读取命令从与所接收的地址对应的页中读取数据。非易失性存储设备1200可以在执行读取操作的同时通过电源噪声检测单元1210检测强电源噪声和弱电源噪声。电源噪声检测结果可以被发送到存储器控制器1100。
在操作S720中，存储器控制器1100可以确定在读取操作中是否检测到强电源噪声。如果确定检测到强电源噪声，则存储器控制器1100可以再次执行读取操作。如果没有检测到强电源噪声，则在操作S730中，存储器控制器1100可以解码读取的数据的纠错码。
在操作S740中，存储器控制器1100可以使用纠错码来验证读取的数据。如果确定验证读取数据的结果指示“通过”，则存储器控制器1100可以完成读取操作并且可以将完成响应发送到主机。如果确定验证读取数据的结果指示“失败”，则处理进行到操作S750。
在操作S750中，存储器控制器1100可以确定在读取操作中是否检测到弱电源噪声。如果确定检测到弱电源噪声，则存储器控制器1100可以再次执行读取操作。即使未检测到弱电源噪声也发生读取数据的验证失败，这可能是因为与电源噪声不同的因素。因此，在操作S760中，存储器控制器1100可以设置读取重试。之后，处理进行到操作S710。
图14至图16是示出根据本发明构思的示例实施例的安排电源噪声检测单元的方法的图。参考图14，多个电源噪声检测单元2011至2015可以分别连接到多个电源垫2001至2005。通过这种布置，可以检测在电源垫2001至2005中的每个中产生的电源噪声。参考图15，电源垫2001至2005可以通过电力线2020连接。一个电源噪声检测单元2016可以检测在电源垫2001至2005中产生的电源噪声。参考图16，电源垫2001、2002、2004和2005可以通过第一电力线2021连接。电源噪声检测单元2017可以通过第二电力线2022独立地与电源垫2003连接。因此，第一电源噪声检测单元2017可以精确地检测从外部引入的电源噪声。然而，电源噪声检测单元(或多个)和电源垫(或多个)之间的连接不限于此。在图14至图16中，对电源垫2001至2005施加相同的电力。
根据本发明构思的示例实施例，可以提供一种非易失性存储设备及其操作方法，其检测电源噪声以高效地管理产生错误的存储块。
虽然已经参考实施例描述了本发明构思，但是对于本领域技术人员很明显的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解，上述示例实施例不是限制性的，而是示例性的。

Claims (17)

1.一种非易失性存储设备，包括：
存储单元阵列，配置为存储数据；以及
控制逻辑，配置为，
控制对数据的读取操作、编程操作或擦除操作，
基于提供给存储单元阵列的电压源中的一个电压源和第一参考电压，检测第一电源噪声，
基于电压源中的所述一个电压源、第一参考电压和第二参考电压，检测第二电源噪声，以及
基于是否检测到第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个，
其中，所述控制逻辑包括：
电源噪声检测器，被配置为基于所述电压源中的一个电压源、以及所述第一参考电压和第二参考电压，检测所述第一电源噪声和第二电源噪声，
定时器，被配置为测量所述第二电源噪声的持续时间，和
寄存器，被配置为存储第一电源噪声和第二电源噪声的检测信息。
2.根据权利要求1所述的非易失性存储设备，其中，响应于所述电压源中的一个电压源的电平增加，所述控制逻辑响应于所述一个电压源的电平大于所述第一参考电压而检测到第一电源噪声，并且所述控制逻辑响应于所述一个电压源的电平在所述第一参考电压和所述第二参考电压之间而检测到所述第二电源噪声。
3.根据权利要求1所述的非易失性存储设备，其中，响应于所述电压源中的一个电压源的电平降低，所述控制逻辑响应于所述一个电压源的电平小于所述第一参考电压而检测到所述第一电源噪声，并且所述控制逻辑响应于所述一个电压源的电平在所述第一参考电压和所述第二参考电压之间而检测到所述第二电源噪声。
4.根据权利要求1所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述读取操作期间检测到所述第一电源噪声，执行所述读取操作的恢复时段。
5.根据权利要求4所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述读取操作的位线初始化时段中检测到所述第二电源噪声，再次执行所述位线初始化时段。
6.根据权利要求4所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在读取操作的位线预充电时段中检测到所述第二电源噪声，在调整所述位线预充电时段的时间设置之后，再次执行所述位线预充电时段。
7.根据权利要求4所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在读取操作的读出时段中检测到所述第二电源噪声，再次执行所述读出时段。
8.根据权利要求1所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述编程操作期间检测到所述第一电源噪声，执行所述编程操作的恢复时段。
9.根据权利要求8所述的非易失性存储设备，其中，所述控制逻辑被配置为在响应于在编程操作的编程执行时段中检测到第二电源噪声，在调整编程操作的步进脉冲电压设置和编程执行时段的时间设置之后，再次执行所述编程执行时段。
10.根据权利要求1所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述擦除操作期间检测到所述第一电源噪声，执行所述擦除操作的恢复时段。
11.根据权利要求10所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在擦除操作的擦除执行时段中检测到第二电源噪声，在调整擦除操作的步进脉冲电压设置和擦除执行时段的时间设置之后，再次执行擦除执行时段。
12.一种存储系统，包括：
存储设备，被配置为
基于电压源和第一参考电压来检测第一电源噪声，以及
基于所述电压源、第一参考电压和第二参考电压检测第二电源噪声；以及
存储器控制器，被配置为：
执行操作的第一阶段；以及
响应于在存储器控制器执行操作的第一阶段的同时、存储设备检测第二电源噪声，再次执行操作的第一阶段；
所述存储设备还被配置为响应于在所述存储器控制器执行所述操作的第一阶段的同时所述存储设备检测到所述第一电源噪声，执行操作的恢复阶段。
13.根据权利要求12所述的存储系统，其中
所述存储器控制器还被配置为，
响应于在存储设备执行操作的第一阶段的同时、存储器控制器既没有检测到第一电源噪声也没有检测到第二电源噪声，执行操作的第二阶段，以及
响应于在存储器控制器执行操作的第二阶段的同时检测到第二电源噪声，再次执行操作的第二阶段，以及
所述存储设备还被配置为：
响应于在存储器控制器执行操作的第二阶段的同时、存储设备没有检测到第二电源噪声，在执行操作的第二阶段之后，执行操作的恢复阶段。
14.根据权利要求13所述的存储系统，其中，所述存储设备还被配置为，
响应于在存储器控制器执行操作的第一阶段和第二阶段的同时、存储设备检测到第一电源噪声或第二电源噪声，将对应于操作的块设置为电源噪声检测状态。
15.根据权利要求12所述的存储系统，其中，所述操作是读取操作、编程操作或擦除操作中的一个。
16.如权利要求12所述的存储系统，其中
存储器控制器还被配置为，
响应于在所述存储设备执行所述操作的多个阶段中的、所述操作的紧接在前阶段的同时，所述存储器控制器既没有检测到第一电源噪声也没有检测到第二电源噪声，在执行所述操作的紧接在前阶段之后，执行所述操作的所述多个阶段中的每一个，所述操作的第一阶段是所述操作的所述多个阶段中的第一个；以及
响应于在存储器控制器执行所述操作的所述多个阶段中的任何一个的同时、存储设备检测到第二电源噪声，再次执行所述操作的所述多个阶段中的所述一个，以及
所述存储设备还被配置为，
响应于在所述存储器控制器执行所述操作的所述多个阶段中的所述一个的同时、所述存储设备检测到所述第一电源噪声，在所述存储器控制器执行所述操作的所述多个阶段中的所述一个之后，执行所述操作的恢复阶段，
响应于在存储器控制器执行所述操作的所述多个阶段的最后一个阶段的同时、存储设备没有检测到第二电源噪声，在执行操作的所述多个阶段中的每个之后执行操作的恢复阶段，以及
响应于在存储器控制器执行所述操作的所述多个阶段的同时、存储设备检测到第一电源噪声或第二电源噪声，将对应于操作的块设置为电源噪声检测状态。
17.一种非易失性存储设备，包括：
存储单元阵列，配置为存储数据；以及
控制逻辑，配置为，
控制对数据的读取操作、编程操作或擦除操作，
基于提供给存储单元阵列的电压源中的一个和第一参考电压，检测第一电源噪声，
基于电压源中的所述一个电压源、第一参考电压和第二参考电压，检测第二电源噪声，和
基于是否检测到第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个，
其中，
(1)响应于所述电压源中的一个电压源的电平增加，所述控制逻辑响应于所述一个电压源的电平大于所述第一参考电压而检测到第一电源噪声，并且所述控制逻辑响应于所述一个电压源的电平在所述第一参考电压和所述第二参考电压之间而检测到所述第二电源噪声，或者
(2)响应于所述电压源中的一个电压源的电平降低，所述控制逻辑响应于所述一个电压源的电平小于所述第一参考电压而检测到所述第一电源噪声，并且所述控制逻辑响应于所述一个电压源的电平在所述第一参考电压和所述第二参考电压之间而检测到所述第二电源噪声。
CN201710976440.4A 2016-10-28 2017-10-19 检测电源噪声的非易失性存储设备及其操作方法 Active CN108010555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160142038A KR102660729B1 (ko) 2016-10-28 2016-10-28 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법
KR10-2016-0142038 2016-10-28

Publications (2)

Publication Number Publication Date
CN108010555A CN108010555A (zh) 2018-05-08
CN108010555B true CN108010555B (zh) 2023-05-23

Family

ID=62020576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710976440.4A Active CN108010555B (zh) 2016-10-28 2017-10-19 检测电源噪声的非易失性存储设备及其操作方法

Country Status (3)

Country Link
US (1) US10134477B2 (zh)
KR (1) KR102660729B1 (zh)
CN (1) CN108010555B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10936456B1 (en) 2019-02-20 2021-03-02 Apple Inc. Handling malfunction in a memory system comprising a nonvolatile memory by monitoring bad-block patterns
KR102555006B1 (ko) * 2019-02-22 2023-07-14 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10957393B2 (en) * 2019-06-27 2021-03-23 Micron Technology, Inc. Apparatus and methods for performing concurrent access operations on different groupings of memory cells
KR20210155432A (ko) 2020-06-15 2021-12-23 삼성전자주식회사 불휘발성 메모리 장치, 및 그것의 동작 방법
CN117969978A (zh) * 2022-10-25 2024-05-03 华为技术有限公司 电源噪声检测电路及工作方法、抖动限幅电路、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922133A (en) * 1987-07-31 1990-05-01 Kabushiki Kaisha Toshiba Voltage detecting circuit
US4974206A (en) * 1989-01-13 1990-11-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having reference potential generating circuit
US5508958A (en) * 1994-09-29 1996-04-16 Intel Corporation Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage
US6288963B1 (en) * 1999-12-21 2001-09-11 Fujitsu Limited Semiconductor memory device
KR20020028485A (ko) * 2000-10-10 2002-04-17 박종섭 플래그 신호 발생 장치
CN101796590A (zh) * 2007-06-29 2010-08-04 桑迪士克公司 具有源极偏压全位线感测的非易失性存储器
CN102057439A (zh) * 2008-04-08 2011-05-11 桑迪士克公司 使用下拉到调压的源极电压以移除系统噪声的非易失性存储器中的感测

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3831040B2 (ja) * 1997-01-31 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
US7023729B2 (en) * 1997-01-31 2006-04-04 Renesas Technology Corp. Microcomputer and microprocessor having flash memory operable from single external power supply
JPH10260911A (ja) 1997-03-19 1998-09-29 Hitachi Ltd 半導体装置及びそれを組み込んだ情報処理システム
JPH11345447A (ja) * 1998-03-30 1999-12-14 Mitsubishi Electric Corp Ｖｉｓｓ信号検出回路
US7012296B2 (en) * 1999-09-17 2006-03-14 Renesas Technology Corp. Semiconductor integrated circuit
JP3604991B2 (ja) * 2000-03-14 2004-12-22 Ｎｅｃエレクトロニクス株式会社 低電源電圧検知回路
JP4291505B2 (ja) * 2000-10-30 2009-07-08 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4292720B2 (ja) 2001-01-24 2009-07-08 株式会社日立製作所 電源ノイズ検出回路を有する半導体集積回路およびプロセッサ
JP4067908B2 (ja) * 2002-08-08 2008-03-26 スパンション エルエルシー 半導体記憶装置の制御方法、および該半導体記憶装置
US6823293B2 (en) * 2002-12-31 2004-11-23 International Business Machines Corporation Hierarchical power supply noise monitoring device and system for very large scale integrated circuits
GB0425800D0 (en) * 2004-11-24 2004-12-22 Koninkl Philips Electronics Nv Montoring physical operating parameters of an integrated circuit
KR101107152B1 (ko) 2004-12-16 2012-02-06 삼성전자주식회사 동작 성능이 향상된 메모리 저장 장치
KR100695421B1 (ko) 2005-03-31 2007-03-15 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5100035B2 (ja) * 2005-08-02 2012-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7355904B2 (en) * 2006-06-12 2008-04-08 Spansion Llc Method and apparatus for drain pump operation
KR100825026B1 (ko) 2006-06-29 2008-04-24 주식회사 하이닉스반도체 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치
KR100795014B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100816725B1 (ko) * 2006-09-28 2008-03-27 주식회사 하이닉스반도체 내부전압 발생기 및 그 구동 방법
KR100808053B1 (ko) * 2006-09-29 2008-02-28 주식회사 하이닉스반도체 메모리장치의 딜레이 선택회로.
US7379347B1 (en) * 2006-11-30 2008-05-27 Arm Limited Memory device and method for performing write operations in such a memory device
KR100990144B1 (ko) * 2007-03-05 2010-10-29 주식회사 하이닉스반도체 반도체 소자 및 그의 동작방법
US7719134B2 (en) * 2007-06-12 2010-05-18 Mitsubishi Electric Corporation In-vehicle mount electronic controller
US9135962B2 (en) * 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US7599241B2 (en) 2007-08-06 2009-10-06 Sandisk Corporation Enhanced write abort mechanism for non-volatile memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP5164597B2 (ja) 2008-02-14 2013-03-21 ローム株式会社 データ制御装置
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
JP4464454B1 (ja) 2008-11-27 2010-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置におけるベリファイ方法
KR20100064157A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 내부 전압 생성회로
KR100976407B1 (ko) * 2008-12-04 2010-08-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동 방법
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8513957B2 (en) * 2010-06-02 2013-08-20 International Business Machines Corporation Implementing integral dynamic voltage sensing and trigger
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
JP5750311B2 (ja) * 2011-05-31 2015-07-22 日立オートモティブシステムズ株式会社 インバータ駆動装置
JP5832336B2 (ja) * 2012-02-24 2015-12-16 ルネサスエレクトロニクス株式会社 センスアンプ回路及び半導体記憶装置
US8923041B2 (en) * 2012-04-11 2014-12-30 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque MRAM
JP5860772B2 (ja) * 2012-06-27 2016-02-16 ルネサスエレクトロニクス株式会社 通信回路及び半導体装置
KR101474366B1 (ko) * 2013-05-31 2014-12-18 크루셜칩스 주식회사 전원잡음 모니터링 장치
WO2014210424A2 (en) * 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
JP2015069019A (ja) * 2013-09-30 2015-04-13 シナプティクス・ディスプレイ・デバイス株式会社 半導体装置
US9218851B2 (en) 2013-10-24 2015-12-22 Sandisk Technologies Inc. Power drop protection for a data storage device
US9568540B2 (en) * 2014-02-28 2017-02-14 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
US9311967B2 (en) * 2014-05-30 2016-04-12 Apple Inc. Configurable voltage reduction for register file
US9350326B2 (en) * 2014-08-08 2016-05-24 Apple Inc. Voltage sampling scheme with dynamically adjustable sample rates

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922133A (en) * 1987-07-31 1990-05-01 Kabushiki Kaisha Toshiba Voltage detecting circuit
US4974206A (en) * 1989-01-13 1990-11-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having reference potential generating circuit
US5508958A (en) * 1994-09-29 1996-04-16 Intel Corporation Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage
US6288963B1 (en) * 1999-12-21 2001-09-11 Fujitsu Limited Semiconductor memory device
KR20020028485A (ko) * 2000-10-10 2002-04-17 박종섭 플래그 신호 발생 장치
CN101796590A (zh) * 2007-06-29 2010-08-04 桑迪士克公司 具有源极偏压全位线感测的非易失性存储器
CN102057439A (zh) * 2008-04-08 2011-05-11 桑迪士克公司 使用下拉到调压的源极电压以移除系统噪声的非易失性存储器中的感测

Also Published As

Publication number Publication date
KR102660729B1 (ko) 2024-04-26
US10134477B2 (en) 2018-11-20
KR20180046635A (ko) 2018-05-09
US20180122485A1 (en) 2018-05-03
CN108010555A (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
CN108932964B (zh) 存储设备和操作存储设备的方法
CN108010555B (zh) 检测电源噪声的非易失性存储设备及其操作方法
CN108573722B (zh) 操作非易失性存储器件的方法和非易失性存储器件
US9009390B2 (en) Method for changing read parameter for improving read performance and apparatuses using the same
US8316278B2 (en) Memory system that detects bit errors due to read disturbance and methods thereof
US9710329B2 (en) Error correction based on historical bit error data
KR101944793B1 (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
WO2015047688A1 (en) Updating read voltages
US8374035B2 (en) Non-volatile memory device, method of operating the same, and electronic device having the same
US11037639B2 (en) Memory controller and method of operating the same for processing the failed read operation
US9471418B2 (en) Memory system that detects bit errors due to read disturbance and methods thereof
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US7944747B2 (en) Flash memory device and method for programming flash memory device having leakage bit lines
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
US9036418B2 (en) Read voltage generation circuit, memory and memory system including the same
US20200335169A1 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
KR20170090177A (ko) 메모리 시스템, 반도체 메모리 장치 및 그의 동작 방법
CN110660436A (zh) 半导体存储装置及存储器控制器
US8351262B2 (en) Flash memory device and program method thereof
CN113409854A (zh) 数据存储装置及其操作方法
CN111477258B (zh) 半导体存储器装置、控制器以及两者的操作方法
US20210249080A1 (en) Memory system with single decoder, multiple memory sets and method for decoding multiple codewords from memory sets using the single decoder
CN113555052A (zh) 半导体存储装置
CN109584937B (zh) 非易失性存储器装置、其操作方法及其数据存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant