CN108932964B - 存储设备和操作存储设备的方法 - Google Patents

存储设备和操作存储设备的方法 Download PDF

Info

Publication number
CN108932964B
CN108932964B CN201810472963.XA CN201810472963A CN108932964B CN 108932964 B CN108932964 B CN 108932964B CN 201810472963 A CN201810472963 A CN 201810472963A CN 108932964 B CN108932964 B CN 108932964B
Authority
CN
China
Prior art keywords
read
memory
voltage level
history buffer
read voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810472963.XA
Other languages
English (en)
Other versions
CN108932964A (zh
Inventor
车相守
沈荣燮
金大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108932964A publication Critical patent/CN108932964A/zh
Application granted granted Critical
Publication of CN108932964B publication Critical patent/CN108932964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种操作存储设备的方法，包括：通过使用默认读取电压电平来对非易失性存储器执行后台读取操作；当后台读取操作失败时通过使用校正后的读取电压电平对非易失性存储器执行读取重试操作；当读取重试操作成功时将校正后的读取电压电平存储在历史缓冲器中；以及响应于从主机所接收到的读取请求通过使用历史缓冲器来对非易失性存储器执行主机读取操作。

Description

存储设备和操作存储设备的方法
对相关申请的交叉引用
要求于2017年5月23日向韩国知识产权局提交的第10-2017-0063517号韩国专利申请、以及2018年3月20日提交的美国专利申请第15/926，419号的优先权，该韩国专利申请以及美国专利申请的公开内容通过引用整体并入于此。
技术领域
本发明构思涉及用于数据存储的设备，并且更具体地，涉及包括非易失性存储器的存储设备和操作包括非易失性存储器的存储设备的方法。
背景技术
闪速存储器——部分地由于其非易失性存储器特性及其被擦除和被重新编程的能力——最近已经在各种数据存储应用中被采用，包括固态驱动(SSD)和存储卡。通过将存储单元的阈值电压编程到表示相应的逻辑(比特)值的两个或更多个阈值电压分布之一来将数据存储在闪速存储器中，而通过将一个或多个预定读取电压施加到存储单元以确定存储单元已经被编程到阈值电压分布中的哪一个来从闪速存储器读取数据。然而，存储单元随时间的退化可能导致存储单元的阈值电压漂移或变化离开初始地被编程的阈值电压分布。存储单元阈值电压的此种漂移可以导致当将预定读取电压施加到存储单元时的读取错误。此外，即使在当初始读取操作产生过多读取错误时采用不同的读取电压电平重试读取操作的存储系统中，针对这样的读取重试操作所需的时间可能使存储系统的性能显著地退化，特别是当在相当的时间段中尚未被读取或更新的所谓的“冷数据”的情况下。
发明内容
根据本发明构思的方面，一种存储设备，包括：非易失性存储器，该非易失性存储器包括多个存储块，其中，存储块中的每个包括多个页；历史缓冲器；以及存储器控制器，被配置为独立于主机设备地运行后台读取操作，其中，后台读取操作包括通过读取每个存储块的多个页当中的被采样的页来扫描多个存储块，以将针对每个存储块的校正后的读取电压电平存储在历史缓冲器中，以及其中，针对每个存储块的校正后的读取电压电平从每个存储块的被采样的页得到，其中，存储器控制器还被配置为响应于主机读取请求、使用在历史缓冲器中所存储的校正后的读取电压电平当中的校正后的读取电压电平来运行非易失性存储器的正常读取操作。
根据本发明构思的另一方面，提供了一种用于操作存储设备的方法，该存储设备包括：存储器控制器和非易失性存储器，该非易失性存储器包括多个存储块，每个存储块包括多个页。该方法包括：执行正常读取操作，其中，在正常读取操作中，存储器控制器根据从主机设备所接收的读取请求来从非易失性存储器读取数据；以及执行独立于主机设备地运行的后台读取操作，其中，在后台读取操作中，存储器控制器读取目标存储块的页当中的被采样的页以确定被采样的页的校正后的读取电压电平，校正后的读取电压电平被存储在历史缓冲器中作为针对目标存储块的校正后的读取电压电平，其中，在具有对目标存储块寻址的读取请求的正常读取操作中，存储器控制器从历史缓冲器检索目标存储块的校正后的读取电压电平，并且当从目标存储块读取数据时非易失性存储器使用校正后的读取电压电平。
根据本发明构思的另一方面，提供了一种用于补偿具有多个存储块的非易失性存储设备中的存储单元阈值电压的漂移的方法，存储块中的每个包括多个页。该方法包括：在后台操作中，通过读取每个存储块的多个页当中的被采样的页来扫描多个存储块，以填充存储针对每个存储块的校正后的读取电压电平的历史缓冲器，其中，针对每个存储块的校正后的读取电压电平从对每个存储块的被采样的页的扫描得到；以及接收主机读取请求并且使用在历史缓冲器中所存储的校正后的读取电压电平中的至少一个来读取非易失性存储器。
附图说明
根据以下结合附图进行的详细描述，本发明构思的实施例将变得容易理解。
图1是示出存储系统的示例实施例的框图。
图2示出由于退化、由在图1的存储系统的非易失性存储器中的存储单元的阈值电压的漂移而导致的阈值电压电平分布的改变的示例。
图3示出与图2的阈值电压分布的改变相对应的读取历史表的示例实施例。
图4示出由于退化、在图1的存储系统的非易失性存储器中所包括的存储单元的阈值电压分布的改变的另一示例。
图5示出与图4的阈值电压分布的改变相对应的读取历史表的示例实施例。
图6是示出图1的存储系统的控制器的示例实施例的框图。
图7示出在图6的控制器的存储器中所存储的地址映射表的实施例和读取历史表的实施例的示例。
图8是示出在图1的存储系统的非易失性存储器中所包括的存储块的示例实施例的电路图。
图9是示出在图1的存储系统的非易失性存储器中所包括的存储块的另一示例实施例的电路图。
图10是图1的存储系统的非易失性存储器的布局的示例实施例的图。
图11是在描述后台读取操作的示例中用于参考的图。
图12是在描述后台读取操作的另一示例中用于参考的图。
图13是示出存储系统的示例实施例的框图。
图14是示出图12的存储系统的控制器的示例实施例的框图。
图15A和图15B示出了第一读取历史表和第二读取历史表的示例。
图16是在描述操作存储设备的方法的示例实施例中用于参考的流程图。
图17是在描述根据图16的操作方法的控制器与非易失性存储器之间的示例性操作中用于参考的流程图。
图18是在描述操作存储设备的方法的另一示例实施例中用于参考的流程图。
图19和图20是在描述根据图18的操作方法的主机、控制器和非易失性存储器之间的示例性操作中用于参考的流程图。
图21是在描述操作存储设备的方法的另一示例实施例中用于参考的流程图。
图22是在描述根据图21的方法的主机、控制器和非易失性存储器之间的示例性操作中用于参考的流程图。
图23是在描述操作存储设备的方法的另一示例实施例中用于参考的概念图。
图24是示出电子装置的示例实施例的框图。
具体实施方式
图1是示出存储系统10的示例实施例的框图。
参考图1，存储系统10包括存储设备100和主机200，并且也是在此示例中，存储设备100包括控制器110和非易失性存储器(NVM)120。可以根据各种接口协议中的一个或多个与存储设备100通信的主机200向存储设备100发送诸如读取请求和编程(写入)请求的请求。在一个实施例中，主机200被实施为应用处理器(AP)或片上系统(SoC)。
图1的示例的非易失性存储器120包括存储单元阵列(MCA)，而存储单元阵列MCA包括多个(n个)存储块BLK1至BLKn。如在图1的示例中进一步示出地，多个(n个)存储块BLK1至BLKn中的每个包括多个(m个)页PG1至PGm。这里，“n”和“m”是可以彼此相同或者彼此不同的正数。每个页PG可以是例如与连接到一字线的存储单元相对应的物理页。替选地，每个页可以是例如与一字线的存储单元的相应的逻辑地址相对应的逻辑页。例如，在多层单元(MLC)的情况下，每个字线的存储单元可以包含数据的多个逻辑页(即，对于在每个单元中所存储的数据的每比特一个逻辑页)。
在本实施例的示例中，存储块构成擦除单位(即，可以以存储块为单位来擦除数据)，并且页构成编程和读取单位(即，可以以页为单位来编程和读取数据)。也是在本实施例的示例中，存储单元阵列MCA包括闪速存储单元，诸如NAND闪速存储单元。然而，本发明构思不限于闪速存储器。作为示例，在其他实施例中，存储单元阵列MCA的存储单元可以是电阻性存储单元，诸如电阻性RAM(ReRAM)存储单元、相变RAM(PRAM)存储单元或磁性RAM(MRAM)存储单元。
控制器110控制非易失性存储器120以响应于来自主机200的读取请求(有时被称为“主机读取请求”)来读取在非易失性存储器120中所存储的数据DATA，并且响应于来自主机200的编程请求将数据DATA写入非易失性存储器120。在图1的示例实施例中，控制器110包括后台读取控制器(BRC)和历史缓冲器(HB)。
本实施例的后台读取控制器BRC控制对在非易失性存储器120中所包括的多个存储块BLK1至BLKn的后台读取操作。这里，短语“后台读取操作”指代如下操作：在该操作中，后台读取控制器BRC独立于主机200地发出读取命令CMD和地址ADDR，即，无需首先接收来自主机200的读取请求，并且然后，响应于由后台读取控制器BRC所发出的读取命令CMD和地址ADDR从非易失性存储器120读取数据DATA。
作为操作示例，后台读取控制器BRC可以使用默认读取电压电平来对所选择的存储块(例如，第一存储块BLK1)的存储单元执行正常读取操作。在下文中，短语“正常读取操作”指代使用默认读取电压电平所执行的读取操作。在操作示例中，如果正常读取操作失败，则后台读取控制器BRC然后可以使用与默认读取电压电平不同的校正后的读取电压电平来对所选择的存储块执行读取重试操作。在下文中，短语“读取重试操作”指代在正常读取操作之后、使用校正后的读取电压电平所执行的读取操作。在操作示例中，如果读取重试操作成功，则后台读取控制器BRC将校正后的读取电压电平作为历史读取电压电平存储在历史缓冲器HB中。在下文中，短语“历史读取电压电平”指代在历史缓冲器HB中所存储的校正后的读取电压电平。
当接收到来自主机200的读取请求时，在历史缓冲器HB中存储有历史读取电压电平的情况下，存储设备100可以使用在历史缓冲器HB中所存储的历史读取电压电平来执行主机读取操作。在下文中，短语“主机读取操作”指代通过从主机200所接收到的读取请求发起的读取操作。主机读取操作因此与独立于从主机200所接收到的任何读取请求地发起读取操作的后台读取操作形成对比。当历史缓冲器HB中存储有历史读取电压电平时，存储设备100可以通过使用历史读取电压电平来执行主机读取操作。在下文中，短语“历史读取操作”指代使用在历史缓冲器HB中所存储的历史读取电压电平所执行的读取操作。另一方面，当历史缓冲器HB中未存储有历史读取电压电平时，存储设备100可以通过使用默认读取电压电平来执行正常读取操作。因此，根据本实施例，后台读取操作和主机读取操作可以共享同一历史缓冲器HB。因此，存储系统10和存储设备100的显著优点在于：可以通过减少在主机读取操作处理中执行的读取重试的次数来防止存储设备100的性能的退化。
后台读取控制器BRC可以周期性地发出读取命令CMD。在实施例中，后台读取控制器BRC可以根据可变周期来发出读取命令CMD，并且在这种情况下，周期可以根据各种参数而变化。例如，各种参数可以包括存储设备100的温度、存储块BLK1至BLKn的编程和擦除计数、其读取计数以及其编程过去的(elapse)时间。然而，本发明构思不限于此，并且后台读取控制器BRC可以根据固定周期来发出读取命令CMD。
后台读取控制器BRC可以顺序地发出多个地址ADDR，以对在非易失性存储器120中所包括的所有存储块BLK1至BLKn执行后台读取操作。在这种情况下，每个地址ADDR可以与读取命令CMD一起被发送到非易失性存储器120。因此，甚至可以对在非易失性存储器120中所包括的多个存储块BLK1至BLKn当中的、主机200不经常地访问的存储块周期性地执行读取操作。
后台读取控制器BRC可以选择在多个存储块BLK1至BLKn中的每个中所包括的多个页PG1至PGm中的至少一个作为代表性页，并且发出与该代表性页相对应的地址ADDR。例如，对于多个存储块BLK1至BLKn中的每个的代表性页的数量可以是2或3。例如，后台读取控制器BRC可以发出与第一存储块BLK1的代表性页相对应的读取命令CMD和地址ADDR，并且然后，当对于第一存储块BLK1的代表性页的后台读取操作完成时，发出针对第二存储块BLK2的代表性页的读取命令CMD和地址ADDR。
存储系统10和/或主机200可以通过下述来实施，例如，个人计算机(PC)、数据服务器、网络附接存储(NAS)、物联网(IoT)设备或便携式电子设备。便携式电子设备可以是例如膝上型计算机、移动电话、智能电话、平板式PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静态相机、数字视频相机、音频设备、便携式多媒体播放器(PMP)、个人导航设备(PND)、MP3播放器、手持游戏机、电子书或可穿戴设备。
在一些实施例中，存储设备100可以是安装在电子装置中的内部存储器。例如，存储设备100可以是固态驱动(SSD)、嵌入式通用闪速存储(UFS)存储器件或者嵌入式多媒体卡(eMMC)。在一些实施例中，存储设备100可以是从电子装置可拆卸的外部存储。例如，存储设备100可以是UFS存储卡、紧凑式闪存(CF)、安全数字(SD)、微型安全数字(Micro-SD)、迷你安全数字(Mini-SD)、极速数字(xD)或者记忆棒。
图2示出由于退化、在图1的存储系统10的非易失性存储器120中所包括的存储单元的阈值电压电平分布的改变的示例。
参考图1和图2，在初始分布21和改变的分布22中，水平轴代表阈值电压电平Vth，而垂直轴代表存储单元的数量。例如，当存储单元是被编程为1个比特的单层单元时，存储单元可以具有擦除状态E和编程状态P中的一个。初始分布21可以是在对存储单元的编程操作完成之后预定时间内的分布。存储设备100可以使用默认读取电压电平DRL来确定编程状态P。
改变的分布22可以是在对存储单元的编程操作完成之后、经过了预定时间之后的分布。当保持(retention)时间增加时，存储单元可能退化并且与初始分布21相比，退化的存储单元的阈值电压可能改变。具体地，当保持时间增加时，在存储单元的电荷存储层中所存储的电子电荷可能泄露到基底并且存储单元的阈值电压可能因此降低。在这种情况下，当默认读取电压电平DRL被用于对退化的存储单元执行读取操作时，在被编程为编程状态P的存储单元中的一些中可能发生读取错误。这里，读取错误可能对应于在所读取的数据中失败比特的数量大于通过错误校正编码(ECC)可校正的参考数量的情况，并且因此，读取错误可以被称为不可校正的ECC(UECC)。为了去除读取错误，需要通过采用校正后的读取电压电平CRL执行读取重试来校正读取电压电平。
对于在存储单元中所存储的、主机200不经常地访问的数据(在下文中，被称为“冷数据”)的情况，阈值电压变化可以根据保持时间的增加而增加。因此，当接收到来自主机200的针对冷数据的读取请求时，在使用默认读取电压电平DRL进行的正常读取操作处理中可能发生读取错误。在这种情况下，存储设备100可以通过使用可以提供在固件中以执行读取重试操作的恢复代码来运行恢复操作，并且在这种情况下，因为运行恢复操作可能需要的相当的时间，所以可能发生存储设备100的性能的退化。
然而，根据本实施例，后台读取控制器BRC可以与从主机200所接收的读取请求无关地、作为后台操作来对在非易失性存储器120中所包括的所有存储块BLK1至BLKn执行读取操作，并且根据存储块BLK1至BLKn的退化将校正后的读取电压电平CRL存储在历史缓冲器HB中。因此，当接收到来自主机200的针对冷数据的读取请求时，可以使用在历史缓冲器HB中所存储的校正后的读取电压电平(即，历史电压电平)来执行读取操作。因此，因为存储设备100可能不需要为了读取冷数据而执行读取重试操作，所以存储系统10和存储设备100的显著优点在于可以防止存储设备100的以上提及的性能的退化。
图3示出与图2的阈值电压分布的改变相对应的读取历史表的示例。
参考图1至图3，读取历史表31可以存储在历史缓冲器HB中。读取历史表31可以存储分别地与多个存储块BLK1至BLKn相对应的校正后的读取电压电平CRL作为历史读取电压电平。例如，读取历史表31可以存储与物理块编号(PBN)相对应的校正后的读取电压电平CRL，物理块编号(PBN)是非易失性存储器120的物理块地址。以下将描述生成读取历史表31的操作。
后台读取控制器BRC可以对第一存储块BLK1的至少一个第一代表性页执行后台读取操作。具体地，后台读取控制器BRC可以通过使用默认读取电压电平DRL来对至少一个第一代表性页执行正常读取操作。当在至少一个第一代表性页中发生读取错误时，后台读取控制器BRC可以通过使用第一校正后的读取电压电平CRLa来对至少一个第一代表性页执行读取重试操作。当在至少一个第一代表性页中不发生读取错误时，后台读取控制器BRC可以将第一校正后的读取电压电平CRLa作为与第一存储块BLK1相对应的历史读取电压电平存储在读取历史表31中。
随后，后台读取控制器BRC可以对第二存储块BLK2的至少一个第二代表性页执行后台读取操作。具体地，后台读取控制器BRC可以通过使用默认读取电压电平DRL对至少一个第二代表性页执行正常读取操作。当在至少一个第二代表性页中未发生读取错误时，后台读取控制器BRC可以对接下来的存储块执行后台读取操作，而不将与第二存储块BLK2相对应的历史读取电压电平存储在读取历史表31中。
在一些实施例中，控制器110——并且具体地，后台读取控制器BRC——可以被配置为在存储设备100上电时针对非易失性存储器120执行第一后台读取操作，以初始地填充历史缓冲器HB，或者更具体地，历史缓冲器HB的历史表(例如，历史表31)。另外，在一些实施例中，控制器110——并且具体地，后台读取控制器BRC——可以被配置为在存储设备上电期间执行第二后台读取操作以更新历史缓冲器。这里，第一后台读取操作的第一速度可以大于第二后台读取操作的第二速度。这里，上电可以指代向存储设备100施加电力供给。
图4示出由于退化、在图1的存储系统10的非易失性存储器120中所包括的存储单元的阈值电压电平分布的改变的另一示例。
参考图1和图4，在初始分布41和改变的分布42中，水平轴表示阈值电压电平Vth，而垂直轴表示存储单元的数量。例如，当存储单元是被编程为2个比特的多层单元时，存储单元可以具有擦除状态E以及第一编程状态P1至第三编程状态P3中的一个。初始分布41可以是在对存储单元的编程操作完成之后的预定时间内的分布。存储设备100可以分别地使用第一默认读取电压电平至第三默认读取电压电平DRL1、DRL2和DRL3来确定第一编程状态P1至第三编程状态P3。
改变的分布42可以是在对存储单元的编程操作完成之后、经过了预定时间之后的分布。如在图2所示的改变的分布22中那样，当保持时间增加时，存储单元可能退化并且与初始分布41相比，退化的存储单元的阈值电压可能改变。在这种情况下，当第一默认读取电压电平DRL1至第三默认读取电压电平DRL3分别地用于对退化的存储单元执行读取操作时，在被编程为第一编程状态P1至第三编程状态P3的存储单元中的一些中可能发生读取错误。
图5示出与图4的分布改变相对应的读取历史表的示例。
参考图1、图4和图5，读取历史表51可以被存储在历史缓冲器HB中。读取历史表51可以存储分别地与多个存储块BLK1至BLKn相对应的第一校正后的读取电压电平CRL1至第三校正后的读取电压电平CRL3(例如，CRL1a、CRL1b、CRL2a、CRL2b、CRL3a、CRL3b等)作为第一历史读取电压电平至第三历史读取电压电平。例如，读取历史表51可以存储与作为非易失性存储器120的物理块地址的PBN相对应的第一校正后的读取电压电平CRL1至第三校正后的读取电压电平CRL3。因为生成读取历史表51的操作可能与以上参考图3所描述的操作基本上相同，因此为了简明将省略其重复的描述。
在一些实施例中，当存储单元是被编程为3个比特的三层单元时，存储单元可以具有擦除状态以及第一编程状态至第七编程状态中的一个。在这种情况下，读取历史表可以存储分别地与多个存储块BLK1至BLKn相对应的第一校正后的读取历史电压电平至第七校正后的读取历史电压电平，并且生成读取历史表的操作可能与以上参考图3所描述的操作基本上相同。
以上已经参考图2至图5描述了存储单元根据保持时间的退化。然而，本发明构思不限于此，并且存储单元可能由于各种因素而退化。例如，存储单元的阈值电压可能由于根据对相邻存储单元的读取操作的执行的读取干扰而增加。作为另一示例，当存储单元的编程/擦除计数增加时，一些存储单元的阈值电压可能根据存储单元的耐力(endurance)的退化而增加。作为另一示例，存储单元的阈值电压可能由于存储单元的操作温度的改变而改变。
在实施例中，后台读取控制器BRC可以基于以上描述的各种退化信息来改变后台读取操作的周期或顺序，或者选择或改变每个存储块的代表性页。另外，在实施例中，后台读取控制器BRC可以基于存储块的物理位置来改变后台读取操作的周期或顺序，或者根据每个存储块中的页的物理位置来选择或改变代表性页。
图6是示出图1的控制器的示例实施例的框图。
参考图6，控制器110a可以包括控制器存储器111、处理器112、主机接口113、非易失性存储器接口114、ECC模块115以及可以通过总线系统117彼此通信的温度传感器116。处理器112可以包括例如中央处理单元或者微处理器，并且可以控制控制器110a的整体操作。控制器存储器111可以在处理器112的控制之下进行操作，并且例如可以用作操作存储器、缓冲存储器或者高速缓存存储器。例如，控制器存储器111可以被实施为易失性存储器，诸如DRAM或SRAM；或者非易失性存储器，诸如PRAM或闪速存储器。
后台读取控制BRC可以通过固件和/或软件的运行来实施，并且例如可以被加载到控制器存储器111作为后台读取模块。在实施例中，后台读取控制器BRC可以被实施在闪存转换层(FTL)中并且可以被加载到控制器存储器111中。然而，本发明构思不限于此，并且后台读取控制器BRC可以通过硬件来实施。
例如，历史缓冲器HB可以存储图3的读取历史表31或图5的历史读取表51，并且可以被实施为控制器存储器111的一部分。在实施例中，后台读取控制器BRC和历史缓冲器HB可以一起被实施在同一芯片中。然而，本发明构思不限于此，并且后台读取控制器BRC和历史缓冲器HB可以被实施在不同的芯片中。另外，映射表MT可以被加载到控制器存储器111中。将参考图7来描述与映射表MT相关的控制器110a的操作。
图7示出在图6的控制器存储器111中所存储的地址映射表的示例实施例和读取历史表的示例实施例。
参考图1、图6和图7，映射表71可以存储多个映射数据，以用于将逻辑地址转换为物理地址，并且可以对应于图6的映射表MT的示例。每个映射数据可以表示与逻辑页编号(LPN)相对应的物理页编号(PPN)。读取历史表72可以存储分别地与多个存储块BLK1至BLKn相对应的校正后的读取电压电平CRL(例如，CRLa、CRLb等)作为历史读取电压电平，并且读取历史表72可以被存储在图6的历史缓冲器HB中。当接收到来自主机200的读取请求和逻辑地址时，控制器110a可以参考映射表71检查与所接收到的逻辑地址相对应的物理地址。随后，控制器110a可以检查与物理地址相对应的校正后的读取电压电平是否被存储在读取历史表72中。
例如，当接收到来自主机200的LPN1时，控制器110a可以参考映射表71检查与LPN1相对应的PPN1。随后，控制器110a可以检查与包括PPN1的第一存储块BLK1相对应的历史读取电压电平是否被存储在读取历史表72中。因为校正后的读取电压电平CRLa被存储在读取历史表72中作为与第一存储块BLK1相对应的历史读取电压电平，所以校正后的读取电压电平CRLa可以被用于对PPN1执行主机读取操作。在这种情况下，主机读取操作可以对应于历史读取操作。
例如，当接收到来自主机200的LPN2时，控制器110a可以参考映射表71检查与LPN2相对应的PPN2。随后，控制器110a可以检查与包括PPN2的第二存储块BLK2相对应的历史读取电压电平是否被存储在读取历史表72中。因为与第二存储块BLK2相对应的校正后的读取电压电平未被存储在读取历史表72中，所以默认读取电压电平可以被用于对PPN2执行主机读取操作。在这种情况下，主机读取操作可以对应于正常读取操作。
参考图6，退化信息DI可以进一步被加载到控制器存储器111中。退化信息D1可以包括关于在非易失性存储器120中所包括的多个存储块BLK1至BLKn的各种类型的退化信息。例如，退化信息可以包括编程/擦除计数、读取计数、编程过去时间信息、操作温度信息和所读取的数据的错误比特的数量中的至少一个。在实施例中，后台读取控制器BRC可以基于退化信息DI来改变后台读取操作的周期或顺序，或者选择或改变每个存储块的代表性页。
主机接口113可以提供主机200与控制器110a之间的接口，并且可以提供例如根据下述的接口：通用串行总线(USB)、MMC、PCI快速(PCI-E)、AT附件(ATA)、串行AT附件(SATA)、并行AT附件(PATA)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、增强小型盘接口(ESDI)或者集成驱动电子设备(IDE)。非易失性存储器接口114可以提供控制器110a与非易失性存储器120之间的接口。例如，可以通过非易失性存储器接口114在控制器110a与非易失性存储器120之间传送退化信息DI、映射表MT、写入数据和读取数据。
通过对从非易失性存储器120所接收到的数据执行ECC操作，ECC模块115可以检测所接收到的数据中的错误比特并且校正所检测到的错误比特。在实施例中，ECC模块115可以通过硬件来实施。在实施例中，ECC模块115可以通过固件实施和/或软件的运行来实施，并且可以被加载到控制器存储器111中。温度传感器116可以感测存储设备100的操作温度。然而，在一些实施例中，控制器110a可以不包括温度传感器116。另外，在一些实施例中，温度传感器116可以被实施为非易失性存储器120的一部分。
图8是示出在图1的非易失性存储器120中所包括的存储块BLKa的示例实施例的电路图。图1的存储块BLK1至BLKn中的任何或所有可以如图8的存储块BLKa的示例中那样配置。
图8示出具有平面NAND闪存配置的存储块BLKa。如所示地，此示例的存储块BLKa包括NAND串NS、字线WL1至WL8、位线BL1至BLK、接地选择线GSL、串选择线SSL以及公用源极线CSL。这里，NAND串的数量、字线的数量、位线的数量、接地选择线的数量以及串选择线的数量可以与结合图8所给出的示例不同。
例如，在对存储块BLKa的后台读取操作的处理中，在存储块BLKa中所包括的页当中，连接到第一字线WL1的页81和连接到第八字线WL8的页82可以被选择作为存储块BLKa的代表性页。然而，代表性页的数量不限于2，并且在实施例中代表性页的数量可以是1，而在其他实施例中代表性页的数量可以是3或更多。在实施例中，在多个页当中，在预定时段中具有最大阈值电压变化的页可以被选择作为代表性页。在实施例中，在多个页当中，具有最大编程/擦除计数的页可以被选择作为代表性页。在实施例中，在多个页当中，具有编程操作完成之后最大过去时间的页可以被选择作为代表性页。
后台读取控制器BRC可以通过对第一字线WL1和第八字线WL8顺序施加地默认读取电压电平来顺序地对代表性页81和82执行后台读取操作。在这种情况下，当在代表性页81和82中的至少一个中发生读取错误时，后台读取控制器BRC可以通过使用校正后的读取电压电平来执行读取重试操作。当读取重试操作成功时，校正后的读取电压电平可以被存储在读取历史表中作为与存储块BLKa相对应的历史读取电压电平。
图9是示出在图1的非易失性存储器120中所包括的存储块的另一示例实施例的电路图。
参考图9，存储块BLKb可以包括NAND串NS11至NS33、字线WL1至WL8、位线BL1至BL3、接地选择线GSL1至GSL3、串选择线SSL1至SSL3以及公用源极线CSL。这里，NAND串的数量、字线的数量、位线的数量、接地选择线的数量和串选择线的数量可以根据实施例而变化。
例如，在对存储块BLKb的后台读取操作的处理中，在存储块BLKb中所包括的页当中，连接到第一字线WL1和第三串选择线SSL3的页91以及连接到第五字线WL5和第一串选择线SSL1的页92可以被选择作为存储块BLKb的代表性页。然而，代表性页的数量不限于2，并且在实施例中代表性页的数量可以是1，而在其他实施例中代表性页的数量可以是3或更多。
后台读取控制器BRC可以通过对第一字线WL1和第五字线WL5顺序地施加默认读取电压电平来顺序地对代表性页91和92执行后台读取操作。在这种情况下，当在代表性页91和92中的至少一个中发生读取错误时，后台读取控制器BRC可以通过使用校正后的读取电压电平来执行读取重试操作。当读取重试操作成功时，校正后的读取电压电平可以被存储在读取历史表作为与存储块BLKb相对应的历史读取电压电平。
图10是示出图1的非易失性存储器120的示例实施例的布局。
参考图10，非易失性存储器120a可以包括存储单元阵列区域121、页缓冲器区域122、行译码器区域123以及外围电路区域124。图1的多个存储块BLK1至BLKn可以被布置在存储单元阵列区域121中。页缓冲器区域122可以在第一方向(例如，Y方向)上与存储单元阵列区域121相邻，并且多个页缓冲器可以布置在其中。行译码器区域123可以在第二方向(例如，X方向)上与存储单元阵列区域121相邻，并且多个行译码器可以被布置在其中。外围电路区域124可以在第一方向上与页缓冲器区域122相邻，并且诸如控制逻辑和电压生成器的外围电路可以被布置在其中。
在实施例中，与存储单元阵列区域121中面向彼此的第一边缘EDG1和第二边缘EDG2相邻的页可以被选择作为每个存储块的代表性页。与第一边缘EDG1和第二边缘EDG2相邻的通道孔(channel hole)的直径可以小于与第一边缘EDG1和第二边缘EDG2间隔开的通道孔的直径。因此，在与第一边缘EDG1和第二边缘EDG2相邻的通道孔中所形成的存储单元的电特性可以不同于在与第一边缘EDG1和第二边缘EDG2间隔开的通道孔中所形成的存储单元的电特性。例如，在第一存储块BLK1中，与第一边缘EDG1最相邻的页101可以被选择作为代表性页。例如，在第n存储块BLKn中，与第二边缘EDG2最相邻的页102可以被选择作为代表性页。
图11示出了后台读取操作的示例。
在图11的示例中，存储单元阵列MCA1包括第一存储块至第n存储块BLK1、BLK2、BLK3、BLK4、……、BLKn-1、BLKn，并且可以对应于图1的存储单元阵列MCA的示例。根据实施例，可以在存储块BLK1至BLKn中的每个中选择至少一个代表性页，并且可以对选择的代表性页RP1、RP2、RP3、RP4、……、RPn-1、RPn执行后台读取操作。后台读取操作可以被称为“巡查读取操作”。
后台读取控制器BRC可以根据物理地址对第一存储块BLK1至第n存储块BLKn周期性地执行后台读取操作。在实施例中，后台读取操作的执行顺序可以例如根据第一存储块BLK1至第n存储块BLKn的退化信息和物理位置而改变。例如，可以根据第一存储块BLK1至第n存储块BLKn的布置顺序来执行后台读取操作。具体地，可以对第一代表性页RP1执行后台读取操作，可以对第二代表性页RP2执行后台读取操作，以及然后可以对第三代表性页RP3执行后台读取操作。
图12示出后台读取操作的另一示例。
图12的示例的存储单元阵列MCA2包括第一逻辑块LBN1至第n逻辑块LBNn。根据实施例，可以基于第一逻辑块LBN1至第n逻辑块LBNn的逻辑地址来对第一逻辑块LBN1至第n逻辑块LBNn周期性地执行后台读取操作。此示例的后台读取操作可以被称为“后台媒体扫描(BMS)”。
后台读取控制器BRC可以根据逻辑地址对第一逻辑块LBN1至第n逻辑块LBNn周期性地执行后台读取操作。在实施例中，后台读取操作的执行顺序可以例如根据退化信息而改变。例如，可以对在第一逻辑块LBN1中所包括的所有逻辑页LPN1和LPN2顺序地执行后台读取操作，并且然后可以对第二逻辑块LBN2中所包括的所有逻辑页顺序地执行后台读取操作。在实施例中，存储设备100可以选择性地执行巡查读取操作和BMS操作。
图13是示出存储系统20的示例实施例的框图。
参考图13，存储系统20可以包括存储设备100’和主机200，并且存储设备100’可以包括控制器110’、非易失性存储器(NVM)120和易失性存储器(VM)130。存储设备100’是图1的存储设备100的修改实施例，并且为了简洁将省略其重复的描述。控制器110’可以包括后台读取控制器BRC，并且后台读取控制器BRC可以通过固件和/或运行软件的处理器来实施。然而，本发明构思不限于此，并且后台读取控制器BRC可以通过硬件来实施。历史缓冲器HB可以被实施在易失性存储器130中，而易失性存储器130可以被布置在控制器110’之外。
图14是详细地示出图13的控制器的示例实施例的框图。
参考图14，控制器110b是图6所示的控制器110a的修改实施例，并且为了简明将省略其重复的描述。在实施例中，第一历史缓冲器HB1可以被实施在控制器存储器111’中，并且第二历史缓冲器HB2可以被实施在易失性存储器130中。例如，控制器存储器111’可以是SRAM，并且易失性存储器130可以是DRAM。例如，第一历史缓冲器HB1可以存储第一读取历史表，并且第二历史缓冲器HB2可以存储第二读取历史表。在下文中，将参考图15A和图15B来描述第一读取历史表和第二读取历史表。
图15A和图15B示出了第一读取历史表的示例实施例和第二读取历史表的示例实施例。
参考图15A，第一读取历史表151可以被存储在，例如，图14的第一历史缓冲器HB1中。第一读取历史表151可以存储指示默认读取电压电平(即，历史读取电压电平)是否被施加到多个存储块BLK1至BLKn中的每个的标志。例如，标志“1”可以指示默认读取电压电平未被施加，而标志“0”可以指示默认读取电压电平被施加。
参考图15B，第二读取历史表152可以被存储在，例如，图14的第二历史缓冲器HB2中。第二读取历史表152可以存储与多个存储块BLK1至BLKn中的每个相对应的校正后的读取历史电压电平CRL作为历史读取电压电平。例如，第二读取历史表152可以存储与第一存储块BLK1相对应的校正后的读取电压电平CRLa，并且可以不存储与第二存储块BLK2相对应的校正后的读取电压电平。在实施例中，当存储单元是多层单元时，第二读取历史表152可以存储用于分别地读取如图5中所示的第一编程状态至第三编程状态的第一校正后的读取电压电平至第三校正后的读取电压电平。在实施例中，当存储单元是三层单元时，第二读取历史表152可以存储用于分别地读取第一编程状态至第七编程状态的第一校正后的读取电压电平至第七校正后的读取电压电平。
参考图1、图15A和图15B，因为第一存储块BLK1的标志是第一读取历史表151中的“1”，所以可以看到在第二读取历史表152中存在与第一存储块BLK1相对应的历史读取电压电平。因此，当接收到来自主机200的针对在第一存储块BLK1中所包括的页的读取请求时，在第二读取历史表152中所存储的校正后的读取电压电平CRLa可以被用于执行主机读取操作，即，历史读取操作。
另一方面，因为第二存储块BLK2的标志是第一读取存储表151中的“0”，所以可以看到在第二读取历史表152中不存在与第二存储块BLK2相对应的历史读取电压电平。因此，当接收到来自主机200的针对在第二存储块BLK2中所包括的页的读取请求时，默认读取电压电平可以被用于执行主机读取操作，即，正常读取操作。
图16是示出操作存储设备的方法的示例实施例的流程图。参考图16，根据本实施例的操作方法是在存储设备中周期性地对在非易失性存储器中所包括的存储块执行后台读取操作的方法。例如，根据本实施例的操作方法可以在图1的存储设备100或图13的存储设备100’中顺序地执行。以上参考图1至图15B进行的描述还可以应用到本实施例。
在操作S110中，执行后台读取操作。在没有接收到来自主机200的读取请求的情况下，通过使用默认读取电压电平，存储设备100可以对在非易失性存储器120中所包括的多个存储块BLK1至BLKn周期性地执行后台读取操作。在操作S120中，确定后台读取操作是否失败。作为确定的结果，当后台读取操作失败时(即，发生读取失败)，则执行操作S130；否则(即，当发生读取通过时)，则对另一存储块执行操作S110。
在操作S130中，执行读取重试操作。存储设备100可以通过使用与默认读取电压电平不同的校正后的读取电压电平对相对应的存储块执行读取重试操作。在操作S140中，确定读取重试操作是否失败。作为确定的结果，当读取重试操作成功时(即，当发生读取通过时)，执行操作S150。另一方面，当读取重试操作失败时(即，当发生读取失败时)，再次执行操作S130。
在操作S150中，更新历史缓冲器。存储设备100可以通过将校正后的读取电压电平存储在读取历史表中作为针对相对应的存储块的历史读取电压电平来更新历史缓冲器。在操作S160中，执行主机读取操作。当接收到来自主机200的读取请求时，存储设备100可以通过使用历史缓冲器来执行主机读取操作。
在一些实施例中，本操作方法还可以包括在执行操作S110之前针对每个存储块选择代表性页的操作。例如，在多个存储块中的每个中，可以基于下述中的至少一个来选择至少一个代表性页：编程和擦除计数、读取计数、编程过去时间、读取干扰、编程干扰、每个存储块的物理位置以及每个页的物理位置。
图17是用于描述根据图16的操作方法的控制器110与非易失性存储器120之间的示操作的流程图。在下文中，将参考图1、图16和图17进行描述。
在操作S210中，控制器110发出用于第i存储块BLKi的读取命令。这里，“i”可以是“1”与“n”之间的自然数。具体地，后台读取控制器BRC在没有接收到来自主机200的读取请求的情况下发出读取命令。另外，后台读取控制器BRC可以发出用于在第i存储块BLKi中所包括的代表性页的地址，并且确定用于第i存储块BLKi的读取电压作为默认读取电压电平DRL。在操作S215中，控制器110向非易失性存储器120传送读取命令。在这种情况下，控制器110可以向非易失性存储器120一起传送地址和读取命令，并且传送用于第i存储块BLKi的读取电压作为控制信号。
在操作S220中，响应于读取命令，非易失性存储器120通过使用默认读取电压电平DRL来执行正常读取操作。在这种情况下，非易失性存储器120可以对第i存储块BLKi的代表性页执行正常读取操作。在操作S225中，非易失性存储器120向控制110传送通过正常读取操作所读取的数据。
在操作S230中，控制器110确定正常读取操作是否失败(即，是否发生读取失败)。具体地，ECC模块115可以对所接收到的数据执行ECC操作，并且确定在所接收到的数据中检测到的失败比特的数量是否超过ECC模块115的错误校正能力。作为确定的结果，当失败比特的数量超过错误校正能力时，确定正常读取操作失败(即，发生读取失败)，并且执行操作S240。另一方面，当失败比特的数量未超过错误校正能力或当数据不包括错误比特时(即，当发生读取通过时)，确定正常读取操作成功，并且执行操作S250。在操作S250中，控制器110可以将“i”增加1，并且对第i+1存储块执行后台读取操作。
在操作S240中，控制器110发出用于第i存储块BLKi的读取重试命令。具体地，后台读取控制器BRC在没有接收到来自主机200的读取重试请求的情况下发出读取重试命令。另外，后台读取控制器BRC可以发出用于在第i存储块BLKi中所包括的代表性页当中的读取失败页的地址，并且确定用于第i存储块BLKi的读取重试电压作为校正后的读取电压电平CRL。在操作S245中，控制器110向非易失性存储器120发送读取重试命令。在这种情况下，控制器110可以向非易失性存储器120一起发送地址和读取重试命令，并且发送用于第i存储块BLKi的读取重试电压作为控制信号。
在操作S270中，响应于读取重试命令，非易失性存储器120通过使用校正后的读取电压电平CRL来执行读取重试操作。在这种情况下，非易失性存储器120可以对第i存储块BLKi的选择性页执行读取重试操作。在操作S275中，非易失性存储器120向控制器110传送通过读取重试操作读取的数据。
在操作S280中，控制器110确定读取重试操作是否失败。具体地，ECC模块115可以对所接收到的数据执行ECC操作，并且确定在所接收到的数据中所检测到的失败比特的数量是否超过ECC模块115的错误校正能力。作为确定的结果，当失败比特的数量超过错误校正能力时，确定正常读取操作失败，并且可以再次执行操作S240。另一方面，当失败比特的数量未超过错误校正能力时或者当数据不包括失败比特时，确定读取重试操作成功并且执行操作S200。在操作S290中，控制器110通过将校正后的读取电压电平CRL存储在读取历史表中来更新历史缓冲器。
图18是示出操作存储设备的方法的示例实施例的流程图。参考图18，根据本实施例的操作方法是用于当从主机接收到读取请求时在存储设备中执行主机读取操作的方法。例如，根据本实施例的操作方法可以在图1的存储设备100中或在图13的存储设备100’中顺序地执行。以上参考图1至图15B进行的描述也可以应用到本实施例。
在操作S310中，接收读取请求和地址。存储设备100可以接收来自主机120的读取请求和用于读取请求的相对应的读取地址。在操作S320中，检查历史缓冲器。存储设备100可以检查历史缓冲器以确定是否存在与针对用于读取请求的读取地址而被寻址的存储块相对应的历史读取电压电平。在操作S330中，确定历史缓冲器是否为空。作为确定的结果，当历史缓冲器为空时，执行操作S340；否则执行操作S350。
在操作S340中，执行正常读取操作。存储设备100可以通过使用默认读取电压电平来执行正常读取操作。在操作S350中，执行历史读取操作。存储设备100可以通过使用历史读取电压电平来执行历史读取操作。在操作S360中，确定正常读取操作或历史读取操作是否失败。作为确定的结果，当正常读取操作或历史读取操作失败时，执行操作S370；否则本方法可以结束。在操作S370中，执行读取重试操作。
图19是示出根据图18的操作方法的主机200、控制器110和非易失性存储器120之间的操作的流程图。在下文中，将参考图1、图6和图19进行描述。
在操作S400中，主机200向控制器传送读取请求和用于读取请求的相对应的读取地址。在这种情况下，由主机200所发送的读取地址是逻辑地址。在操作S410中，控制器110检查映射表。具体地，控制器110检查与所接收的逻辑地址相对应的物理地址。在操作S420中，控制器110检查历史缓冲器。具体地，控制器110检查历史缓冲器以确定是否存在与包括所检查的物理地址的存储块(即，被寻址的存储块)相对应的历史读取电压电平。在操作S430中，控制器110确定在与包括所检查的物理地址的被寻址的存储块相对应的历史缓冲器中是否存在历史读取电压电平。
作为确定的结果，当与被寻址的存储块相对应的历史缓冲器中的位置为空时，即，当不存在与被寻址的存储块相对应的历史读取电压电平时，执行操作S440。在操作S440中，控制器110向非易失性存储器120传送读取命令，以用于采用默认读取电压电平DRL来执行正常读取操作。在操作S450中，非易失性存储器120通过使用默认读取电压电平DRL来执行正常读取操作。在操作S460中，非易失性存储器120向控制器110传送数据。
另一方面，当历史缓冲器不为空时，即，当存在与被寻址的存储块相对应的历史读取电压电平时，执行操作S470。在操作S470中，控制器110向非易失性存储器120传送读取命令，以用于采用历史读取电压电平来执行历史读取操作，即，用于在历史缓冲器中所找到的被寻址的存储块的校正后的读取电压电平CRL。在操作S480中，非易失性存储器120通过使用历史读取电压电平，即，校正后的读取电压电平CRL，来执行历史读取操作。在操作S490中，非易失性存储器120向控制器110传送数据。
图20是示出在图19之后的、根据图18的操作方法的主机200、控制器110和非易失性存储器120之间的操作的流程图。在下文中，将参考图1、图6和图20进行描述。
可以在图19的操作S460或S490之后执行操作S510。在操作S510中，控制器110确定正常读取操作或历史读取操作是否失败。作为确定的结果，当正常读取操作或历史读取操作未失败时，执行操作S520。在操作S520中，控制器110向主机200传送数据。另一方面，当正常读取操作或历史读取操作失败时，执行操作S530。
在操作S530中，控制器110发出读取重试命令。在操作S540中，控制器110向非易失性存储器120传送读取重试命令。在操作S550中，非易失性存储器120通过使用校正后的读取电压电平来执行读取重试操作。在操作S560中，非易失性存储器120向控制器110发送使用校正后读取电压电平所读取的数据。
在操作S570中，控制器110确定读取重试操作是否再次失败。作为确定的结果，当读取重试操作未失败时，执行操作S580和S590。在操作S580中，控制器110向主机200传送数据。在操作S590中，控制器110通过将校正后的读取电压电平存储在读取历史表中来更新历史缓冲器。在实施例中，可以首先执行操作S590，并且可以然后执行操作S580。在实施例中，可以基本上同时地执行操作S580和S590。另一方面，当在操作S570中读取重试操作失败时，可以再次执行操作S530，或可以运行与操作S530不同的恢复操作。在实施例中，本操作方法还可以包括接收来自主机的下一个读取请求和下一个读取地址的操作，以及通过使用在操作S590中更新的历史缓冲器来对下一个读取地址执行主机读取操作的操作。
图21是示出操作存储设备的方法的示例实施例的流程图。参考图21，根据本实施例的操作方法是解决当接收到来自主机的主机读取请求时存储设备中的读取错误的方法。例如，根据本实施例的操作方法可以在图1的存储设备100或图13的存储设备100’中顺序地执行。以上参考图1至图15B进行的描述也可以应用到本实施例。
在操作S610中，接收到读取请求和地址。具体地，存储设备100或存储设备100’可以接收到来自主机200的读取请求和用于读取请求的相对应的读取地址。在操作S620中，使用历史缓冲器来执行主机读取操作。存储设备100可以通过使用历史缓冲器来将主机读取操作执行为正常读取操作或历史读取操作。在操作S630中，确定主机读取操作是否失败。作为确定的结果，当主机读取操作失败时，执行操作S640；否则，本方法结束。
在操作S640中，使用预定义的读取电压电平来执行读取重试操作。存储设备100可以通过运行第一恢复过程，例如，通过处理器(例如，处理器112)运行第一恢复代码，来执行读取重试操作。例如，第一恢复过程可以是预定义的表(PDT)过程。PDT过程可以是用于根据存储关于预定义的读取电压电平的信息的表执行读取重试操作的过程。具体地，PDT过程可以基于退化发生方向来估计退化因子，并且通过对多个PDT中的一个给予优先级来执行读取重试操作。例如，多个PDT可以包括保持表、耐力表以及读取干扰表。在操作S650中，确定读取重试操作是否失败。作为确定的结果，当读取重试操作失败时，执行操作S660；否则，本方法结束。
在操作S660中，可以确定优化的读取电压电平。存储设备100可以通过运行第二恢复过程，例如，通过处理器(例如，处理器112)运行第二恢复代码，来确定优化的读取电压电平。在实施例中，存储设备100可以通过使用至少三个读取电压电平来顺序地执行读取操作，并且通过使用所读取的数据来估计优化的读取电压电平。随后，可以使用估计的优化的读取电压电平来执行读取操作。然而，本发明构思不限于此，并且在操作S660中可以执行另外的、不同的恢复过程，以及当使用在操作S660中所确定的优化的读取电压电平进行的读取操作失败时，仍然可以进一步运行其他的恢复过程。
在实施例中，存储设备100可以运行最小错误搜索(MES)过程并且例如可以通过使用在谷底附近等距的电压电平来执行读取操作。在实施例中，存储设备100可以运行读取电压电平摆动过程，并且例如可以通过使用在之前的操作中被确定为优化的读取电压电平的读取电压电平附近的电压电平来执行读取操作。在实施例中，存储设备100可以执行监测单元搜索过程，并且可以读取监测单元，根据读取结果测量分布变形，以及根据测量结果调整读取电压。在这种情况下，监测单元可以是与存储单元具有相同的结构、位于预定位置处以及通过预定的数据编程的单元。
图22是示出根据图21的操作方法的主机200、控制器110和非易失性存储器120之间的操作的流程图。在下文中，将参考图1、图6和图22进行描述。
在操作S700中，主机200向控制器110传送读取请求和用于读取请求的相对应的读取地址。在操作S710中，控制器110针对来自主机的读取请求的被寻址的存储块的校正的读取电压电平来检查历史缓冲器。检查映射表的操作可以进一步被包括在操作S700与S710之间。在操作S715中，控制器110向非易失性存储器120传送读取命令。在操作S720中，非易失性存储器120响应于读取命令执行读取操作。在操作S725中，非易失性存储器120向控制器110传送数据。
在操作S730中，控制器110确定读取操作是否失败。作为确定的结果，当读取操作失败时，执行操作S740，否则执行操作S735。在操作S735中，控制器110向主机200传送所读取的数据。在操作S740中，控制器110发出读取重试命令。在操作S745中，控制器110向非易失性存储器120传送读取重试命令。在操作S750中，非易失性存储器120通过使用新的读取电压电平来执行读取重试操作。在操作S755中，非易失性存储器120响应于读取重试命令向控制器110传送数据。
在操作S760中，控制器110确定读取重试操作是否失败。作为确定的结果，当读取重试操作失败时，执行操作S770；否则执行操作S765。在操作S765中，控制器110向主机200传送所读取的数据。另外，控制器110可以将在操作S750的读取重试操作中所使用的新的读取电压电平更新为历史缓冲器中的历史读取电压电平。
在操作S770中，控制器110确定优化的读取电压电平。例如，控制器110可以通过使用至少三个读取电压电平来对非易失性存储器120顺序地执行读取重试操作至少三次，并且基于读取重试操作的结果来估计优化后的读取电压电平。具体地，至少三个读取电压电平可以顺序地施加到与地址相对应的字线，并且可以基于以至少三个读取电压电平中的每个所读取的数据来估计优化的读取电压电平。
在操作S775中，控制器110向非易失性存储器120传送读取重试命令。在这种情况下，控制器110可以传送在操作S770中所确定的优化的读取电压电平作为控制信号。在操作S780中，非易失性存储器120通过使用优化的读取电压电平来执行读取重试操作。在操作S785中，非易失性存储器120响应于读取重试命令来向控制器110传送数据。
在操作S790中，控制器110确定读取重试操作是否失败。作为确定的结果，当读取重试操作失败时，可以再次执行操作S770或者可以通过运行另外的恢复过程来执行读取重试操作。另一方面，当读取重试操作成功时，执行操作S795和S800。在操作S795中，控制器110向主机200传送所读取的数据。在操作S800中，控制器110通过将优化的读取电压电平存储在读取历史表中来更新历史缓冲器。在实施例中，可以首先执行操作S795，并且可以然后执行操作S800。在实施例中，可以基本上同时地执行操作S800和操作S795。
图23是示出操作存储设备的方法的示例实施例的概念图。参考图23，根据本实施例的操作方法是通过后台读取操作和主机读取操作来共享存储设备中的同一历史缓冲器HB的方法。这里，历史缓冲器可以对应于图1的历史缓冲器HB、图6的历史缓冲器HB、图13的历史缓冲器HB或者图14的第一历史缓冲器HB1和第二历史缓冲器HB2。
在操作S910中，采用对一个或多个存储块的请求来发起后台读取操作。在操作S920中，使用默认读取电压电平来执行正常读取操作。在操作S930中，当针对存储块的正常读取操作失败时，使用针对存储块的校正后的读取电压电平来执行读取重试操作。当操作S930的读取重试操作成功时，将校正后的读取电压电平更新为历史缓冲器HB中的用于存储块的历史读取电压电平。
在操作S940中，针对属于被寻址的参考的读取地址来发起主机读取操作。在操作S950中，针对被寻址的存储块来确定历史缓冲器HB是否为空。在操作S960中，当针对被寻址的存储块历史缓冲器HB为空时，使用默认读取电压电平来针对被寻址的存储块执行正常读取操作。在操作S970中，当针对被寻址的存储块，历史缓冲器HB不为空时，使用在历史缓冲器HB中所存储的针对被寻址的存储块的历史读取电压电平来执行历史读取操作。当操作S960或操作S970失败时，通过使用新的读取电压电平在操作S980中执行读取重试操作。当操作S980的读取重试操作成功时，新的读取电压电平被更新为历史缓冲器HB中针对被寻址的存储块的历史读取电压电平。
图24是示出电子装置1000的示例实施例的框图。
参考图24，电子装置1000可以包括处理器1100、存储器件1200、存储设备1300、调制解调器1400、输入/输出设备1500以及电源1600。在本实施例中，存储设备1300可以执行主机读取操作和后台读取操作。存储设备1300可以对所有存储块周期性地执行后台读取操作，并且根据其结果来更新存储与存储块相对应的历史读取电压电平的历史缓冲器。当接收到来自主机的读取请求时，存储设备1300可以通过使用历史缓冲器执行正常读取操作或历史读取操作。可以基于以上参考图1至图23进行的描述来实施存储设备1300。
以上参考附图描述了本发明构思的实施例。尽管在本文中特定术语被用于描述实施例，但是其仅被用来描述本发明构思的技术理念，而不意图限制如在所附权利要求中描述的本发明构思的范围。因此，本领域普通技术人员将理解从其可以得到各种修改实施例和等效实施例。因此，本发明构思的精神和范围应当通过所附权利要求书来定义。
以上描述的方法的各种操作可以通过能够执行操作的任何合适的装置来执行，诸如各种硬件和/或(一个或多个)软件组件、电路和/或(一个或多个)模块。
在所公开的系统和/或方法中所采用的软件可以包括用于实施逻辑功能的可执行指令的有序列表，并且可以被具体化为供下述使用或与下述结合使用的任何“处理器可读介质”：指令运行系统、装置或设备，诸如单核或多核处理器或者包含处理器的系统。
结合在本文所公开的实施例而描述的方法或算法和功能的块或步骤可以直接地具体化为硬件、通过处理器运行的软件模块、或两者的组合。如果实施为软件，则用于运行功能的指令或代码可以存储在有形的、非暂态的计算机可读介质上或经由有形的、非暂态的计算机可读介质传送。软件模块可以驻留在随机访问存储器(RAM)、闪速存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)、寄存器、硬盘、可移除盘、CD ROM或本领域已知的任何其他形式的存储介质。
虽然已经参考本发明构思的实施例具体地示出并且描述了本发明构思，但是将理解在不背离所附权利要求书的精神和范围的情况下，可以在其中进行各种形式上和细节上的改变。

Claims (20)

1.一种存储设备，包括：
非易失性存储器，包括多个存储块，其中，存储块中的每个包括多个页；
历史缓冲器；以及
存储器控制器，被配置为独立于主机设备地运行后台读取操作，其中，后台读取操作包括通过读取在每个存储块中所包括的多个页当中的被采样的页来扫描多个存储块，以将针对每个存储块的校正后的读取电压电平存储在历史缓冲器中，以及其中，针对每个存储块的校正后的读取电压电平从每个存储块的被采样的页得到，
其中，所述存储器控制器还被配置为响应于主机读取请求、使用在历史缓冲器中所存储的校正后的读取电压电平中的一个来运行非易失性存储器的正常读取操作。
2.根据权利要求1所述的存储设备，其中，所述存储器控制器包括连接主机接口、非易失性存储器接口、处理器和至少一个控制器存储器的总线系统，所述至少一个控制器存储器包括用于与处理器一起运行后台读取操作的后台读取模块。
3.根据权利要求2所述的存储设备，其中，所述至少一个控制器存储器还包括历史缓冲器。
4.根据权利要求1所述的存储设备，还包括在存储器控制器外部的第二存储器，其中，所述第二存储器包括历史缓冲器。
5.根据权利要求1所述的存储设备，其中，所述历史缓冲器被包括在易失性随机存取存储器（RAM）中，并且所述存储器控制器被配置为在存储设备上电时执行第一所述后台读取操作，以初始地填充所述历史缓冲器。
6.根据权利要求4所述的存储设备，其中，所述存储器控制器还被配置为执行在存储设备上电期间发生的第二所述后台读取操作以更新历史缓冲器，其中，第一所述后台读取操作的第一速度大于第二所述后台读取操作的第二速度。
7.一种操作存储设备的方法，所述存储设备包括存储器控制器和包含多个存储块的非易失性存储器，每个存储块包括多个页，所述方法包括：
执行正常读取操作，其中，在正常读取操作中，所述存储器控制器根据从主机设备所接收到的读取请求从所述非易失性存储器读取数据；以及
执行独立于主机设备地运行的后台读取操作，其中，在后台读取操作中，所述存储器控制器读取目标存储块的页当中的被采样的页，以确定被采样的页的校正后的读取电压电平，被采样的页的校正后的读取电压电平被存储在历史缓冲器中作为针对目标存储块的校正后的读取电压电平，
其中，在具有对目标存储块寻址的读取请求的正常读取操作中，所述存储器控制器从历史缓冲器检索目标存储块的校正后的读取电压电平，并且当从目标存储块读取数据时所述非易失性存储器使用校正后的读取电压电平。
8.根据权利要求7所述的方法，其中，读取目标存储块的页当中的被采样的页包括：
使用至少一个默认读取电压电平来读取被采样的页，其中，一些次数中，使用至少一个默认读取电压电平进行读取的结果是读取失败，而其他次数中，使用至少一个默认读取电压电平进行读取的结果是读取通过；
当使用至少一个默认读取电压电平进行读取的结果是读取失败时，运行读取重试操作以确定校正后的读取电压电平，并且将校正后的读取电压电平存储在历史缓冲器中作为针对目标存储块的校正后的读取电平；以及
当使用至少一个默认读取电压电平进行读取的结果是读取通过时，不将校正后的读取电压电平存储在历史缓冲器中。
9.根据权利要求8所述的方法，其中，后台读取操作包括通过读取非易失性存储器的多个存储块中的每个的相应的被采样的页来执行所述多个存储块的扫描以获得相对应的多个校正后的读取电压电平，并且将所述相对应的多个校正后的读取电压电平存储在历史缓冲器中。
10.根据权利要求9所述的方法，其中，正常读取操作包括：
针对由来自主机设备的读取请求所寻址的被寻址的存储块来检查历史缓冲器以确定校正后的读取电压电平是否被存储在历史缓冲器中，其中，一些次数中，针对被寻址的存储块的校正后的读取电压电平被存储在历史缓冲器中，而其他次数中，针对被寻址的存储块的校正后的读取电压电平未被存储在历史缓冲器中；
当针对被寻址的存储块的校正后的读取电压电平被存储在历史缓冲器中时，使用校正后的读取电压电平来读取被寻址的存储块；以及
当针对被寻址的存储块的校正后的读取电压电平未被存储在历史缓冲器中时，使用所述至少一个默认读取电压电平来读取被寻址的存储块。
11.根据权利要求9所述的方法，其中，历史缓冲器是易失性随机存取存储器（RAM），并且所述方法进一步包括在存储设备上电时的第一所述扫描以初始地填充所述历史缓冲器。
12.根据权利要求11所述的方法，所述方法还包括在存储设备上电期间发生的第二所述扫描以更新所述历史缓冲器，其中，第一所述扫描的第一速度大于第二所述扫描的第二速度。
13.根据权利要求7所述的方法，其中，所述历史缓冲器在所述存储器控制器外部。
14.根据权利要求9所述的方法，其中，每个所述扫描包括扫描每个存储块的两个或更多个被采样的页。
15.一种补偿具有多个存储块的非易失性存储设备中的存储单元阈值电压的漂移的方法，存储块中的每个包括多个页，所述方法包括：
在独立于主机设备运行的后台读取操作中，通过读取在每个存储块中所包括的上述多个页当中的每个存储块的被采样的页来执行所述多个存储块的扫描以填充存储针对每个存储块的校正后的读取电压电平的历史缓冲器，其中，针对每个存储块的校正后的读取电压电平从每个存储块的被采样的页的扫描得到，以及
接收主机读取请求，并且使用在历史缓冲器中所存储的校正后的读取电压电平中的至少一个来读取非易失性存储器。
16.根据权利要求15所述的方法，其中，读取非易失性存储器包括：
检查历史缓冲器以确定针对主机读取请求的被寻址的存储块的校正后的读取电压电平是否被存储在历史缓冲器中，其中，一些次数中，针对被寻址的存储块的校正后的读取电压电平被存储在历史缓冲器中，而其他次数中，针对被寻址的存储块的校正后的读取电压电平未被存储在历史缓冲器中；
当针对被寻址的存储块的校正后的读取电压电平被存储在历史缓冲器中时，使用在历史缓冲器中所存储的校正后的读取电压电平来读取被寻址的存储块；以及
当针对被寻址的存储块的校正后的读取电压电平未被存储在历史缓冲器中时，使用至少一个默认读取电压电平来读取被寻址的存储块。
17.根据权利要求15所述的方法，其中，所述历史缓冲器是易失性随机存取存储器（RAM），并且所述方法还包括在非易失性存储设备上电时的第一所述扫描，以初始地填充所述历史缓冲器。
18.根据权利要求17所述的方法，所述方法还包括在非易失性存储设备上电期间发生的第二所述扫描，以更新所述历史缓冲器，其中，第一所述扫描的第一速度大于第二所述扫描的第二速度。
19.根据权利要求15所述的方法，其中，执行所述扫描包括读取每个存储块的所述多个页当中的单个被采样的页。
20.根据权利要求15所述的方法，其中，执行所述扫描包括读取每个存储块的所述多个页当中的两个或更多个被采样的页。
CN201810472963.XA 2017-05-23 2018-05-17 存储设备和操作存储设备的方法 Active CN108932964B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170063517A KR102347184B1 (ko) 2017-05-23 2017-05-23 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR10-2017-0063517 2017-05-23
US15/926,419 2018-03-20
US15/926,419 US10373693B2 (en) 2017-05-23 2018-03-20 Storage device and method of operating the storage device

Publications (2)

Publication Number Publication Date
CN108932964A CN108932964A (zh) 2018-12-04
CN108932964B true CN108932964B (zh) 2022-10-14

Family

ID=64401369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810472963.XA Active CN108932964B (zh) 2017-05-23 2018-05-17 存储设备和操作存储设备的方法

Country Status (3)

Country Link
US (1) US10373693B2 (zh)
KR (1) KR102347184B1 (zh)
CN (1) CN108932964B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614886B2 (en) * 2017-09-22 2020-04-07 Samsung Electronics Co., Ltd. Nonvolatile memory device and a method of programming the nonvolatile memory device
US10740178B2 (en) * 2017-10-05 2020-08-11 Western Digital Technologies, Inc. Self-prioritizing adaptive retry threshold adjustment
CN111104044B (zh) * 2018-10-25 2024-04-30 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
KR102678472B1 (ko) 2019-07-17 2024-06-27 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 저장 장치
KR102669545B1 (ko) * 2019-07-23 2024-05-27 삼성전자주식회사 휘발성 메모리 장치의 리페어 제어 방법 및 이를 수행하는 스토리지 장치
KR20210018615A (ko) * 2019-08-06 2021-02-18 삼성전자주식회사 스토리지 장치 및 이를 포함하는 스토리지 시스템
KR102713215B1 (ko) * 2019-08-26 2024-10-07 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11133831B2 (en) 2019-10-29 2021-09-28 Seagate Technology Llc Code rate adaptation
US11132244B2 (en) * 2019-11-14 2021-09-28 Seagate Technology Llc Block health checking
CN112947841A (zh) * 2019-11-26 2021-06-11 珠海零边界集成电路有限公司 一种读取嵌入式闪存数据的方法、装置、设备及存储介质
KR20210068894A (ko) 2019-12-02 2021-06-10 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR20210114718A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210121650A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템의 동작 방법
KR20220003705A (ko) 2020-07-02 2022-01-11 삼성전자주식회사 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
JP2022036654A (ja) 2020-08-24 2022-03-08 キオクシア株式会社 メモリデバイス及びメモリシステム
JP7408520B2 (ja) 2020-09-18 2024-01-05 キオクシア株式会社 メモリシステム
KR20220056919A (ko) 2020-10-28 2022-05-09 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220058753A (ko) 2020-10-30 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치 및 그것의 리드 방법
KR20220060572A (ko) 2020-11-04 2022-05-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220092021A (ko) 2020-12-24 2022-07-01 삼성전자주식회사 스토리지 컨트롤러 및 이를 포함하는 스토리지 시스템
KR20220103228A (ko) 2021-01-14 2022-07-22 삼성전자주식회사 메모리 컨트롤러, 메모리 장치, 및 저장 장치
KR20220103227A (ko) 2021-01-14 2022-07-22 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
CN113327640A (zh) * 2021-05-13 2021-08-31 长江存储科技有限责任公司 一种读取电压确定方法、装置、设备及存储介质
KR102344380B1 (ko) 2021-06-02 2021-12-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US11693587B2 (en) * 2021-08-17 2023-07-04 Micron Technology, Inc. System driven pass-through voltage adjustment to improve read disturb in memory devices
KR102345067B1 (ko) * 2021-08-25 2021-12-29 삼성전자주식회사 스토리지 장치 및 스토리지 컨트롤러의 구동 방법
KR102519664B1 (ko) 2021-08-31 2023-04-10 삼성전자주식회사 스토리지 장치, 스토리지 컨트롤러 및 스토리지 컨트롤러의 동작 방법
KR102641756B1 (ko) 2021-11-11 2024-02-29 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11841767B2 (en) 2021-11-24 2023-12-12 Samsung Electronics Co., Ltd. Controller controlling non-volatile memory device, storage device including the same, and operating method thereof
US11972114B2 (en) * 2022-07-18 2024-04-30 Micron Technology, Inc. Dynamic block categorization to improve reliability and performance in memory sub-system

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018983A (ja) * 1996-12-03 2005-01-20 Sony Corp 半導体不揮発性記憶装置およびメモリシステム
JP2006338789A (ja) 2005-06-02 2006-12-14 Renesas Technology Corp 不揮発性半導体記憶装置
US7433229B2 (en) * 2006-12-19 2008-10-07 Phison Electronics Corp. Flash memory device with shunt
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
KR100896463B1 (ko) * 2007-11-06 2009-05-14 주식회사 하이닉스반도체 웨이퍼 번인 테스트 모드를 가지는 반도체 메모리 소자
KR101014524B1 (ko) * 2008-09-22 2011-02-14 콘티넨탈 오토모티브 시스템 주식회사 데이터 일관성을 유지하는 임베디드 시스템의 데이터 리드 방법
US9502117B2 (en) 2011-03-14 2016-11-22 Seagate Technology Llc Cell-level statistics collection for detection and decoding in flash memories
CN102270507B (zh) * 2011-06-28 2016-08-10 上海华虹宏力半导体制造有限公司 可自调节字线电压的闪存
KR101800284B1 (ko) * 2011-07-12 2017-12-21 삼성전자 주식회사 플래시 메모리 장치의 리드 전압 조절 방법 및 이를 이용한 데이터 리드 방법
KR20130034522A (ko) * 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
JP2013127828A (ja) * 2011-12-16 2013-06-27 Samsung Electronics Co Ltd 半導体記憶装置
KR20130084901A (ko) * 2012-01-18 2013-07-26 삼성전자주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 리드 방법
US20130185612A1 (en) 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system
US20130343131A1 (en) * 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US9053808B2 (en) * 2012-06-21 2015-06-09 Sandisk Technologies Inc. Flash memory with targeted read scrub algorithm
KR101991905B1 (ko) * 2012-07-19 2019-06-24 삼성전자주식회사 불휘발성 메모리, 불휘발성 메모리의 읽기 방법 및 불휘발성 메모리를 포함하는 메모리 시스템
US8914696B2 (en) 2012-08-29 2014-12-16 Seagate Technology Llc Flash memory read scrub and channel tracking
US9847139B2 (en) 2012-10-01 2017-12-19 Seagate Technology Llp Flash channel parameter management with read scrub
KR102050896B1 (ko) * 2013-02-19 2019-12-02 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
US9430329B2 (en) * 2014-04-03 2016-08-30 Seagate Technology Llc Data integrity management in a data storage device
KR102211865B1 (ko) * 2014-05-20 2021-02-04 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102190241B1 (ko) * 2014-07-31 2020-12-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
KR102290974B1 (ko) * 2014-11-07 2021-08-19 삼성전자주식회사 불휘발성 메모리 장치, 메모리 컨트롤러 및 그것들을 포함하는 불휘발성 메모리 시스템의 동작 방법
US9588702B2 (en) 2014-12-30 2017-03-07 International Business Machines Corporation Adapting erase cycle parameters to promote endurance of a memory
KR20160143371A (ko) * 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US9646709B2 (en) * 2015-09-11 2017-05-09 Sandisk Technologies, Llc Proxy wordline stress for read disturb detection
KR102412781B1 (ko) * 2015-11-03 2022-06-24 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 독출 방법
JP2018163709A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
KR20180125807A (ko) * 2017-05-16 2018-11-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10199111B1 (en) * 2017-08-04 2019-02-05 Micron Technology, Inc. Memory devices with read level calibration
KR20190022987A (ko) * 2017-08-25 2019-03-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US10373693B2 (en) 2019-08-06
US20180342305A1 (en) 2018-11-29
KR102347184B1 (ko) 2022-01-04
CN108932964A (zh) 2018-12-04
KR20180128235A (ko) 2018-12-03

Similar Documents

Publication Publication Date Title
CN108932964B (zh) 存储设备和操作存储设备的方法
CN109671462B (zh) 具有参数校准功能的存储设备及其操作方法
CN107015886B (zh) 操作存储设备的方法和操作包括其的数据处理系统的方法
KR102381218B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11037639B2 (en) Memory controller and method of operating the same for processing the failed read operation
KR20210068894A (ko) 스토리지 장치 및 상기 스토리지 장치의 동작 방법
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
CN108694989B (zh) 存储设备及其坏块指派方法
KR102697927B1 (ko) 스토리지 장치 및 그 동작 방법
CN108010555B (zh) 检测电源噪声的非易失性存储设备及其操作方法
KR102178141B1 (ko) 비휘발성 메모리 장치의 동작 방법
US20120272024A1 (en) Data storage system and a data retention method thereof
KR20210020689A (ko) 추론에 기초하여 요청을 처리하는 메모리 시스템 및 이의 동작 방법
KR20210106757A (ko) 호스트, 저장 장치 및 이들을 포함하는 컴퓨팅 시스템
KR20210038189A (ko) 저장 장치 및 그 동작 방법
CN111223514A (zh) 具有数据保持保护的电子设备及其操作方法
CN111324300B (zh) 控制器以及控制器的操作方法
US20210382655A1 (en) Memory device, memory system, and operation method of memory device
CN112783435A (zh) 存储设备和操作存储设备的方法
CN113409854A (zh) 数据存储装置及其操作方法
KR20220032268A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11868647B2 (en) Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same
CN115731991A (zh) 存储装置、存储控制器以及存储控制器的操作方法
CN115586865A (zh) 存储器控制器及其操作方法
CN112084118A (zh) 数据存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant