KR101474366B1 - 전원잡음 모니터링 장치 - Google Patents

전원잡음 모니터링 장치 Download PDF

Info

Publication number
KR101474366B1
KR101474366B1 KR1020130062829A KR20130062829A KR101474366B1 KR 101474366 B1 KR101474366 B1 KR 101474366B1 KR 1020130062829 A KR1020130062829 A KR 1020130062829A KR 20130062829 A KR20130062829 A KR 20130062829A KR 101474366 B1 KR101474366 B1 KR 101474366B1
Authority
KR
South Korea
Prior art keywords
detection signal
output
flip
phase
flop
Prior art date
Application number
KR1020130062829A
Other languages
English (en)
Other versions
KR20140141267A (ko
Inventor
허주일
김해성
Original Assignee
크루셜칩스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크루셜칩스 주식회사 filed Critical 크루셜칩스 주식회사
Priority to KR1020130062829A priority Critical patent/KR101474366B1/ko
Publication of KR20140141267A publication Critical patent/KR20140141267A/ko
Application granted granted Critical
Publication of KR101474366B1 publication Critical patent/KR101474366B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/20—Measurement of non-linear distortion

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 간단한 구조의 모니터링 회로를 이용하여 모든 대역에서 잡음 주파수와 잡음 위상을 모니터링할 수 있도록 한 기술에 관한 것이다.
본 발명은 전원잡음 모니터링 장치에 있어서, 데이터입력단자에 전원전압이 공급되고, 상기 제1검출신호가 클럭신호단자에 입력되는 제1 플립플롭; 데이터입력단자에 전원전압이 공급되고, 상기 제2검출신호가 클럭신호단자에 입력되는 제2 플립플롭; 및 상기 제1플립플롭의 출력신호 및 상기 제2플립플롭의 출력신호를 앤드연산하여, 상기 앤드연산 결과를 상기 제1플립플롭 및 제2플립플롭의 리세트신호로 공급하는 앤드게이트;를 포함하는 위상 및 주파수 모니터링부를 구비하는 것을 특징으로 한다.

Description

전원잡음 모니터링 장치{APPARATUS FOR MONITORING THE NOISE OF POWER}
본 발명은 집적회로의 전원잡음을 모니터링하는 기술에 관한 것으로, 특히 간단한 구조의 모니터링 회로를 이용하여 모든 대역에서 잡음 주파수와 잡음 위상을 모니터링할 수 있도록 한 전원잡음 모니터링 장치에 관한 것이다.
일반적으로, 집적회로(IC: Integrated Circuit)에 전원잡음이 존재하는 경우, 이에 의해 클럭 발진기의 출력 및 클럭신호를 사용하는 디지털 회로에 오프셋(Offset)이나 잡음이 발생될 수 있다.
이와 같은 오프셋이나 잡음 발생을 방지하기 위하여 잡음 주파수와 위상을 모니터링할 필요가 있다.
도 1은 종래 기술에 의한 전원잡음 모니터링 장치의 블록도로서 이에 도시한 바와 같이, 제1,2비교기(110A,110B), 제1,2 슈미트트리거(120A,120B), 위상 및 주파수 검출부(130), 버퍼(140)를 포함한다.
제1 비교기(110A)는 전원잡음(Vpn)을 제1기준전압(Vref1)과 비교하여 그에 따른 검출신호를 출력한다. 제2 비교기(110B)는 상기 전원잡음(Vpn)을 제2기준전압(Vref2)과 비교하여 그에 따른 검출신호를 출력한다.
제1 슈미트트리거(120A)는 서로 다른 두 개의 트리거 전압(LTL:Lower Trigger Level)(UTL: Upper Trigger Level)을 이용하여 상기 제1 비교기(110A)에서 출력되는 검출신호를 안정화된 형태의 제1검출신호(A)로 출력한다. 제2 슈미트트리거(120B)는 상기 서로 다른 두 개의 트리거 전압을 이용하여 상기 제2 비교기(110B)에서 출력되는 검출신호를 안정화된 형태의 제2검출신호(B)로 출력한다.
위상 및 주파수 검출부(130)는 도 2와 같이 모스트랜지스터(M1-M6)로 구성된 논리회로를 구비하여 상기 제1검출신호(A) 및 제2검출신호(B)를 근거로 전원잡음을 검출한다.
도 3a 및 도 3b는 상기 위상 및 주파수 검출부(130)의 동작 특성을 나타낸 파형도이다. 즉, 위상오차 φe가 0〈 φe〈π일 때, 상기 위상 및 주파수 검출부(130)의 제1모스트랜지스터(M1)의 게이트에 도 3a의 (a)와 같은 제1검출신호(A)가 입력되고, 제2모스트랜지스터(M2)의 게이트에 도 3a의 (b)와 같은 제2검출신호(B)가 입력되면, 출력단자(OUTPUT1)에 도 3a의 (c)와 같은 검출신호가 출력된다.
또한, 즉, 위상오차 φe가 -π〈 φe〈0일 때, 상기 위상 및 주파수 검출부(130)의 제1모스트랜지스터(M1)의 게이트에 도 3b의 (a)와 같은 제1검출신호(A)가 입력되고, 제2모스트랜지스터(M2)의 게이트에 도 3b의 (b)와 같은 제2검출신호(B)가 입력되면, 출력단자(OUTPUT1)에 도 3b의 (c)와 같은 모니터링신호가 출력된다.
도 4는 상기 위상오차 φe = φi - φ2 값이 0과 π 래디안(radian) 사이에 있는 경우 위상에 따른 출력전압을 나타낸 것이다. 여기서, φi는 입력신호 vi의 위상이고, φ2는 출력신호 v2의 위상이다. 이와 같은 경우, 평균전압
Figure 112013048823957-pat00001
는 다음의 [수학식 1] 및 [수학식2]와 같이 표현된다.
Figure 112013048823957-pat00002
Figure 112013048823957-pat00003
상기 [수학식1],[수학식2]에서와 같이 위상오차 φe가
Figure 112013048823957-pat00004
를 가지므로, 상기 위상오차 이상의 위상오차를 갖는 경우 과도현상이 발생된 지점으로부터 안정된 동작점을 찾아갈 때 비교적 긴 시간이 요구된다.
버퍼(140)는 제1,2 인버터(I1,I2)를 구비하여 상기 위상 및 주파수 검출부(130)에서 출력되는 모니터링신호를 버퍼링하여 출력단자(OUTPUT2)에 출력하는 역할을 수행한다.
이와 같이 종래기술에 의한 전원잡음 모니터링 장치를 이용하는 경우, 위상오차 가
Figure 112013048823957-pat00005
를 가지므로, 과도현상이 발생된 지점으로부터 안정된 동작점을 찾아갈 때 까지 비교적 오랜 시간이 요구되는 단점이 있다.
본 발명이 해결하고자 하는 과제는 간단한 구조의 모니터링 회로를 이용하여 모든 대역에서 잡음 주파수와 잡음 위상을 모니터링할 수 있도록 하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 대칭적 구조를 이용하여 입력환산 오프셋(Offset)을 감소 할 수 있도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 전원잡음 모니터링 장치는, 전원잡음을 제1기준전압과 비교하여 그에 따른 검출신호를 출력하는 제1 비교기 및 상기 전원잡음을 제2기준전압과 비교하여 그에 따른 검출신호를 출력하는 제2 비교기; 상기 제1 비교기에서 출력되는 검출신호를 안정화된 형태의 제1검출신호로 출력하는 제1 슈미트트리거 및 제2 비교기에서 출력되는 검출신호를 안정화된 형태의 제2검출신호로 출력하는 제2 슈미트트리거; 상기 제1검출신호 및 제2검출신호를 근거로 위상 차이 및 주파수 차이에 따른 전원잡음을 모니터링하는 위상 및 주파수 모니터링부; 상기 위상 및 주파수 모니터링부에서 출력되는 제1출력신호를 버퍼링하여 출력단자에 출력하는 제1버퍼 및 상기 위상 및 주파수 모니터링부에서 출력되는 제2출력신호를 버퍼링하여 출력단자에 출력하는 제2버퍼;를 포함한다.
본 발명 간단한 구조의 모니터링 회로를 이용하여 모든 대역에서 잡음 주파수와 잡음 위상을 모니터링할 수 있게 함으로써, 해당 시스템의 오동작을 확실하에 방지할 수 있는 효과가 있다.
또한, 본 발명은 대칭적 구조를 이용하여 입력환산 오프셋(Offset)을 감소 할 수 있도록 함으로써, 잡음 모니터링의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 종래 기술에 의한 전원잡음 모니터링 장치의 블록도이다.
도 2는 도 1에서 위상 및 주파수 검출부의 상세회로도이다.
도 3a 및 도 3b는 위상 및 주파수 검출부의 잡음 모니터링 원리를 나타낸 파형도이다.
도 4는 위상 및 주파수 검출부에서의 위상에 따른 출력전압을 나타낸 파형도이다.
도 5는 본 발명의 실시예에 따른 전원잡음 모니터링 장치의 블록도이다.
도 6은 도 5에서 위상 및 주파수 모니터링부의 상세회로도이다.
도 7a는 위상 및 주파수 모니터링부에서의 위상 차이에 대한 잡음 모니터링 원리를 나타낸 파형도이다.
도 7b는 위상 및 주파수 모니터링부에서의 주파수 차이에 대한 잡음 모니터링 원리를 나타낸 파형도이다.
도 8은 검출신호의 주파수 차이에 따른 평균전압 파형도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 따른 전원잡음 모니터링 장치의 블록도로서 이에 도시한 바와 같이, 제1,2비교기(510A,510B), 제1,2 슈미트트리거(520A,520B), 위상 및 주파수 검출부(530), 제1,2버퍼(540A,540B)를 포함한다.
제1 비교기(510A)는 전원잡음(Vpn)을 제1기준전압(Vref1)과 비교하여 그에 따른 검출신호를 출력한다. 제2 비교기(510B)는 상기 전원잡음(Vpn)을 제2기준전압(Vref2)과 비교하여 그에 따른 검출신호를 출력한다.
제1 슈미트트리거(520A)는 서로 다른 두 개의 트리거 전압(LTL:Lower Trigger Level)(UTL: Upper Trigger Level)을 이용하여 상기 제1 비교기(510A)에서 출력되는 검출신호를 안정화된 형태의 제1검출신호(A)로 출력한다. 제2 슈미트트리거(520B)는 상기 서로 다른 두 개의 트리거 전압을 이용하여 상기 제2 비교기(510B)에서 출력되는 검출신호를 안정화된 형태의 제2검출신호(B)로 출력한다.
위상 및 주파수 모니터링부(530)는 상기 제1 슈미트트리거(520A)에서 출력되는 상기 제1검출신호(A) 및 상기 제2 슈미트트리거(520B)에서 출력되는 제2검출신호(B)를 근거로 전원잡음을 모니터링한다.
도 6은 상기 위상 및 주파수 모니터링부(530)에 대한 상세 회로도로서 이에 도시한 바와 같이, 제1 플립플롭(FF1), 제2 플립플롭(FF2) 및 앤드게이트(AD)를 포함한다.
제1 플립플롭(FF1)의 데이터입력단자(D1)에 전원전압(VDD)이 공급되고, 클럭신호단자(CLK1)에 상기 제1검출신호(A)가 공급된다. 제2 플립플롭(FF2)의 데이터입력단자(D2)에 전원전압(VDD)이 공급되고, 클럭신호단자(CLK2)에 상기 제2검출신호(B)가 공급된다. 앤드게이트(AD)의 일측 입력단자에 상기 제1 플립플롭(FF1)의 출력단자(Q1)에서 출력되는 제1출력신호(QA)가 공급되고, 타측 입력단자에 상기 제2 플립플롭(FF2)의 출력단자(Q2)에서 출력되는 제2출력신호(QB)가 공급되고, 상기 앤드게이트(AD)의 출력신호가 상기 제1 플립플롭(FF1)의 리세트단자(RE1) 및 상기 제2 플립플롭(FF2)의 리세트단자(RE2)에 공급된다. 상기 제1 플립플롭(FF1) 및 제2 플립플롭(FF2)은 D형 플립플롭인 것을 예로 하여 설명한다.
상기 위상 및 주파수 모니터링부(530)가 위상 차이에 따른 전원잡음을 모니터링하는 것을 도 6 및 도 7a를 참조하여 설명하면 다음과 같다.
제1 플립플롭(FF1)의 데이터입력단자(D1)에 전원전압(VDD)이 공급되고 있는 상태에서, 상기 제1 슈미트트리거(520A)에서 출력되는 도 7a의 (a)와 같은 제1검출신호(A)가 클럭신호단자(CLK1)에 입력되면 도 7a의 (c)와 같이 상기 제1검출신호(A)의 상승에지에 동기하여 출력단자(Q1)에 전원전압(VDD) 레벨의 제1출력신호(QA)가 출력되기 시작한다. 상기 제1검출신호(A)는 기준주파수에 대응되는 신호이다.
제2 플립플롭(FF2)의 데이터입력단자(D2)에 전원전압(VDD)이 공급되고 있는 상태에서, 상기 제2 슈미트트리거(520B)에서 출력되는 도 7a의 (b)와 같은 제2검출신호(B)가 클럭신호단자(CLK2)에 입력되는 순간 상기 제2검출신호(B)의 상승에지에 동기하여 출력단자(Q2)에 전원전압(VDD) 레벨의 제2출력신호(QB)가 출력되기 시작한다. 상기 제2검출신호(B)는 상기 전원잡음(Vpn)에 대응되는 신호이다.
이에 따라, 앤드게이트(AD)의 양측 입력단자에 모두 "하이"가 공급되므로 상기 앤드게이트(AD)에서 "하이"가 출력되는데, 이는 상기 제1 플립플롭(FF1)의 리세트단자(RE1) 및 제2 플립플롭(FF2)의 리세트단자(RE2)에 공급된다. 따라서, 상기 제1 플립플롭(FF1) 및 제2 플립플롭(FF2)이 모두 리세트된다.
이로 인하여, 도 7a의 (c),(d)에서와 같이 상기 제1 플립플롭(FF1)의 제1출력신호(QA) 및 제2 플립플롭(FF2)의 제2출력신호(QB)가 모두 "로우"로 출력되기 시작한다.
이후, 상기 제1,2 플립플롭(FF1)(FF2)에서 상기와 같은 동작이 반복적으로 수행되어 상기 제1 플립플롭(FF1)의 출력단자(Q1)에서 도 7a의 (c)와 같은 제1출력신호(QA)가 출력되고, 상기 제2 플립플롭(FF2)의 출력단자(Q2)에서 도 7a의 (d)와 같은 제2출력신호(QB)가 출력된다.
상기 설명에서와 같이 제2 플립플롭(FF2)의 클럭신호단자(CLK2)에 도 7a의 (b)와 같은 제2검출신호(B)가 입력되는 순간 출력단자(Q2)에 "하이"의 제2출력신호(QB)가 출력되기 시작한 후 상기와 같은 리세트 동작에 의해 상기 제2출력신호(QB)가 곧바로 로우로 출력되기 시작하지만, 도 7a의 (d)에서는 계속적으로 "로우"가 출력되는 것으로 도시하였다.
결국, 상기 도 7a에서와 같이, 상기 제1 플립플롭(FF1)에 공급되는 제1검출신호(A)와 제2 플립플롭(FF2)에 공급되는 제2검출신호(B)의 주파수는 동일하지만, 상기 제1검출신호(A)의 위상이 제2검출신호(B)의 위상보다 앞서는 경우, 상기와 같은 과정을 통해 상기 제1 플립플롭(FF1)의 제1출력신호(QA)는 상기 제1,2검출신호(A)(B)의 위상차에 상응되는 폭을 갖는 형태로 출력된다. 이에 비하여, 상기 제2 플립플롭(FF2)의 제2출력신호(QB)는 상기 설명에서와 같이 상기 제2검출신호(B)의 상승에지 부분을 제외하고 계속적으로 "로우"로 출력된다.
다른 예로써, 상기 제2검출신호(B)의 위상이 제1검출신호(A)의 위상보다 앞서는 경우, 상기와 반대로 상기 제2 플립플롭(FF2)의 제2출력신호(QB)는 상기 제1,2검출신호(A)(B)의 위상차에 상응되는 폭을 갖는 형태로 출력된다. 이에 비하여, 상기 제1 플립플롭(FF1)의 제1출력신호(QA)는 상기 제1검출신호(A)의 상승에지 부분을 제외하고 계속적으로 "로우"로 출력된다.
상기 위상 및 주파수 모니터링부(530)가 주파수 차이에 의한 전원잡음을 모니터링하는 원리는 상기 위상 차이에 의한 전원잡음 모니터링 원리와 동일하며, 도 7b는 그에 따른 타이밍도를 나타낸 것이다.
결국, 상기 위상 및 주파수 모니터링부(530)는 상기 설명에서와 같이 상기 제1,2검출신호(A)(B)를 근거로 위상차 정보 φA - φB 또는 각주파수차 정보 ωA - ωB를 제공한다.
도 8은 상기 제1,2검출신호(A)(B)의 주파수 차이에 따른 평균전압(
Figure 112013048823957-pat00006
)을 나타낸 것이다.
제1버퍼(540A)는 상기 위상 및 주파수 모니터링부(530)에서 출력되는 제1출력신호(QA)를 버퍼링하여 출력단자(OUTPUT)에 출력한다.
마찬가지로, 제2버퍼(540B)는 상기 위상 및 주파수 모니터링부(530)에서 출력되는 제2출력신호(QB)를 버퍼링하여 출력단자(OUTPUT)에 출력한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
500 : 전원잡음 모니터링 장치 510A : 제1비교기
510B : 제2비교기 520A : 제1슈미트트리거
520B : 제2슈미트트리거 530 : 위상 및 주파수 검출부
540A : 제1버퍼 540B : 제2버퍼

Claims (4)

  1. 전원잡음을 제1기준전압과 비교하여 그에 따른 검출신호를 출력하는 제1 비교기 및 상기 전원잡음을 제2기준전압과 비교하여 그에 따른 검출신호를 출력하는 제2 비교기;
    상기 제1 비교기에서 출력되는 검출신호를 안정화된 형태의 제1검출신호로 출력하는 제1 슈미트트리거 및 제2 비교기에서 출력되는 검출신호를 안정화된 형태의 제2검출신호로 출력하는 제2 슈미트트리거; 및
    상기 제1검출신호 및 제2검출신호를 근거로 전원잡음을 모니터링하는 위상 및 주파수 모니터링부;를 포함하는 전원잡음 모니터링 장치에 있어서,
    상기 위상 및 주파수 모니터링부는
    데이터입력단자에 전원전압이 공급되고, 상기 제1검출신호가 클럭신호단자에 입력되는 제1 플립플롭;
    데이터입력단자에 전원전압이 공급되고, 상기 제2검출신호가 클럭신호단자에 입력되는 제2 플립플롭; 및
    상기 제1플립플롭의 출력신호 및 상기 제2플립플롭의 출력신호를 앤드연산하여, 상기 앤드연산 결과를 상기 제1플립플롭 및 제2플립플롭의 리세트신호로 공급하는 앤드게이트;를 포함하는 것을 특징으로 하는 전원잡음 모니터링 장치.
  2. 제1항에 있어서, 상기 위상 및 주파수 모니터링부는 상기 제1검출신호 및 제2검출신호를 근거로 위상 차이에 따른 전원잡음을 모니터링하는 것을 특징으로 하는 전원잡음 모니터링 장치.
  3. 제1항에 있어서, 상기 위상 및 주파수 모니터링부는 상기 제1검출신호 및 제2검출신호를 근거로 주파수 차이에 따른 전원잡음을 모니터링하는 것을 특징으로 하는 전원잡음 모니터링 장치.
  4. 제1항에 있어서, 상기 전원잡음 모니터링 장치는
    상기 위상 및 주파수 모니터링부에서 출력되는 제1출력신호를 버퍼링하여 출력단자에 출력하는 제1버퍼; 및
    상기 위상 및 주파수 모니터링부에서 출력되는 제2출력신호를 버퍼링하여 상기 출력단자에 출력하는 제2버퍼;를 더 포함하는 것을 특징으로 하는 전원잡음 모니터링 장치.
KR1020130062829A 2013-05-31 2013-05-31 전원잡음 모니터링 장치 KR101474366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130062829A KR101474366B1 (ko) 2013-05-31 2013-05-31 전원잡음 모니터링 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062829A KR101474366B1 (ko) 2013-05-31 2013-05-31 전원잡음 모니터링 장치

Publications (2)

Publication Number Publication Date
KR20140141267A KR20140141267A (ko) 2014-12-10
KR101474366B1 true KR101474366B1 (ko) 2014-12-18

Family

ID=52458840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062829A KR101474366B1 (ko) 2013-05-31 2013-05-31 전원잡음 모니터링 장치

Country Status (1)

Country Link
KR (1) KR101474366B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102660729B1 (ko) * 2016-10-28 2024-04-26 삼성전자주식회사 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20140141267A (ko) 2014-12-10

Similar Documents

Publication Publication Date Title
US7652516B2 (en) Apparatus and method for generating a clock signal
US7328383B2 (en) Circuit and method for testing embedded phase-locked loop circuit
US8384435B2 (en) Clock switching circuit with priority multiplexer
JP2005098981A (ja) 半導体集積回路装置、測定結果管理システム、及び管理サーバ
US11070200B2 (en) Duty cycle correction system and low dropout (LDO) regulator based delay-locked loop (DLL)
US7515666B2 (en) Method for dynamically changing the frequency of clock signals
US10673774B2 (en) Low latency re-timer
JP2013135281A (ja) 電圧振幅検出回路、情報記憶装置、通信装置および電圧振幅検出方法
US8847639B1 (en) Waveform generator
KR101474366B1 (ko) 전원잡음 모니터링 장치
US9264023B2 (en) Scannable flop with a single storage element
US20150288339A1 (en) Inverter-and-switched-capacitor-based squelch detector apparatus and method
TW201837489A (zh) 異常時脈偵測方法及其電路
US9614500B2 (en) Electronic circuit, electronic apparatus, and method for eliminating metastability
US9455823B2 (en) Four-phase clock generator with timing sequence self-detection
CN107645288A (zh) 用于产生脉冲的电子电路、方法及电子装置
US10014849B2 (en) Clock detectors and methods of detecting clocks
US8890594B1 (en) System for functional reset across multiple clock domains
US8928380B2 (en) Current-mode D latch with reset function and associated circuit
CN108732422B (zh) 异常频率检测方法及其电路
JP5082697B2 (ja) シリアルインターフェース回路及び電子機器
US9335354B2 (en) Phase detector with metastable prevention stage
WO2018171063A1 (zh) 一种移动终端
US7956649B1 (en) Frequency pattern detector
JP2010016905A (ja) 高速シリアルインターフェース回路及び電子機器

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 6