CN117969978A - 电源噪声检测电路及工作方法、抖动限幅电路、电子设备 - Google Patents

电源噪声检测电路及工作方法、抖动限幅电路、电子设备 Download PDF

Info

Publication number
CN117969978A
CN117969978A CN202211314315.4A CN202211314315A CN117969978A CN 117969978 A CN117969978 A CN 117969978A CN 202211314315 A CN202211314315 A CN 202211314315A CN 117969978 A CN117969978 A CN 117969978A
Authority
CN
China
Prior art keywords
noise
power supply
phase
signal
noise reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211314315.4A
Other languages
English (en)
Inventor
陈焱沁
钟乃早
陈东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202211314315.4A priority Critical patent/CN117969978A/zh
Priority to PCT/CN2023/103192 priority patent/WO2024087695A1/zh
Publication of CN117969978A publication Critical patent/CN117969978A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请实施例提供一种电源噪声检测电路及工作方法、抖动限幅电路、电子设备，涉及集成电路技术领域，用于以低成本、低功耗的技术手段来检测电源噪声带来的时钟抖动。电源噪声检测电路例如可以应用于抖动限幅电路中。电源噪声检测电路包括：第一数据产生链路，用于工作在噪声电源电压，输出噪声信号；还用于工作在降噪电源电压下，输出降噪信号；降噪信号例如包括第一降噪信号和第二降噪信号。采样比较电路，用于对第一数据产生链路输出的噪声信号的相位和降噪信号的相位进行采样比较；逻辑处理器，用于对采样比较电路的采样比较结果进行逻辑处理，并输出处理结果。处理结果表征抖动超前或者滞后。

Description

电源噪声检测电路及工作方法、抖动限幅电路、电子设备
技术领域
本申请涉及集成电路技术领域，尤其涉及一种电源噪声检测电路及工作方法、抖动限幅电路、电子设备。
背景技术
随着消费类电子设备的不断发展，对低成本、低功耗、中高速的模拟芯片需求越来越多。在芯片的实际使用中，对于芯片中的大多数电路而言，电源噪声施加在电路中会产生时钟抖动。电源电压偏高时，导致时钟抖动边沿超前。电源电压偏低时，导致时钟抖动边沿滞后。
因此，为了不影响电路性能，本领域技术人员需要通过技术手段来检测上述时钟抖动，以尝试消除上述时钟抖动。
发明内容
本申请实施例提供一种电源噪声检测电路及工作方法、抖动限幅电路、电子设备，用于以检测电源噪声带来的时钟抖动。
为达到上述目的，本申请采用如下技术方案：
本申请实施例的第一方面，提供一种电源噪声检测电路，用于检测电源噪声对信号相位的影响。电源噪声检测电路包括第一数据产生链路、采样比较电路以及逻辑处理器。第一数据产生链路与时钟信号端耦接，用于工作在噪声电源电压下，对时钟信号端的时钟信号进行处理，输出噪声信号。第一数据产生链路还用于工作在降噪电源电压下，对时钟信号端的时钟信号进行处理，输出降噪信号。采样比较电路与第一数据产生链路耦接，用于对第一数据产生链路输出的噪声信号的相位和降噪信号的相位进行采样比较。逻辑处理器与采样比较电路耦接，逻辑处理器用于对采样比较电路的采样比较结果进行逻辑处理，并输出处理结果。
本申请实施例提供的电源噪声检测电路，第一数据产生链路工作在噪声电源电压下，产生的信号为受电源噪声干扰的噪声信号。第一数据产生链路工作在降噪电源电压下，产生的信号为未受电源噪声干扰的降噪信号，降噪信号作为参考信号。采样比较电路对第一数据产生链路产生的信号(噪声信号和降噪信号)的相位进行比较，将比较结果经逻辑处理器处理后输出，即可将电源噪声对时钟信号的相位的影响进行量化，检测出电源噪声导致的相位波动为相位超前还是相位滞后。本申请实施例提供的电源噪声检测电路不包括片外电容和磁珠等结构，因此，电源噪声检测电路的硬件成本比较低。而且，电源噪声检测电路是采用模拟电路(第一数据产生链路)和数字电路(采样比较电路、逻辑处理器)混合的方法对电源噪声进行量化，数字工艺的信号只有“0”和“1”两种信号，没有中间波动。因此，电源噪声检测电路的工艺敏感性低，受工艺干扰(PVT)较小，性能稳定。再者，降噪电源电压只需要向一个第一数据产生链路供电，第一数据产生链路的功耗要小于实际数据产生链路的功耗。因此，电源噪声检测电路的功耗和面积要远远小于将源极驱动电路中所有数据产生链路置于电源去噪支路下的成熟技术方案。综上所述，本申请实施例提供的电源噪声检测电路可以实现在满足低成本、低功耗、低工艺敏感性的前提下，将电源噪声对相位影响进行量化
在一种可能的实现方式中，电源噪声检测电路还包括电源去噪支路；电源电压端和第一数据产生链路均耦接于电源去噪支路，电源去噪支路用于去除噪声电源电压中的电源噪声，向第一数据产生链路输入降噪电源电压。采用电源去噪支路生成降噪电源电压，降噪电源电压只需要向一个第一数据产生链路供电，功耗较小。
在一种可能的实现方式中，第一数据产生链路用于工作在降噪电源电压下输出第一降噪信号和第二降噪信号；噪声信号的相位为噪声相位，第一降噪信号的相位为第一超前相位，第二降噪信号的相位为第一滞后相位；第一超前相位和第一滞后相位均与噪声相位相距M个延迟单元；M为正整数。通过将噪声相位，与超前相位和滞后相位进行对比，判断出抖动是否超前或者滞后，电路结构简单，原理简单，易于实现。
在一种可能的实现方式中，第一数据产生链路包括噪声链路和降噪链路；噪声链路，用于工作在噪声电源电压下，输出噪声信号；降噪链路，用于工作在降噪电源电压下，输出第一降噪信号和第二降噪信号。这是一种结构简单的实现方式。
在一种可能的实现方式中，采样比较电路包括第一采样比较器和第二采样比较器；噪声链路和降噪链路均耦接于第一采样比较器，第一采样比较器用于对噪声信号的噪声相位和第一降噪信号的第一超前相位进行采样比较；噪声链路和降噪链路均耦接于第二采样比较器，第二采样比较器用于对噪声相位和第二降噪信号的第一滞后相位进行采样比较。这是一种结构简单的实现方式。
在一种可能的实现方式中，逻辑处理器具有第一信号输出端和第二信号输出端，第一采样比较器和第二采样比较器均耦接于逻辑处理器，逻辑处理器对第一采样比较器的采样比较结果和第二采样比较器的采样比较结果进行逻辑处理，并从第一信号输出端和第二信号端输出比较结果。这是一种结构简单的实现方式。
在一种可能的实现方式中，电源去噪支路包括低压差线性稳压器、电源产生器或滤波器中的至少一个。这是一种结构简单的实现方式。
在一种可能的实现方式中，噪声链路包括至少一个第一延迟单元，降噪链路包括串联的多个第二延迟单元；第一降噪信号的输出端和第二降噪信号的输出端之间具有2M个第二延迟单元。这是一种结构简单的实现方式。
在一种可能的实现方式中，降噪链路还用于工作在降噪电源电压下，输出第三降噪信号和第四降噪信号；第三降噪信号的相位为第二超前相位，第四降噪信号的相位为第二滞后相位；第二超前相位和第二滞后相位均与噪声相位相距N个延迟单元；N为正整数,N≠M。这样一来，将噪声相位与多个超前或滞后参考相位进行对比，可以以不同的抖动幅度作为检测标尺，提高对相位抖动检测的精准度。例如，N<M，在检测出抖动幅度超前或者滞后M个延迟单元的基础上，还可以检测出抖动幅度是否超前或者滞后于N个延迟单元。
在一种可能的实现方式中，采样比较电路还包括第三采样比较器和第四采样比较器；噪声链路、第三降噪链路以及逻辑处理器均与第三采样比较器和第四采样比较器分别耦接；第三采样比较器用于对噪声相位和第二超前相位进行采样比较；第四采样比较器用于对噪声相位和第二滞后相位进行采样比较。通过在电源噪声检测电路中设置第三采样比较器和第四采样比较器，第一采样比较器和第二采样比较器32检测出相位抖动超前或者滞后于M个延迟单元的抖动，第三采样比较器和第四采样比较器可以检测出相位抖动超前或者滞后于N个延迟单元的抖动，N≠M。相当于将噪声相位与多个超前或滞后参考相位进行对比，可以以不同的抖动幅度作为检测标尺，提高对相位抖动检测的精准度。
在一种可能的实现方式中，逻辑处理器具有第三信号输出端和第四信号输出端；第三采样比较器和第四采样比较器均耦接于逻辑处理器，逻辑处理器对第三采样比较器的采样比较结果和第四采样比较器的采样比较结果进行逻辑处理，并从第三信号输出端和第四信号端输出比较结果。这是一种结构简单的实现方式。
在一种可能的实现方式中，第三降噪信号的输出端和第四降噪信号的输出端之间具有2N个第二延迟单元。这是一种结构简单的实现方式。
本申请实施例的第二方面，提供一种抖动限幅电路，包括电源噪声检测电路、第一抖动补偿电路以及第二数据产生链路；电源噪声检测电路包括第一方面任一项的电源噪声检测电路；第一抖动补偿电路耦接于时钟数据信号端和第二数据产生链路之间；第一抖动补偿电路还与电源噪声检测电路耦接，用于根据电源噪声检测电路的输出反向补偿时钟数据信号端的数据的相位。
本申请实施例第二方面提供的抖动限幅电路，包括第一方面的电源噪声检测电路，其有益效果与电源噪声检测电路的有益效果相同，此处不再赘述。
在一种可能的实现方式中，第一抖动补偿电路包括串联的第三延迟单元和第四延迟单元、第一电容、第一开关、第二电容以及第二开关；第三延迟单元的输入端与时钟数据信号端耦接，第四延迟单元的输出端与第二数据产生链路耦接；第三延迟单元和第四延迟单元之间具有第一节点；第一电容和第一开关串联耦接于第一节点与参考地电压端之间，第二电容和第二开关串联耦接于第一节点与参考地电压端之间；第一开关的控制端与第一信号输出端耦接，第二开关用于接收第二信号输出端的反向信号。这是一种结构简单的实现方式。
在一种可能的实现方式中，电源噪声检测电路包括第三采样比较器和第四采样比较器；抖动限幅电路还包括第二抖动补偿电路，第二抖动补偿电路与第一抖动补偿电路串联，第二抖动补偿电路还与电源噪声检测电路耦接，用于根据逻辑处理器对第三采样比较器和第四采样比较器的采样比较结果的输出，反向补偿第一抖动补偿电路输出的数据的相位。通过在电源噪声检测电路中设置多组采样比较器，将超前相位和滞后相位拓展为多种延迟单元，延迟修改信号也将拓展为多个。对应的在抖动限幅电路中设置多个抖动补偿电路，多个延迟修改信号控制多个抖动补偿电路，可以扩大抖动优化幅度。
在一种可能的实现方式中，抖动限幅电路包括多条并联的第二数据产生链路。这是一种可能的应用方式。
本申请实施例的第三方面，提供一种电子设备，包括第二方面任一项的抖动限幅电路和电路板，抖动限幅电路与电路板耦接。
本申请实施例提供的电子设备，包括第二方面的抖动限幅电路，其有益效果与抖动限幅电路的有益效果相同，此处不再赘述。
本申请实施例的第四方面，提供一种电源噪声检测电路的工作方法，包括：第一数据产生链路工作在噪声电源电压，输出噪声信号；第一数据产生链路还工作在降噪电源电压下，输出降噪信号；采样比较电路对第一数据产生链路输出的噪声信号的相位和降噪信号的相位进行采样比较；逻辑处理器对采样比较电路的采样比较结果进行逻辑处理，并输出处理结果。
本申请实施例第四方面提供的电源噪声检测电路的工作方法，其有益效果与电源噪声检测电路的有益效果相同，此处不再赘述。
附图说明
图1A为本申请实施例提供的一种电子设备的框架示意图；
图1B为本申请实施例提供的一种电子设备的布局示意图；
图1C为本申请实施例提供的源极驱动电路的框架示意图；
图2A为本申请实施例示意的一种抖动抵消方案；
图2B为本申请实施例示意的另一种抖动抵消方案；
图3A为本申请实施例提供的一种电源噪声检测电路的框架示意图；
图3B为本申请实施例提供的另一种电源噪声检测电路的框架示意图；
图4A为本申请实施例提供的又一种电源噪声检测电路的框架示意图；
图4B为本申请实施例提供的一种噪声链路和降噪链路的结构示意图；
图5A-图5C为本申请实施例提供的一种相位对比示意图；
图6为本申请实施例提供的另一种电源噪声检测电路的框架示意图；
图7为本申请实施例提供的另一种噪声链路和降噪链路的结构示意图；
图8为本申请实施例提供的一种抖动限幅电路的框架示意图；
图9为本申请实施例提供的一种第一抖动补偿电路的结构示意图；
图10为本申请实施例提供的另一种抖动限幅电路的框架示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第二”、“第一”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第二”、“第一”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请实施例中，“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请实施例中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“相耦接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。术语“接触”可以是直接接触，也可以是通过中间媒介间接的接触。
本申请实施例中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
在开始介绍本申请实施例的细节之前，先对本申请实施例中应用到的技术术语进行定义解释。
电源噪声：一般指电源电压上随时间变化的电压波动。
相位抖动：不同的电压在相同的时钟路径上会产生不同的延迟，最终不同的延迟会导致输出产生不同的相位，即相位抖动。
相位：可以理解为存在一个理想时钟与目标时钟同频，目标时钟上升沿到来时刻与理想时钟上升沿到来时刻之间的差占整个周期的比值再乘以2π称为相位差，如果把理想时钟到来时刻设为0(因为是理想时钟，所以其上升沿到来时刻永远是固定的周期整数倍)，则相位差即相位的值。
抖动：在时钟、数据链路中一般指输出相位随时间的变化。
缓冲器(buffer)：输出等于输入的逻辑电路，主要用于增强推动能力。
磁珠：一种片外器件，性质接近于电感。
低压差稳压器(low droup-out regulator，LDO)：是一种通过负反馈产生一个稳定的输出电压的电路。
链路：指一条组合逻辑通路，一般抖动敏感链路都是由缓冲器组成。
反相器(inverter)，在模拟电路中反相器可以作为一个放大器使用。
栅源电压差(voltage between Gate and Source，VGS)：晶体管的栅极和源极的电压差，对于晶体管而言，栅源电压差决定了其驱动电流。
阈值电压：一般数字逻辑的阈值电压表示输入电压小于这个阈值电压被判断为低，高于这个电压被判断为高。所以阈值电压决定了后级电路感知的输入上升、下降沿到来的时间。对于上升沿，阈值电压越高上升沿就等效为越晚来，对于下降沿则阈值电压越低下降沿就等效为越晚来。
跨导：指晶体管输出电流对输入栅源电压差VGS求导得到的导数。
失配：指晶体管制造过程引入的不匹配问题，一般对于反相器而言，输出沿越缓失配导致的输出相位变化越严重。
采样比较器：其行为大致是输入时钟上升沿到来时，比较输入信号与0的关系，输入大于0则输出高电平，输入小于0则输出低电平。
本申请实施例提供一种的电子设备。该电子设备例如为消费性电子产品、家居式电子产品、车载式电子产品、金融终端产品、视频传输用电子设备等。其中，消费性电子产品如为手机(mobile phone)、平板电脑(pad)、笔记本电脑、电子阅读器、个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、桌面显示器、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、无人机等。家居式电子产品如为智能门锁、电视、遥控器、冰箱、充电家用小型电器(例如豆浆机、扫地机器人)等。车载式电子产品如为车载导航仪、车载高密度数字视频光盘(digital video disc，DVD)等。金融终端产品如为自动取款机(automated teller machine，ATM)机、自助办理业务的终端等。视频传输电子设备如为网络视频录像机(network video recorder，NVR)、数字视频录像机(digital videorecorder，DVR)、数字硬盘录像机(XVR)、编码器(DVS)、一体机、工控机、网关、行业主机等后端产品。电子设备也可以是机顶盒等具有音频/视频传输需求的电子设备。
以下为了方便说明，以电子设备为平板电脑为例进行举例说明。如图1A所示，电子设备1主要包括盖板11、显示面板12、中框13以及后壳14。后壳14和显示面板12分别位于中框13的两侧，且中框13和显示面板12设置于后壳14内，盖板11设置在显示面板12远离中框13的一侧，显示面板12的显示面朝向盖板11。
上述显示面板12可以是液晶显示屏(liquid crystal display，LCD)，在此情况下，液晶显示屏包括液晶显示面板和背光模组，液晶显示面板设置在盖板11和背光模组之间，背光模组用于为液晶显示面板提供光源。上述显示面板12也可以为有机发光二极管(organic light emitting diode，OLED)显示屏。由于OLED显示屏为自发光显示屏，因而无需设置背光模组。
上述中框13包括承载板131以及绕承载板131一周的边框132。上述电子设备1还可以包括印刷电路板(printed circuit boards，PCB)、电池、摄像头等电子元器件，印刷电路板、电池、摄像头等电子元器件可以设置在承载板131上。
如图1B所示，显示面板12包括有效显示区(active area，AA)A和位于该有效显示区A周边的周边区B。
在一些实施例中，显示面板12的有效显示区A作为电子设备1的显示区，显示面板12的周边区B作为电子设备1的非显示区。
如图1B所示，显示面板12的有效显示区A包括多个亚像素(sub pixel)P。为了方便说明，本申请中上述多个亚像素P是以矩阵形式排列为例进行的说明。此时，沿水平方向排列成一排的亚像素P称为同一行亚像素，沿竖直方向排列成一排的亚像素P称为同一列亚像素。
电子设备1包括位于显示面板12周边区B的栅极驱动电路和源极驱动电路，栅极驱动电路用于为亚像素P提供栅极驱动信号，源极驱动电路用于为亚像素P提供源极驱动信号。
示例的，栅极驱动电路例如可以采用阵列基板行驱动(gate on array，GOA)技术集成在显示面板12中。栅极驱动电路包括多个级联的移位寄存器(shift register，SR)。
栅极驱动电路可以包括一个或者多个，示例的，如图1B所示，电子设备1包括两个栅极驱动电路，两个栅极驱动电路沿水平方向设置在有效显示区A的两侧。
源极驱动电路例如可以集成在驱动芯片(display driver integrated circuit,DDIC)中,示例的，驱动芯片DDIC以裸芯片(die)的形式直接贴合在显示面板12中。
电子设备还包括时序控制器(timing controller，TCON)，在一些实施例中，如图1B所示，设置在柔性电路板(flexible printed circuit，FPC)上。
在一些实施例中，如图1C所示，源极驱动电路包括接收电路和数据输出电路。接收电路可接收从图1B中所示的时序控制器TCON提供的传输信号TD，并且可恢复数据信号DT和时钟信号CK。
数据输出电路可以将接收电路输出的数据信号DT与时钟信号CK转换成数据驱动信号D，并将数据驱动信号D施加至图1B所示的亚像素P中。
数据输出电路中包括数据产生链路，数据产生链路在输出数据驱动信号的过程中容易受到电源噪声的干扰，导致输出的数据驱动信号D产生相位抖动。
为了抑制电源噪声的影响，在一些相关技术中，使用片外电容和磁珠进行虑噪，以抑制电源噪声的影响。
但是，这样会导致硬件成本增大，无法满足低成本的需求。
在另一些相关技术中，如图2A所示，使用低压差稳压器LDO，通过一个更高的输入电压产生一个噪声较小的电源给数据产生链路供电，以抑制电源噪声的影响。
示例的，数据产生链路工作的电源电压为0.9V，使用1.8V的输入电压经低压差稳压器LDO产生一个0.9V的低噪电压后再供给数据产生链路。原来功耗是0.9*I，换成低压差稳压器LDO供电后功耗变为1.8*I，增大了一倍。
因此，使用低压差稳压器LDO降噪供电，会导致系统功耗大大增加，无法满足低功耗的需求。
在又一些相关技术中，如图2B所示，提供一种时钟抖动限幅电路，采用晶体管P1、晶体管N1与晶体管P2、晶体管N2组成两组反相放大器，电阻R1和电阻R2分别给与晶体管P1和晶体管N1静态偏置，电阻R3和电阻R4分别给与晶体管P2和晶体管N2静态偏置，令晶体管P1、晶体管P2、晶体管N1、晶体管N2工作在饱和区。
负电源电压端VSS的电源噪声通过电容C1耦合到晶体管P1和晶体管N1的栅端，被反相放大器放大后通过电容C3耦合到晶体管P3的栅端CTRLP。正电源电压端VDD的电源噪声通过电容C2耦合到晶体管P2和晶体管N2的栅端，被反相放大器放大后通过电容C4耦合到晶体管N4的栅端CTRLN。
电阻R5、电阻R6、电阻R7提供了晶体管P3和晶体管N4的静态偏置，令晶体管P3和晶体管N4可能工作在饱和区。输入信号灌入数据产生链路，经过晶体管P4、晶体管N3后从输出端输出。晶体管P4和晶体管N3本质上是被晶体管P3、晶体管N4限流的反相器。
从电源噪声产生输出抖动的原理上来看，电源噪声是改变了晶体管的驱动能力导致延迟发生变化，继而引起输出相位抖动。上述技术中通过反相放大器将电源噪声放大到晶体管P3的栅端CTRLP和晶体管N4的栅端CTRLN，继而通过晶体管P3、晶体管N4将电源噪声的影响抵消。
例如，当正电源电压端VDD的电源电压增大时，数据产生链路的驱动能力将会增强，延迟将会减小。上述技术中晶体管P3栅端CTRLP的电压会增大，晶体管N4栅端CTRLN法人电压会减小，因此晶体管P3的栅源电压差VGS将会减小，晶体管N4的栅源电压差VGS也会减小。那么，数据产生链路的驱动能力增强，而晶体管P3和晶体管N4的驱动减弱，由此抵消了电源噪声的影响。
当正电源电压端VDD的电源电压减小时，上述技术中晶体管P3栅端CTRLP的电压会减小晶体管N4栅端CTRLN的电压会增大，因此，晶体管P3的栅源电压差VGS将会增大，晶体管N4的栅源电压差VGS也会增大。那么，数据产生链路的驱动能力减小，而晶体管P3和晶体管N4的驱动增强，由此抵消了电源噪声的影响。
上述技术方案虽然可以抵消电源噪声的影响，但是上述技术对电源噪声的抵消增益Gain如下(只考虑上升沿情况)：
其中，tout表示晶体管P3、晶体管P4、晶体管N3、晶体管N4组成的反相器的延迟；Vth表示后一级电路翻转阈值电压；K表示tout与后一级翻转电压阈值的比例。Δtout表示反相器延迟变化量；ΔVDD表示电源电压变化量；ΔK表示tout与阈值电压比例的变化量；ΔVth表示翻转阈值变化量；表示阈值电压随VDD的变化比例。
进一步分析该增益可得：
其中，ICH为晶体管P3、晶体管P4、晶体管N3、晶体管N4组成的反相器对输出的充电电流；C为输出电容；GINV为晶体管P1、晶体管N1、晶体管P2、晶体管N2组成的两个反相放大器的增益；GAC为电容C1、电容C2、电容C3、电容C4组成的AC耦合增益；gm为晶体管P3和晶体管N4的跨导。
公式中GINV、gm都会随着PVT(压强、电压、温度)变化非常剧烈，这意味着上述技术的调制效果很不稳定。由于工艺敏感性比较高，会导致不同芯片之间相差会比较大，甚至可能出现由于调节增益过大导致反而放大抖动的情况。
其次，上述技术需要通过晶体管P3、晶体管N4对输出驱动能力进行调制，将会限制输出的驱动能力，由此还会引入失配问题。
通过上述描述可知，相关技术中用于抵消电源噪声的方案无法兼顾低成本、低功耗、低工艺敏感性的要求。
基于此，本申请实施例提供一种电源噪声检测电路，用于检测电源噪声，以便于根据电源噪声的检测结构，消除电源噪声对数据产生链路带来的相位抖动。当然，本申请实施例提供的电源噪声检测电路不仅可以应用于抖动限幅电路中，还可以应用于任意需要检测电源噪声的电路中。
如图3A所示，电源噪声检测电路包括第一数据产生链路20、采样比较电路30以及逻辑处理器40。
第一数据产生链路20，与时钟信号端CK耦接，第一数据产生链路20用于工作在噪声电源电压，输出噪声信号。第一数据产生链路20还用于工作在降噪电源电压下，输出降噪信号。
示例的，第一数据产生链路20工作在噪声电源电压下，输出的信号为受到电源电压中的电源噪声干扰的噪声信号。由于降噪电源电压中没有或者几乎没有电源噪声，因此，第一数据产生链路20工作在降噪电源电压下，输出的信号为未受到电源电压中的电源噪声干扰的降噪信号。降噪信号作为参考信号，噪声信号和降噪信号的频率相同，相位不同。
在一些实施例中，第一数据产生链路20用于工作在噪声电源电压下输出噪声信号，第一数据产生链路20还用于工作在降噪电源电压下输出第一降噪信号和第二降噪信号。
噪声信号的相位为噪声相位p，第一降噪信号的相位为第一超前相位p1，第二降噪信号的相位为第一滞后相位p2。第一超前相位p1和第一滞后相位p2均与噪声相位p相距M个延迟单元，每个延迟单元的延具有一个延迟时间(tdel)；M为正整数。
采样比较电路30，与第一数据产生链路20耦接，用于对第一数据产生链路20输出的信号的相位进行采样比较。
采样比较电路30，用于对第一数据产生链路20输出的噪声信号的相位和降噪信号的相位进行采样比较。在一些实施例中，采样比较电路30用于对噪声信号的噪声相位p和第一降噪信号的第一超前相位p1进行采样比较，对噪声相位p和第二降噪信号的第一滞后相位p2进行采样比较。
逻辑处理器40，与采样比较电路30耦接。逻辑处理器40用于对采样比较电路30的采样比较结果进行逻辑处理，并输出处理结果。
示例的，处理结果包括第一信号、第二信号以及第三信号。第一信号表征噪声电源电压中的电源噪声导致时钟信号端的时钟信号的相位超前，第二信号表征噪声电源电压中的电源噪声导致时钟信号端的时钟信号的相位滞后，第三信号表征噪声电源电压中的电源噪声对时钟信号端的时钟信号的相位的抖动在可接受的范围内。
在一些实施例中，如图3B所示，电源噪声检测电路还包括电源去噪支路50。
电源电压端AVDDL和第一数据产生链路20均耦接于电源去噪支路50，电源去噪支路50用于去除噪声电源电压中的电源噪声，向第一数据产生链路20输入降噪电源电压。
本申请实施例提供的电源噪声检测电路，第一数据产生链路20工作在噪声电源电压下，产生的信号为受电源噪声干扰的噪声信号。第一数据产生链路20工作在降噪电源电压下，产生的信号为未受电源噪声干扰的降噪信号，降噪信号作为参考信号。采样比较电路30对第一数据产生链路20产生的信号(噪声信号和降噪信号)的相位进行比较，将比较结果经逻辑处理器40处理后输出，即可将电源噪声对时钟信号的相位的影响进行量化，检测出电源噪声导致的相位波动为相位超前还是相位滞后。
另外，本申请实施例提供的电源噪声检测电路不包括片外电容和磁珠等结构，因此，电源噪声检测电路的硬件成本比较低。而且，电源噪声检测电路是采用模拟电路(第一数据产生链路20)和数字电路(采样比较电路30、逻辑处理器40)混合的方法对电源噪声进行量化，数字工艺的信号只有“0”和“1”两种信号，没有中间波动。因此，电源噪声检测电路的工艺敏感性低，受工艺干扰(PVT)较小，性能稳定。再者，电源去噪支路50只需要向一个第一数据产生链路20供电，第一数据产生链路20的功耗要小于图1C中源极驱动电路中的数据产生链路的功耗。因此，电源噪声检测电路的功耗和面积要远远小于将源极驱动电路中所有数据产生链路置于电源去噪支路50下的成熟技术方案。综上所述，本申请实施例提供的电源噪声检测电路可以实现在满足低成本、低功耗、低工艺敏感性的前提下，将电源噪声对相位影响进行量化。
下面，对本申请实施例提供的电源检测电路进行详细说明。
如图4A所示，电源噪声检测电路包括第一数据产生链路20、采样比较电路30、逻辑处理器40以及电源去噪支路50。
第一数据产生链路20包括并列的噪声链路21和降噪链路22，采样比较电路30包括第一采样比较器31和第二采样比较器32。
电源去噪支路50与电源电压端AVDDL耦接，用于去除电源电压端AVDDL的噪声电源电压中的噪声，输出降噪电源电压。
示例的，电源去噪支路50可以包括低压差线性稳压器、电源产生器或滤波器中的至少一个。
那么，电源电压端AVDDL输出的噪声电源电压经电源去噪支路50后，相当于滤除掉了噪声电源电压中的电源噪声。
噪声链路21与时钟信号端CK和电源电压端AVDDL耦接，用于工作在电源电压端AVDDL的噪声电源电压下，输出噪声信号。
时钟信号端CK作为噪声链路21的时钟输入，噪声链路21直接工作在噪声电源电压下。电源噪声会对噪声链路21产生影响，噪声链路21输出受电源噪声影响后的噪声信号，噪声信号的相位称为噪声相位p。
降噪链路22与时钟信号端CK和电源去噪支路50耦接，用于工作在电源去噪支路50输出的降噪电源电压下，输出第一降噪信号和第二降噪信号，第一降噪信号和第二降噪信号的相位不同。
在一些实施例中，噪声信号的相位为噪声相位p，第一降噪信号的相位为第一超前相位p1，第二降噪信号的相位为第一滞后相位p2。第一超前相位p1和第一滞后相位p2均与噪声相位p相距M个延迟单元；M为正整数。时钟信号端CK作为降噪链路22的时钟输入，与噪声链路21不同的是，降噪链路22直接工作在降噪电源电压下。电源噪声几乎不会对降噪链路22产生影响，降噪链路22输出未受电源噪声影响的第一降噪信号和第二降噪信号，第一降噪信号和第二降噪信号可以作为参考时钟信号,第一降噪信号和第二降噪信号的相位作为参考相位。
通过将第一超前相位p1和第一滞后相位p2与噪声相位p进行比较，可以判断出噪声相位p是否相对第一超前相位p1超前，或者相对第一滞后相位p2滞后，以检测出电源噪声带来的相位抖动。
示例的，M＝1。第一滞后相位P2和第一超前相位P1均与噪声相位相距1个延迟单元，第一滞后相位P2和第一超前相位P1之间相距2个延迟单元。
通过调整第一滞后相位P2和第一超前相位P1与噪声相位相距的延迟单元M，可以调整相位抖动的检测幅度，从而确定相位抖动的调节步长。M越小，相位抖动的调节步长越小，对相位抖动的容忍度就越低。因此，可以根据不同应用场景下不同的相位抖动容忍度，来调整M的大小。
在一些实施例中，如图4B所示，噪声链路21包括至少一个第一延迟单元211，降噪链路22包括串联的多个第二延迟单元221，第二延迟单元221的数量比第一延迟单元211的数量多M个。图4B中以M＝1为例进行示意。
在噪声链路21包括多个第一延迟单元211的情况下，多个第一延迟单元211串联。第一级第一延迟单元211与时钟信号端CK和电源电压端AVDDL耦接，其余第一延迟单元211与电源电压端AVDDL耦接，最后一级第一延迟单元211的输出端输出噪声信号。
第一级第二延迟单元221与时钟信号端CK和电源去噪支路50耦接，其余第二延迟单元221与电源去噪支路50耦接。
第一延迟单元211例如可以是缓冲器(buffer)，第二延迟单元221例如可以是缓冲器。
示例的，噪声链路21的输出端作为噪声相位的输出端P，降噪链路22具有第一降噪信号的输出端P1和第二降噪信号的输出端P2。第一降噪信号的输出端P1相比噪声链路21的输出端超前M个第二延迟单元221，第二降噪信号的输出端P2相比噪声链路21的输出端滞后M个第二延迟单元221，第一降噪信号的输出端P1和第二降噪信号的输出端P2之间具有2M个第二延迟单元221。例如，降噪链路22的输出端作为第二降噪信号的输出端P2。
当然，任意能够产生第一降噪信号和第二降噪信号的第一数据链路20均适用于本申请实施例，图4B中的结构仅为一种示意。
下面，对噪声相位p与第一滞后相位P2和第一超前相位P1进行比较的方法进行示意说明。
在一些实施例中，噪声链路21和降噪链路22分别与第一采样比较器31耦接，例如，第一采样比较器31与噪声链路21噪声相位的输出端P和降噪链路22的第一降噪信号的输出端P1耦接。
第一采样比较器31用于对噪声信号的噪声相位p和降噪信号的第一超前相位P1进行采样比较，并输出比较结果。
噪声链路21和降噪链路22分别与第二采样比较器32耦接，例如，第二采样比较器32与噪声链路21的噪声相位的输出端P和降噪链路22的第二降噪信号的输出端P2耦接。
第二采样比较器32用于对噪声链路21输出的噪声信号的噪声相位p和降噪链路22输出的降噪信号的第一滞后相位P2进行采样比较，并输出比较结果。
在一些实施例中，第一采样比较器31用于在噪声相位p超前于第一超前相位P1的情况下，输出第二数字信号，在噪声相位p未超前于第一超前相位P1的情况下，输出第一数字信号。
第二采样比较器32用于在噪声相位p滞后于第一滞后相位P2的情况下，输出第一数字信号，在噪声相位p未滞后于第一滞后相位P2的情况下，输出第二数字信号。
其中，第一数字信号和第二数字信号互为0和1。本申请实施例中以第一数字信号为1，第二数字信号为0为例进行示意。
示例的，可以在噪声相位p、第一滞后相位P2和第一超前相位P1的上升沿处进行采样比较，也可以在噪声相位p、第一滞后相位P2和第一超前相位P1的下降沿处进行采样比较，还可以对噪声相位p、第一滞后相位P2和第一超前相位P1进行差分采样比较。或者相关技术中可以对噪声相位p、第一滞后相位P2和第一超前相位P1进行采样比较的方式，均可应用于本申请实施例中。
下面，以在噪声相位p、第一滞后相位P2和第一超前相位P1的上升沿处进行采样比较为例，对第一采样比较器31和第二采样比较60的实现过程进行说明。
在第一超前相位P1的上升沿时，若噪声信号小于阈值，则输出第二数字信号。若噪声信号大于阈值(示例的，阈值为噪声电源电压的一半)，则输出第一数字信号。
在第一滞后相位P2的上升沿时，若噪声信号小于阈值，则输出第二数字信号。若噪声信号大于阈值，则输出第一数字信号。
第一采样比较器31和第二采样比较器32的输出端分别与逻辑处理器40耦接，逻辑处理器40用于根据第一采样比较器31和第二采样比较器32的采样比较结果，输出第一信号和第二信号。
第一信号表征噪声电源电压中的电源噪声导致时钟信号端CK的时钟信号的相位超前，第二信号表征噪声电源电压中的电源噪声导致时钟信号端CK的时钟信号的相位滞后。
在一些实施例中，逻辑处理器40具有第一信号输出端O1和第二信号输出端O2。
逻辑处理器40用于在第一采样比较器31输出第一数字信号，第二采样比较器32输出第一数字信号的情况下，从第一信号输出端O1输出第一数字信号作为第一信号，并从第二信号输出端输出第二数字信号。
第一采样比较器31输出第一数字信号，在第二采样比较器32输出第一数字信号的情况下，从第一信号输出端O1输出第一数字信号，从第二信号输出端O2输出第二数字信号，作为第一信号。
在第一采样比较器31输出第二数字信号，第二采样比较器32输出第二数字信号的情况下，从第一信号输出端O1输出第二数字信号，从第二信号输出端O2输出第一数字信号，作为第二信号。
示例的，如图5A-图5C所示，逻辑处理器40根据第一采样比较器31和第二采样比较器32的采样结果，输出电源噪声导致时钟信号相位超前(up)、滞后(down)或者保持(hold)的判断结果。
例如，如图5A所示，当电源电压端AVDDL出现正向大纹波，会影响噪声链路21，噪声相位P则会因为电压升高导致延迟减小而变得超前。但是降噪链路22工作在降噪电源电压下，因此，第一超前相位P1和第一滞后相位P2不受影响。
第一采样比较器31将噪声相位P与第一超前相位P1进行对比。在第一超前相位P1的上升沿时，噪声信号大于阈值，第一采样比较器31输出第一数字信号。第二采样比较器32将噪声相位P与第一滞后相位P2进行对比。在第一滞后相位P2的上升沿时，噪声信号大于阈值，第二采样比较器32输出第一数字信号。那么，第一采样比较器31输出第一数字信号，第二采样比较器32输出第一数字信号，逻辑处理器40从第一信号输出端O1输出第一数字信号，逻辑处理器40从第二信号输出端O2输出第二数字信号。作为表征噪声电源电压中的电源噪声导致时钟信号端的时钟信号的相位超前的第一信号。
那么，在电源噪声导致时钟信号的相位超前时，电源噪声检测电路的输出为第一信号输出端O1输出第一数字信号，第二信号输出端O2输出第二数字信号。例如，相位超前时，O1＝1，O2＝0。
如图5B所示，当电源电压端AVDDL出现负向大波纹，会影响噪声链路21，噪声相位P则会因为电压降低导致延迟增大而变得滞后。但是降噪链路22工作在降噪电源电压下，因此，第一超前相位P1和第一滞后相位P2不受影响。
第一采样比较器31将噪声相位P与第一超前相位P1进行对比。在第一超前相位P1的上升沿时，噪声信号小于阈值，第一采样比较器31输出第二数字信号。第二采样比较器32将噪声相位P与第一滞后相位P2进行对比。在第一滞后相位P2的上升沿时，噪声信号小于阈值(噪声电源电压的一半)，第二采样比较器32输出第二数字信号。那么，第一采样比较器31输出第二数字信号，第二采样比较器32输出第二数字信号，逻辑处理器40从第一信号输出端O1输出第二数字信号，逻辑处理器40从第二信号输出端O2输出第一数字信号。作为表征噪声电源电压中的电源噪声导致时钟信号的相位滞后的第二信号。
那么，在电源噪声导致时钟信号的相位滞后时，电源噪声检测电路的输出为第一信号输出端O1输出第二数字信号，第二信号输出端O2输出第一数字信号。例如，相位超前时，O1＝0，O2＝1。
如图5C所示，当电源电压端AVDDL出现小波纹，会影响噪声链路21，但电源噪声对相位造成的影响在可接受的范围内。降噪链路22工作在降噪电源电压下，因此，第一超前相位P1和第一滞后相位P2不受影响。
第一采样比较器31将噪声相位P与第一超前相位P1进行对比。在第一超前相位P1的上升沿时，噪声信号小于阈值，第一采样比较器31输出第二数字信号。第二采样比较器32将噪声相位P与第一滞后相位P2进行对比。在第一滞后相位P2的上升沿时，噪声信号大于阈值，第二采样比较器32输出第一数字信号。那么，第一采样比较器31输出第二数字信号，第二采样比较器32输出第一数字信号，逻辑处理器40从第一信号输出端O1输出第二数字信号，从第二信号输出端O2输出第二数字信号。
那么，在电源噪声导致时钟信号的相位抖动在可接受范围内时，电源噪声检测电路的输出为第一信号输出端O1输出第二数字信号，第二信号输出端O2输出第二数字信号。例如，相位超前时，O1＝0，O2＝0。
此时，可以认为噪声检测电路输出第三信号，第三信号表征噪声电源电压中的电源噪声导致时钟信号端CK的时钟信号的相位抖动在容忍范围内。
本申请实施例提供的电源噪声检测电路，通过使噪声链路21工作在噪声电源电压下，产生噪声相位p。降噪链路22工作在降噪电源电压下，产生参考相位，并取滞后于噪声相位pM个延迟单元的第一超前相位P1和超前于噪声相位pM个延迟单元的第一滞后相位P2作为参考相位。通过将噪声相位p与第一超前相位P1及第一滞后相位P2分别作出比较，以M个延迟单元作为抖动大小的衡量单位，将电源噪声对相位的影响进行量化，并检测出电源噪声导致的相位波动为相位超前还是相位滞后。由于本申请实施例提供的电源噪声检测电路不包括片外电容和磁珠等结构，因此，电源噪声检测电路的硬件成本比较低。而且，电源去噪支路50只需要向降噪链路22供电，降噪链路22的功耗要小于源极驱动电路中数据产生链路的功耗。因此，电源噪声检测电路的功耗和面积要远远小于将源极驱动电路中所有数据产生链路置于电源去噪支路50下的成熟技术方案。再者，电源噪声检测电路是采用模拟电路(噪声链路21、电源去噪支路50、降噪链路22)和数字电路(第一采样比较器31、第二采样比较器32、逻辑处理器40)混合的方法对电源噪声进行量化，数字工艺的信号只有“0”和“1”两种信号，没有中间波动。因此，电源噪声检测电路的工艺敏感性低，受工艺干扰(PVT)较小，性能稳定。综上所述，本申请实施例提供的电源噪声检测电路可以实现在满足低成本、低功耗、低工艺敏感性的前提下，将电源噪声对相位影响进行量化。
在一些实施例中，如图6所示，电源噪声检测电路还包括第三采样比较器33和第四采样比较器34。
噪声链路21、降噪链路22以及逻辑处理器40均与第三采样比较器33和第四采样比较器34分别耦接。相当于说，第三采样比较器33与第一采样比较器31并联，第四采样比较器34与第二采样比较器32并联。
如图7所示，降噪链路22还包括第三降噪信号的输出端P3和第四降噪信号的输出端P4，第三降噪信号的输出端P3和第四降噪信号的输出端P4均噪声相位的输出端P相距N个第二延迟单元221，第三降噪信号的输出端P3和第四降噪信号的输出端P4之间相距2N个第二延迟单元221。
其中，N为正整数，且N≠M。N可以大于M，N也可以小于M。例如，M＝1，N＝2。
那么，第四降噪信号的输出端P4采得的第二滞后相位p4和第三降噪信号的输出端P3采得的第二超前相位p3均与噪声相位相p距N个延迟单元，第二滞后相位p4和第二超前相位p3之间相距2N个延迟单元。
噪声链路21的噪声相位的输出端P和降噪链路22的第四降噪信号的输出端P4均耦接于第四采样比较器34的输入端，第四采样比较器34的输出端耦接于逻辑处理器40。
第四采样比较器34用于对噪声链路21输出的噪声信号的噪声相位p和降噪链路22输出的降噪信号的第二滞后相位p4进行采样比较,并将比较结果输出至逻辑处理器40。
噪声链路21的噪声相位的输出端P和降噪链路22的第三降噪信号的输出端P3均耦接于第三采样比较器62的输入端，第三采样比较器62的输出端耦接于逻辑处理器40。
第三采样比较器62用于对噪声链路21输出的噪声信号的噪声相位p和降噪链路22输出的降噪信号的第二超前相位p3进行采样比较,并将比较结果输出至逻辑处理器40。
第三采样比较器33例如可以和第一采样比较器31的结构、原理相同，二者采样对比的相位不同，可参考上述关于第一采样比较器31的相关描述。第四采样比较器34例如可以和第二采样比较器32的结构、原理相同，二者采样对比的相位不同，可参考上述关于第二采样比较器32的相关描述。
逻辑处理器40还用于根据第三采样比较器33和第四采样比较器34的采样比较结果，输出第一信号和第二信号。
示例的，如图6所示，逻辑处理器40还包括第三信号输出端O3和第四信号输出端O4，逻辑处理器40对第三采样比较器33和第四采样比较器34的采样结果进行比较后，将比较结果从第三信号输出端O3和第四信号输出端O4输出。
逻辑处理器40对第三采样比较器33和第四采样比较器34的采样结果的比较过程，可以参考上述关于逻辑处理器40对第一采样比较器31和第二采样比较器32的采样结果的处理过程。
示例的，相位超前时，第三信号输出端O3输出第二数字信号，第四信号输出端O4输出第一数字信号。例如，第三信号输出端O3输出1，第四信号输出端O4输出0。
相位滞后时，第三信号输出端O3输出第一数字信号，第四信号输出端O4输出第二数字信号。例如，第三信号输出端O3输出0，第四信号输出端O4输出1。
相位抖动在容忍范围内时，第三信号输出端O3输出第一数字信号，第四信号输出端O4输出第一数字信号。例如，第三信号输出端O3输出0，第四信号输出端O4输出0。
在一些实施例中，逻辑处理器40包括第一逻辑单元和第二逻辑单元，对第一采样比较器31和第二采样比较器32的采样结果进行比较的工作由第一逻辑处理单元完成，逻辑处理器40中用于对第三采样比较器33和第四采样比较器34的采样结果进行比较的工作由第二逻辑处理单元完成。
将第一采样比较器31和第二采样比较器32看作一组采样比较器，将第三采样比较器33和第四采样比较器34看作一组采样比较器。本申请实施例提供的电源噪声检测电路中还可以包括多组采样比较器，每组采样比较器用于采集降噪信号中不同的超前相位和滞后相位。
通过在电源噪声检测电路中设置第三采样比较器33和第四采样比较器34，第一采样比较器31和第二采样比较器32可以检测出相位抖动超前或者滞后于M个延迟单元的抖动，第三采样比较器33和第四采样比较器34可以检测出相位抖动超前或者滞后于N个延迟单元的抖动，N≠M。相当于将噪声相位p与多个超前或滞后参考相位进行对比，可以以不同的抖动幅度作为检测标尺，提高对相位抖动检测的精准度。例如，N<M，在检测出抖动幅度超前或者滞后M个延迟单元的基础上，还可以检测出抖动幅度是否超前或者滞后于N个延迟单元。
本申请实施例还提供一种抖动限幅电路，将上述电源噪声检测电路应用于本申请实施例提供的抖动限幅电路中。
如图8所示，抖动限幅电路包括电源噪声检测电路、第一抖动补偿电路81以及第二数据产生链路90。
电源噪声检测电路、第一抖动补偿电路81以及第二数据产生链路90串联耦接，第一抖动补偿电路81耦接于电源噪声检测电路和第二数据产生链路90之间。
第二数据产生链路90，例如为图1C所示的源极驱动电路中的数据产生链路。
第一抖动补偿电路81还与时钟数据信号端C/D耦接，用于根据电源噪声检测电路的输出反向补偿时钟数据信号端C/D的数据的相位。
也就是说，在电源噪声检测电路输出第一信号时，第一抖动补偿电路81先滞后时钟数据信号端C/D的数据的相位，然后将相位滞后抖动的数据传输至第二数据产生链路90。此时，第二数据产生链路90工作在噪声电源电压下，对数据进行相位超前抖动。第二数据产生链路90的输出端OT输出的数据为相位滞后抖动和相位超前抖动进行抵消后的数据，以达到消除电源噪声带来的输出抖动的目的。同理，在电源噪声输出第二信号时，第一抖动补偿电路81先超前抖动时钟数据信号端C/D的数据的相位，然后将相位超前抖动的数据传输至第二数据产生链路90。此时，第二数据产生链路90工作在噪声电源电压下，对数据进行相位滞后抖动。第二数据产生链路90的输出端OT输出的数据为相位滞后抖动和相位超前抖动进行抵消后的数据，以达到消除电源噪声带来的输出抖动的目的。
本申请实施例中，时钟数据信号端C/D传输的数据，可以是时钟信号，也可以是数据信号，本申请实施例对此不做限定。
在一些实施例中，如图8所示，抖动限幅电路包括多条并联的第二数据产生链路90。
本申请实施例中，电源噪声检测电路检测出电源噪声带来的相位抖动的大小和方向后，经第一抖动补偿电路81反向补偿后，可同时为多条第二数据产生链路90传输信号。
在一些实施例中，如图9所示，第一抖动补偿电路81包括串联的第三延迟单元811和第四延迟单元812、第一电容C1、第一开关SW1、第二电容C2以及第二开关SW2。
第三延迟单元811的输入端与时钟数据信号端C/D耦接，第四延迟单元812的输出端与第二数据产生链路90耦接，第三延迟单元811和第四延迟单元812还分别与电源电压端AVDDL耦接。
第三延迟单元811和第四延迟单元812之间具有第一节点A，第一电容C1和第一开关SW1串联耦接于第一节点A与参考地电压端GND之间，第二电容C2和第二开关SW2串联耦接于第一节点A与参考地电压端GND之间。第一开关SW1的控制端与第一信号输出端O1耦接，第二开关SW2用于接收第二信号输出端O2的反向信号。
示例的，在电源噪声检测电路检测电源噪声导致相位超前时，O1＝1，O2＝0。那么，第二信号输出端O2输出信号的反向信号O2B＝1。此时，第一抖动补偿电路81接收到的信号为O1＝1，O2B＝1。
那么，第一开关SW1闭合，第二开关SW2闭合，第三延迟单元811的负载为第一电容C1+第二电容C2，负载增大，相位将滞后抖动。第一抖动补偿电路81将相位滞后抖动的数据传输至第二数据产生链路90。第二数据产生链路90工作在噪声电源电压下，对数据进行相位超前抖动。第二数据产生链路90的输出端OT输出的数据为相位滞后抖动和相位超前抖动进行抵消后的数据，以达到消除电源噪声带来的输出抖动的目的。
在电源噪声检测电路检测电源噪声导致相位滞后时，O1＝0，O2＝1。那么，第二信号输出端O2输出信号的反向信号O2B＝0。此时，第一抖动补偿电路81接收到的信号为O1＝0，O2B＝0。
那么，第一开关SW1断开，第二开关SW2断开，第三延迟单元811的负载为0，负载减小，相位将超前抖动。第一抖动补偿电路81将相位滞后超前的数据传输至第二数据产生链路90。第二数据产生链路90工作在噪声电源电压下，对数据进行相位滞后抖动。第二数据产生链路90的输出端OT输出的数据为相位超前抖动和相位滞后抖动进行抵消后的数据，以达到消除电源噪声带来的输出抖动的目的。
在电源噪声检测电路检测电源噪声导致相位抖动在可接受的范围内时，O1＝0，O2＝0。那么，第二信号输出端O2输出信号的反向信号O2B＝1。此时，第一抖动补偿电路81接收到的信号为O1＝0，O2B＝1。
那么，第一开关SW1断开，第二开关SW2闭合，第三延迟单元811的负载为第二电容C2，负载正常，相位不超前也不滞后。第一抖动补偿电路81将相位保持的数据传输至第二数据产生链路90。第二数据产生链路90工作在噪声电源电压下，对数据进行可接受的抖动。第二数据产生链路90的输出端OT输出的数据仍为相位抖动可接受的数据。
在一些实施例中，如图10所示，电源噪声检测电路包括第三采样比较器33和第四采样比较器34的情况下，抖动限幅电路还包括第二抖动补偿电路82。
第二抖动补偿电路82与第一抖动补偿电路81串联。第二抖动补偿电路82还与电源噪声检测电路耦接，用于根据电源噪声检测电路对第三采样比较器33和第四采样比较器34的采样比较结果的输出，反向补偿时钟数据信号端C/D的数据。
在一些实施例中，第二抖动补偿电路82与第一抖动补偿电路81的结构相同，工作原理也相同。
示例的，第二抖动补偿电路82与第三信号输出端O3和第四信号输出端O4耦接，第二抖动补偿电路82受第三信号输出端O3和第四信号输出端O4输出的信号的控制，决定是否提前对第一抖动补偿电路81输出的数据的相位进行进一步的反向补偿。
根据电源噪声影响程度不同，会出现第一抖动补偿电路81和第二抖动补偿电路82均反向补偿，或者第一抖动补偿电路81反向补偿，第二抖动补偿电路82保持不补偿，或者，第一抖动补偿电路81和第二抖动补偿电路82均保持不补偿等多种组合情况。
当然，本申请实施例提供的抖动限幅电路不限定为包括两个抖动补偿电路，还可以包括两个以上抖动补偿电路，根据需要合理设置即可。
例如第一抖动补偿电路81的调节步长为最低有效位(least significant bit，LSB)，则抖动限幅电路所能减小的抖动就是LSB。第一抖动补偿电路81的鉴相精度由降噪链路22输出的第一滞后相位P2和第一超前相位P1相对于噪声链路21输出的噪声相位p的直流偏差(DC偏差，也称为静态偏差)决定。例如，噪声相位p与第一滞后相位P2和第一超前相位P1的DC偏差为一个延迟时间tdel，一般地LSB<＝2*tdel。当电源噪声导致的相位抖动大于阈值+/-tdel，第一抖动补偿电路81就会将输出相位反向调制一个LSB减小抖动。如果实际抖动小于+/-(LSB+tdel)，则输出抖动将会被限制在+/-tdel。如果实际抖动大于+/-(LSB+tdel)，则输出抖动将会＝+/-(实际抖动-LSB)，即对实际抖动优化+/-LSB。
当电源噪声检测电路包括第三采样比较器33和第四采样比较器34时，参考相位包括第一超前相位P1、第二超前相位p3、第一滞后相位P2和第二滞后相位p4。例如M＝1，N＝2。那么，第一超前相位P1和第一滞后相位P2相对噪声相位p滞后和超前1*tdel，第二超前相位p3和第二滞后相位p4相对噪声相位p滞后和超前2*tdel。第一抖动补偿电路81反向调节+-1*LSB的延迟，第二抖动补偿电路82反向调节+-2*LSB的延迟。当电源噪声导致噪声相位p超前超过2*tdel时，如果抖动限幅电路只有第一抖动补偿电路81，则系统只能调节1*LSB的相位变化，其余部分无法调节。如果抖动限幅电路还包括第二抖动补偿电路82，则系统可以调节3LSB的相位变化。
因此，通过在电源噪声检测电路中设置多组采样比较器，将超前相位和滞后相位拓展为多种延迟单元，延迟修改信号也将拓展为多个。对应的在抖动限幅电路中设置多个抖动补偿电路，多个延迟修改信号控制多个抖动补偿电路，可以扩大抖动优化幅度。
本申请实施例还提供一种电源噪声检测电路的工作方法，包括第一数据产生链路20工作在噪声电源电压，输出噪声信号；第一数据产生链路20还工作在降噪电源电压下，输出降噪信号。采样比较电路30对第一数据产生链路20输出的噪声信号的相位和降噪信号的相位进行采样比较。逻辑处理器40对采样比较电路30的采样比较结果进行逻辑处理，并输出处理结果。
各器件的具体工作过程，可参考上述对电源噪声检测电路的描述，此处不再赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种电源噪声检测电路，其特征在于，包括：
第一数据产生链路，用于工作在噪声电源电压，输出噪声信号；还用于工作在降噪电源电压下，输出降噪信号；
采样比较电路，用于对所述第一数据产生链路输出的所述噪声信号的相位和所述降噪信号的相位进行采样比较；
逻辑处理器，用于对所述采样比较电路的采样比较结果进行逻辑处理，并输出处理结果。
2.根据权利要求1所述的电源噪声检测电路，其特征在于，还包括电源去噪支路；
所述电源去噪支路用于去除所述噪声电源电压中的电源噪声，向所述第一数据产生链路输入所述降噪电源电压。
3.根据权利要求1或2所述的电源噪声检测电路，其特征在于，所述第一数据产生链路用于工作在所述降噪电源电压下，输出第一降噪信号和第二降噪信号；
所述噪声信号的相位为噪声相位，所述第一降噪信号的相位为第一超前相位，所述第二降噪信号的相位为第一滞后相位；所述第一超前相位和所述第一滞后相位均与所述噪声相位相距M个延迟单元；M为正整数。
4.根据权利要求1-3任一项所述的电源噪声检测电路，其特征在于，所述第一数据产生链路包括噪声链路和降噪链路；
所述噪声链路，用于工作在所述噪声电源电压下，输出所述噪声信号；
所述降噪链路，用于工作在所述降噪电源电压下，输出第一降噪信号和第二降噪信号。
5.根据权利要求4所述的电源噪声检测电路，其特征在于，所述采样比较电路包括第一采样比较器和第二采样比较器；
所述第一采样比较器用于对所述噪声信号的噪声相位和所述第一降噪信号的第一超前相位进行采样比较；
所述第二采样比较器用于对所述噪声相位和所述第二降噪信号的第一滞后相位进行采样比较。
6.根据权利要求5所述的电源噪声检测电路，其特征在于，所述逻辑处理器具有第一信号输出端和第二信号输出端，所述逻辑处理器用于对所述第一采样比较器的采样比较结果和所述第二采样比较器的采样比较结果进行逻辑处理，并从所述第一信号输出端和所述第二信号端输出比较结果。
7.根据权利要求2-6任一项所述的电源噪声检测电路，其特征在于，所述电源去噪支路包括低压差线性稳压器、电源产生器或滤波器中的至少一个。
8.根据权利要求4-6任一项所述的电源噪声检测电路，其特征在于，所述噪声链路包括至少一个第一延迟单元，所述降噪链路包括串联的多个第二延迟单元；
所述第一降噪信号的输出端和所述第二降噪信号的输出端之间具有2M个所述第二延迟单元。
9.根据权利要求4-8任一项所述的电源噪声检测电路，其特征在于，所述降噪链路还用于工作在所述降噪电源电压下，输出第三降噪信号和第四降噪信号；
所述第三降噪信号的相位为第二超前相位，所述第四降噪信号的相位为第二滞后相位；所述第二超前相位和所述第二滞后相位均与所述噪声相位相距N个延迟单元；N为正整数,N≠M。
10.根据权利要求9所述的电源噪声检测电路，其特征在于，所述采样比较电路还包括第三采样比较器和第四采样比较器；
所述第三采样比较器用于对所述噪声相位和所述第二超前相位进行采样比较；所述第四采样比较器用于对所述噪声相位和所述第二滞后相位进行采样比较。
11.根据权利要求10所述的电源噪声检测电路，其特征在于，所述逻辑处理器具有第三信号输出端和第四信号输出端；所述逻辑处理器还用于对所述第三采样比较器的采样比较结果和所述第四采样比较器的采样比较结果进行逻辑处理，并从所述第三信号输出端和所述第四信号端输出比较结果。
12.根据权利要求9-11任一项所述的电源噪声检测电路，其特征在于，所述第三降噪信号的输出端和所述第四降噪信号的输出端之间具有2N个所述第二延迟单元。
13.一种抖动限幅电路，其特征在于，包括电源噪声检测电路、第一抖动补偿电路以及第二数据产生链路；所述电源噪声检测电路包括权利要求1-12任一项所述的电源噪声检测电路；
所述第一抖动补偿电路耦接于所述电源噪声检测电路和所述第二数据产生链路之间；所述第一抖动补偿电路用于根据所述电源噪声检测电路的输出反向补偿时钟数据信号端的数据的相位。
14.根据权利要求13所述的抖动限幅电路，其特征在于，所述第一抖动补偿电路包括串联的第三延迟单元和第四延迟单元、第一电容、第一开关、第二电容以及第二开关；
所述第三延迟单元的输入端与时钟数据信号端耦接，所述第四延迟单元的输出端与所述第二数据产生链路耦接；所述第三延迟单元和所述第四延迟单元之间具有第一节点；
所述第一电容和所述第一开关串联耦接于所述第一节点与参考地电压端之间，所述第二电容和所述第二开关串联耦接于所述第一节点与所述参考地电压端之间；所述第一开关的控制端与第一信号输出端耦接，所述第二开关用于接收第二信号输出端的反向信号。
15.根据权利要求13或14所述的抖动限幅电路，其特征在于，所述电源噪声检测电路包括第三采样比较器和第四采样比较器；
所述抖动限幅电路还包括第二抖动补偿电路，所述第二抖动补偿电路与所述第一抖动补偿电路串联，所述第二抖动补偿电路还与所述电源噪声检测电路耦接，用于根据逻辑处理器对第三采样比较器和第四采样比较器的采样比较结果的输出，反向补偿所述第一抖动补偿电路输出的数据的相位。
16.根据权利要求13-15任一项所述的抖动限幅电路，其特征在于，所述抖动限幅电路包括多条并联的所述第二数据产生链路。
17.一种电子设备，其特征在于，包括权利要求13-16任一项所述的抖动限幅电路和电路板，所述抖动限幅电路与所述电路板耦接。
18.一种电源噪声检测电路的工作方法，其特征在于，包括：
第一数据产生链路工作在噪声电源电压，输出噪声信号；第一数据产生链路还工作在降噪电源电压下，输出降噪信号；
采样比较电路对所述第一数据产生链路输出的所述噪声信号的相位和所述降噪信号的相位进行采样比较；
逻辑处理器对所述采样比较电路的采样比较结果进行逻辑处理，并输出处理结果。
CN202211314315.4A 2022-10-25 2022-10-25 电源噪声检测电路及工作方法、抖动限幅电路、电子设备 Pending CN117969978A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211314315.4A CN117969978A (zh) 2022-10-25 2022-10-25 电源噪声检测电路及工作方法、抖动限幅电路、电子设备
PCT/CN2023/103192 WO2024087695A1 (zh) 2022-10-25 2023-06-28 电源噪声检测电路及工作方法、抖动限幅电路、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211314315.4A CN117969978A (zh) 2022-10-25 2022-10-25 电源噪声检测电路及工作方法、抖动限幅电路、电子设备

Publications (1)

Publication Number Publication Date
CN117969978A true CN117969978A (zh) 2024-05-03

Family

ID=90829885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211314315.4A Pending CN117969978A (zh) 2022-10-25 2022-10-25 电源噪声检测电路及工作方法、抖动限幅电路、电子设备

Country Status (2)

Country Link
CN (1) CN117969978A (zh)
WO (1) WO2024087695A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0301005D0 (sv) * 2003-04-03 2003-04-03 Ericsson Telefon Ab L M Method and system of jitter compensation
JP3902185B2 (ja) * 2004-03-01 2007-04-04 日本電気株式会社 電源ノイズ測定装置
US7355429B2 (en) * 2005-03-24 2008-04-08 International Business Machines Corporation On-chip power supply noise detector
US7365548B2 (en) * 2005-06-16 2008-04-29 Broadcom Corporation System and method for measuring on-chip supply noise
KR101559501B1 (ko) * 2009-04-08 2015-10-15 삼성전자주식회사 지터를 보상하는 반도체 집적 회로 및 지터 보상 방법
CN102844669B (zh) * 2010-08-24 2016-06-15 赛普拉斯半导体公司 用于电容感测系统的噪声抑制电路和方法
JP6398057B2 (ja) * 2014-09-29 2018-10-03 株式会社高砂製作所 交流電源装置及びその瞬時電圧変動検出方法
KR101984548B1 (ko) * 2015-01-19 2019-05-31 엘에스산전 주식회사 Plc 아날로그 입출력 모듈의 전원부 노이즈 감지장치
CN105116316B (zh) * 2015-07-14 2017-12-05 工业和信息化部电子第五研究所 集成电路电源噪声测量系统
KR102660729B1 (ko) * 2016-10-28 2024-04-26 삼성전자주식회사 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법
US10749481B2 (en) * 2018-04-18 2020-08-18 Qualcomm Incorporated Supply compensated delay cell

Also Published As

Publication number Publication date
WO2024087695A1 (zh) 2024-05-02

Similar Documents

Publication Publication Date Title
US10324324B2 (en) Signal control circuit, power control circuit, drive circuit, timing controller, touch system, and touch display device and driving method thereof
US10444901B2 (en) Method and circuit for driving touch sensor and display device using the same
CN110928439B (zh) 信号传输装置以及使用其的显示器
KR102207193B1 (ko) 터치 센싱 시스템
KR101692178B1 (ko) 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치
US9665220B2 (en) Display apparatus and method for driving the same with increased touch recognition
JP6713733B2 (ja) タイミングコントローラ、それを用いた電子機器、画像データの処理方法
CN111417914B (zh) 翻转电压跟随器低压差稳压器
US10607531B2 (en) Display driving circuit, driving method thereof and display apparatus
EP3040824B1 (en) Touch sensor integrated type display device
US8797250B2 (en) Liquid crystal display device, and timing controller and signal processing method used in same
CN102047340A (zh) 用于多相时钟产生的设备和方法
US20180366078A1 (en) Electronic Device Display With Charge Accumulation Tracker
JP2011081372A (ja) 電子装置、ディスプレイ装置及びそのディスプレイ装置の制御方法
US20100177085A1 (en) Display device
JP7368076B2 (ja) リップル補償器とそれを含むデータ駆動回路及び半導体装置
US20110260992A1 (en) Panel control device and operation method thereof
US10319285B2 (en) Panel drive device and display device
CN117969978A (zh) 电源噪声检测电路及工作方法、抖动限幅电路、电子设备
CN106226934B (zh) 一种检测电路、显示基板、显示面板、显示装置
US7676528B2 (en) Image data processing apparatus and image data processing method
US9318037B2 (en) Apparatus for eliminating image sticking, display device and method for eliminating image sticking
KR102478670B1 (ko) 터치 센서를 갖는 전자장치와 이의 구동 방법
US20210174750A1 (en) Display system
US20200135125A1 (en) Pixel circuit, display panel and drive method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication