TWI482158B - 抑制快閃記憶體響應外部命令時漏電之方法與裝置 - Google Patents

抑制快閃記憶體響應外部命令時漏電之方法與裝置 Download PDF

Info

Publication number
TWI482158B
TWI482158B TW100149937A TW100149937A TWI482158B TW I482158 B TWI482158 B TW I482158B TW 100149937 A TW100149937 A TW 100149937A TW 100149937 A TW100149937 A TW 100149937A TW I482158 B TWI482158 B TW I482158B
Authority
TW
Taiwan
Prior art keywords
memory cell
erased
erase
block
bit
Prior art date
Application number
TW100149937A
Other languages
English (en)
Other versions
TW201241831A (en
Inventor
Nai Ping Kuo
Su Chueh Lo
Kun Long Chang
Chun Hsiung Hung
Chia Feng Cheng
Ken Hui Chen
yu chen Wang
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201241831A publication Critical patent/TW201241831A/zh
Application granted granted Critical
Publication of TWI482158B publication Critical patent/TWI482158B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Description

抑制快閃記憶體響應外部命令時漏電之方法與裝置
本發明係關於快閃記憶體技術，特別是關於在以區塊為基礎之快閃記憶裝置中抑制漏電的技術。
快閃記憶體中包含記憶胞儲存電荷於一場效電晶體的通道與閘極之間。所儲存的電荷數量影響了電晶體的臨界電壓，其可以被感測以指示資料。一種型態的電荷儲存記憶胞被稱為浮動閘極記憶胞。在浮動閘極記憶胞中，電荷被儲存在一電性導電層介於場效電晶體的通道與閘極之間。另一種型態的記憶胞被稱為電荷捕捉記憶胞，其使用一介電電荷捕捉層取代浮動閘極。
在記憶胞的一程式化操作時，可以藉由例如已知的富勒-諾德漢(FN)電子穿隧或通道熱電子(CHE)偏壓技術之一來進行程式化。此程式化操作增加所選取記憶胞的臨界電壓。
在所選取記憶胞的一抹除操作時，施加一合適的電壓於閘極與通道之間以誘發電洞穿隧進入所選取記憶胞各自的電荷儲存層或是誘發電子穿隧離開電荷儲存層。此抹除操作降低此記憶胞的臨界電壓。
在一快閃記裝置中，於一陣列中的記憶胞被群組為區塊，且每一個區塊中的記憶胞是一起被抹除的。因此，為了對一個區塊中的一個記憶胞進行抹除，此區塊中的所有記憶胞都必須一起被抹除。如此，一快閃記裝置中的抹除操作通常是較程式化操作更慢的。
快閃記憶裝置會有記憶胞過度抹除的問題。當一個區塊中的記憶胞被抹除時，某些記憶胞會較其他記憶胞具有較低的臨界電壓。過度抹除的發生是因為在抹除步驟時，太多電子被自一記憶胞的電荷儲存層中移走，如此會在電荷儲存層中留下一略為正的 電荷，而偏壓此記憶胞略為開啟，使得此記憶胞於空乏模式下操作。如此會導致記憶胞即使在未被存取時也有小的漏電流通過。當沿著一給定位元線上具有一定數目的過度抹除記憶胞時會導致漏電流的累積大到足以造成分享相同位元線的一選取記憶胞產生讀取錯誤。
舉例而言，在一反或閘(NOR)架構中，一定數目的記憶胞是共同耦接至一共同源極線。假如一個或多個記憶胞被過度抹除，這些記憶胞會導致漏電流流至共同源極線，即使是在此記憶胞未被直接存取時。於一選取記憶胞之一讀取操作時，因為記憶胞被過度抹除而通過共同源極線的漏電流可以導致位元線上的電流大到足以讓所選取記憶胞被錯誤地認為被抹除。
因此，需要提供一種新的快閃記憶體裝置及其方法，以解決上述之過度抹除記憶胞所產生的問題。
本發明係關於在以區塊為基礎之快閃記憶裝置中藉由偵測及回復過度抹除記憶胞以抑制漏電的技術。一個過度抹除記憶胞具有較一抹除狀態記憶胞之一最小臨界電壓更小的臨界電壓。
一漏電抑制程序可以通過響應經由一命令介面而於一外部控制線所接收的命令之邏輯來執行。此命令可以由一主機電腦或是其他外部來源提供。此漏電抑制程序可以是單獨存在的漏電抑制程序，或是可以嵌入於其他的操作中。舉例而言，此漏電抑制程序可以是標準區塊抹除操作中的一部份。
此漏電抑制程序可以包括施加偏壓電壓足以開啟該過度抹除的記憶胞，以辨識導通該漏電流的對應位元線。一個重要的漏電流指示被辨識位元線與一個或多個過度抹除的記憶胞 耦接。然後執行一"軟"程式化操作以輕微增加該過度抹除記憶胞的該臨界電壓，且因此建立正確地抹除狀態。
為了支援此程序，與每個記憶胞區塊相關的抹除狀態資料被維持及儲存於此裝置的記憶體中。於成功地完成此漏電抑制程序之後，將抹除狀態資料寫入對應的記憶胞區塊中。此抹除狀態資料可以因此用來快速地決定一對應的記憶胞區塊中是否含有過度抹除的記憶胞。
於某些實施例中，此抹除狀態資料是一單一位元旗標用來指示該對應區塊的過度抹除狀態。此旗標可以在舉例而言，於對應區塊開始進行此漏電抑制程序之前設置。於成功地完成此漏電抑制程序之後，此旗標然後被重置以指示此區塊並未包含過度抹除的記憶胞。因此，此旗標指示例如是失去電源的中斷是否於此漏電抑制程序完成之前發生。假如旗標被設置，此控制邏輯執行此漏電抑制程序於對應的記憶胞區塊。假如旗標被重置，則此控制邏輯跳過執行此漏電抑制程序。
於某些實施例中，該抹除狀態資料是一預設之多重位元序列儲存於該對應記憶胞區塊之一狀態欄位區域內。此預設之多重位元序列是寫入此記憶胞區塊的狀態欄位區域內之程式化及抹除位元的圖案。此預設之多重位元序列是在抹除此區塊中的記憶胞時但是於執行漏電抑制程序之前寫入此區塊的狀態欄位區域內。
介於儲存於此狀態欄位區域資料與預設之多重位元序列之間的差值可以用來指示對應的區塊或許包含過度抹除的記憶胞。如此僅影相對小數目的記憶胞於此狀態欄位區域中，則可以相較於偵測整個記憶胞區塊的錯誤位元方式更快速地作出決定。
本發明之目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述。
本發明以下的實施例描述係搭配圖式1到13進行說明。
第1圖顯示一快閃記憶裝置110的簡化示意圖，其包括具有使用此處所描述方式操作之記憶胞區塊的記憶體陣列112。字元線解碼器114與複數條字元線116耦接且電性溝通，且沿著記憶陣列112的列方向排列。位元線(行)解碼器118與複數條位元線120電性溝通且沿著記憶陣列112的行方向排列，以自陣列112的記憶胞讀取資料或寫入資料至其中。控制快閃記憶裝置110的命令信號及資料經由外部線164提供至命令介面162。此命令介面162亦經由外部線164接收邏輯位址。在此範例中，資料、命令信號及邏輯位址係由一個例如是與此快閃記憶裝置110耦接的電腦之外部系統所指定。在某些實施例中，資料、命令信號及邏輯位址係以串列方式施加至共享線上。
此命令介面162包括一位址解碼器160，其轉譯由外部系統所指定的邏輯位址為此記憶陣列112的實體位址。在某些實施例中，此位址解碼器160可以省去且邏輯至實體位址的轉譯可以由字元線解碼器及驅動器114與位元線解碼器118來進行。此實體位址由匯流排122提供給字元線解碼器及驅動器114與位元線解碼器118。感測放大器與資料輸入結構124，包括讀取、程式化、抹除及漏電流抑制模式的電壓/電流源，與位元線解碼器118耦接。資料自外部線164經過命令介面162提供給資料匯流排128，或者由快閃記憶裝置110其他內部/外部的資料源，輸入至方塊124中的資料輸入結構。其他電路也可以包含於快閃記憶裝置110之內，例如泛用目的處理器或特殊目的應用電路，或是模組組合以提供由陣列112所支援的系統單晶片功能。資料由方塊124中的感測放大器，經由資料輸出線132，提供至快閃記憶裝置110的輸入/輸出埠，或提供至快閃記憶裝置110內部/外部的其他資料終端。
在本實施例中所使用的控制器134，使用了偏壓調整狀態機構，包括響應命令資料的邏輯，以控制偏壓電路電壓及電流 源236的應用，進行上述之各種操作。此控制器134轉譯經由外部線164所接收的命令資料並提供指令以進行上述之各種操作。命令資料可以自快閃記憶裝置110其他內部/外部的資料源提供。控制器134可以使用業界所熟知的特殊功能邏輯電路來實施。在替代實施例中，該控制器134包括了通用目的處理器，其可使於同一積體電路，以執行一電腦程式而控制裝置的操作。在又一實施例中，該控制器134係由特殊目的邏輯電路與通用目的處理器組合而成。
快閃記憶裝置110儲存基本的程式化及資料結構提供某些實施例中的功能，包括於記憶陣列112內組織資料的指令。這些指令通常是由控制器134所執行，其可以包括於程式執行時儲存指令及資料的隨機存取記憶體。
此記憶陣列112包括快閃記憶胞區塊其可以和其他區塊分別進行抹除操作。區塊的大小及數目可以隨著實施例的不同而改變。在某些實施例中，每一個區塊的大小可以舉例而言為二千位元組(2KB)、四千位元組(4KB)、八千位元組(8KB)、或一萬六千位元組(16KB)。每一個區塊可以包含一個或多個區段。舉例而言，一個四千位元組(4KB)的區塊可以包含128個32位元組的區段。此處所使用之這些”區塊”或”區段”的名詞係用來表示記憶胞群組。這些名詞並不是用來只是代表與記憶陣列112的一實體段落所對應的記憶胞群組，雖然某些情況下也可以考慮成如此的實體段落以分配”區塊”或”區段”而較佳。
此處所使用的名詞"程式化"係用來表示一個可以在快閃記憶體中以一個記憶胞接著一個記憶胞的方式進行的操作，而此名詞"抹除"係用來表示一個根據此快閃記憶胞的組態，於快閃記憶體中以較大範圍方式進行的操作，其邊界係以在一給訂陣列結構中可以有效運行來界定。。儲存於已程式化記憶胞中 的資料由邏輯"0"代表。此外，此名詞"寫入"係用來表示一個改變記憶胞臨界電壓的操作，可以是用來表示程式化或抹除。
為了清楚的目的，此名詞"程式化"係用來表示一個增加記憶胞臨界電壓的操作。在此處所描述的範例中儲存於已程式化記憶胞中的資料由邏輯"0"代表。此名詞"抹除"係用來表示一個減少記憶胞臨界電壓的操作。在此處所描述的範例中儲存於已以抹除記憶胞中的資料由邏輯"1"代表。
第2圖顯示第1圖中記憶陣列112中的記憶胞區塊200之一部分的範例示意圖。在第2圖中，記憶胞係安排成反或閘(NOR)組態。也可以使用其他的組態。在所例示的範例中，係顯示12個記憶胞，但可表示包括上千個記憶胞之區塊200的一小部分區段。
包括字元線210、212、214、216的複數條字元線平行地延伸於一第一方向上。這些字元線與記憶胞的閘極終端耦接。字元線與字元線解碼器114進行電性溝通。
此記憶陣列也包括複數條位元線，其中位元線220、222、224延伸於一第二方向上。這些位元線與位元線解碼器118進行電性溝通。如第2圖所示，每一條位元線與記憶陣列112之記憶胞的汲極沿著陣列中的一行耦接。在此範例中，每一個記憶胞的源極則與地耦接。在其他的實施例中，記憶胞的源極則是與不是地的偏壓電路耦接，以提供獨立控制的源極。
於操作時，每一個記憶胞根據其臨界電壓儲存一資料值。讀取或寫入一記憶胞可以藉由施加合適的電壓至其字元線及位元線而達成。
在記憶胞的一程式化操作時，施加合適的電壓至位元線及所選取記憶胞之所選取字元線以誘發電子穿隧進入電荷儲存層。此程式化操作增加所選取記憶胞的臨界電壓。所選取記憶 胞可以藉由例如已知的富勒-諾德漢(FN)電子穿隧或通道熱電子(CHE)偏壓技術之一來進行程式化。
在所選取記憶胞的一抹除操作時，施加一合適的電壓於閘極與通道之間以誘發電洞穿隧進入所選取記憶胞各自的電荷儲存層或是誘發電子穿隧離開電荷儲存層。此抹除操作降低此區塊200中每一個記憶胞的臨界電壓。
在此記憶胞的讀取操作時，施加一個合適的讀取電壓制位元線及字元線，使得通過所選取記憶胞的電流可以被感測。資料值可以根據於讀取操作時通過所選取記憶胞的電流而被決定。此讀取電壓可以選取使得一抹除的記憶胞於讀取操作時被開啟(例如導通電流)，而一程式化的記憶胞於讀取操作時保持關閉(例如不導通電流)。
此資料值可以藉由例如比較所選取記憶胞位元線上的電流與一讀取參考電流來決定。然而，讀取錯誤可以因為沿著同一位元線上一個或多個過度抹除記憶胞導致之漏電流而產生。假如在此抹除步驟時，太多電子被自一記憶胞的電荷儲存層中移走，而造成這些記憶胞的臨界電壓小於此抹除狀態的最小臨界電壓，會造成記憶胞的過度抹除。如此會在電荷儲存層中留下一略為正的電荷，而偏壓此記憶胞略為開啟，使得此記憶胞於空乏模式下操作。如此會導致即使在未被定址時也有小的漏電流通過此過度抹除記憶胞，且因此也通過對應位元線。
舉例而言，假如記憶胞232被過度抹除，即使在記憶胞232未被直接定址時漏電流也會通過位元線222及記憶胞232。於一程式化記憶胞230之一讀取操作時，因為記憶胞232被過度抹除而通過位元線222的漏電流可以導致所選取記憶胞230被錯誤地認為被抹除，而造成一位元錯誤。
此處所描述之漏電流抑制技術可以偵測及回復於一快閃記憶裝置中的過度抹除記憶胞。
第3圖為根據本發明一實施例的一個由控制器134所執行操作300的流程圖，其是進行漏電抑制程序以偵測及回復過度抹除的記憶胞。
為了響應自外界來源經由外部線164接收至此快閃記憶裝置110內的命令，在步驟310中執行此漏電抑制程序。此命令可以由一電腦主機或是其他外界來源提供。
步驟310包括根據與此區塊中記憶胞耦接之位元線上的漏電流決定記憶胞中的一給定區塊包括一個或多個過度抹除的記憶胞。於以下的第4圖會更詳細地描述此漏電流的偵測。
步驟310也包括於決定此區塊包括過度抹除的記憶胞後執行"軟"程式化操作。此"軟"程式化操作包括施加合適的電壓以輕微增加此過度抹除記憶胞的臨界電壓，因此將這些記憶胞回復。將會於以下的第4圖更詳細地描述此"軟"程式化操作。
在此範例中，此漏電抑制程序係響應自一外界來源所接收的命令。替代地，此漏電抑制程序也可以響應自此快閃記憶裝置110內所產生的命令。舉例而言，在某些實施例中，此控制器134中可以包括響應一初始事件而產生漏電抑制命令的邏輯。此初始事件可以是此快閃記憶裝置110的開機事件。更一般而言，此初始事件可以是指出過度抹除記憶胞存在的其他事件。
此操作300可以是單獨存在的漏電抑制程序，或是可以嵌入於其他的操作中的漏電抑制程序。此操作300可以舉例而言在快閃記憶裝置110開機時或是響應來自此裝置110內部或外部的命令時進行。此操作300可以舉例而言在快閃記憶裝置110開機後直接進行。
此漏電抑制程序可以是和儲存與記憶胞區塊相關的抹除狀態資料的操作搭配執行，會於以下的第7~9圖更詳細地描述。
第4圖顯示一第一操作400的流程圖，其可以由控制器134執行以進行第3圖中的漏電抑制程序。此操作400自步驟410開始。
在步驟420，施加合適的偏壓電壓至一給定區塊中與記憶胞閘極耦接的字元線上，且讀取一選取位元線的電流。施加至字元線上的偏壓電壓足以開啟過度抹除的記憶胞，但是又不會開啟在正確的程式化或抹除狀態的記憶胞，而這些過度抹除的記憶胞可以與選取位元線耦接。假如在選取位元線上的電流大於一漏電參考電流值的話，則此位元線與一個或多個過度抹除記憶胞耦接，且此操作400繼續至步驟430。
在某些實施例中，相同的偏壓電壓可以同時施加至與選取位元線耦接之每一個記憶胞的字元線上。換句換說，與選取位元線耦接之每一個過度抹除記憶胞會同時開啟，且讀取通過所有過度抹除記憶胞的總電流。
在其他的實施例中，決定是否有過度抹除記憶胞與選取位元線耦接之步驟藉由一個記憶胞接著一個記憶胞的方式來辨別過度抹除記憶胞。在如此的情況下，第一偏壓電壓被施加至所選取記憶胞的字元線，且第二偏壓電壓被施加至未選取記憶胞的字元線。第一偏壓電壓(例如2到3V)足以開啟被過度抹除的選取記憶胞，但是不會開啟正確地抹除或程式化之記憶胞。第二偏壓電壓(例如-3到0V)不足以開啟未選取記憶胞，即使其是在過度抹除的狀態。
在步驟430，"軟"程式化操作藉由施加合適的電壓至字元線及位元線進行，以輕微增加此過度抹除記憶胞的臨界電壓，因此將這些記憶胞回復。
舉例而言，此"軟"程式化操作可以施加0~4伏特間的電壓至過度抹除記憶胞的字元線，及施加超過2伏特的電壓至過度抹除記憶胞的位元線進行。在一實施例中，可以施加正電壓至 此過度抹除記憶胞的字元線及位元線。在另一實施例中，可以施加0伏特(接地)的電壓至字元線，及施加一個正電壓至過度抹除記憶胞的位元線。替代地，此軟程式化操作可以在與選取位元線耦接之每一個記憶胞上進行。
於此"軟"程式化操作之後，此操作400可以繼續回到步驟420以驗證過度抹除是否被更正了。
假如在步驟420中所選取位元線上的電流小於此漏電參考電流值的話，表示此選取位元線並未與過度抹除記憶胞耦接。則此操作400可以繼續於迴圈420、430、440中進行，以檢查此快閃記憶裝置110的下一條位元線的電流及過度抹除狀態，直到所有的位元線都被檢查過為止。
第5圖顯示一第二操作500的流程圖，其可以由控制器134執行以進行第3圖中的漏電抑制程序。在第5圖中，此操作500在步驟430的"軟"程式化操作之後繼續至步驟440，而不是如同第4圖一般回到步驟420。
第6圖顯示一個可由控制器134執行的漏電抑制程序之操作600流程圖，其包括設置及重置一單一位元旗標。
此操作600自步驟610開始。在步驟620，單一位元旗標指示設置了一選取區塊的過度抹除狀態。設置此旗標包括將一位元的資料寫入此記憶胞陣列112的一特定位址，或是至此快閃記憶裝置110中的其他記憶體。
在步驟630，執行此漏電抑制程序。於成功地完成步驟630之後，將在狀態旗標中的資料重置(在步驟650)。然後結束此操作600。
藉由如此方式改變狀態旗標的資料，此狀態旗標可以用來決定例如是失去電源的中斷是否於此漏電抑制程序完成之前發生。換句話說，狀態旗標可以用來決定此區塊是否包含過度抹除的記憶胞。
第7圖顯示一操作700的流程圖，其是決定在一給定區塊中是否進行漏電抑制程序。此操作700可以藉由舉例而言，於此快閃記憶裝置110開機時，或是響應接收自外部來源或此快閃記憶裝置110內部的命令資料時進行。此操作700可以舉例而言在快閃記憶裝置110開機後直接進行。
此操作700自步驟710開始。在步驟720，讀取此區塊的狀態旗標。假如此旗標被設置，代表於此漏電抑制程序完成之前發生發生中斷。在此情況下，此操作700繼續至步驟730開始。在步驟730，於此區塊進行漏電抑制程序。
假如此旗標被重置，則操作700跳過步驟730漏電抑制程序。
第8圖顯示一抹除操作800的流程圖，其包括在抹除此區塊中的記憶胞時寫入一預先決定的位元序列。
此抹除操作800自步驟810開始。此抹除操作800可以藉由舉例而言，於此快閃記憶裝置110開機時，或是響應接收自外部來源或此快閃記憶裝置110內部的命令資料時進行。在步驟820，此記憶胞區塊被抹除，且此程序等待記憶胞區塊於步驟830完成。此抹除操作800包括此處所描述之漏電抑制程序。
於成功完成此抹除程序之後，在步驟840將一預先決定的位元序列寫入此區塊內的狀態欄位區域中。此預先決定的位元序列是程式化及抹除記憶胞於此區塊內的狀態欄位區域中的一圖案。藉由此方式寫入此預先決定的位元序列，此預先決定的位元序列可以用來決定例如是失去電源的中斷是否於此抹除操作800時發生。
第9圖顯示一記憶胞區塊900的範例資料安排，此區塊包括狀態欄位區域中。區塊900-2為此區塊900的一代表性區塊。區塊900-2包括儲存預先決定位元序列的狀態欄位區域910。在此例示範例中，於此狀態欄位區域910中的記憶胞儲 存預先決定位元序列為一序列8個邏輯”0”再跟著一序列8個邏輯”1”。替代地，也可以使用其他的位元序列。在此範例中，在一區塊(例如900-2)狀態欄位區域中的記憶胞是與在另一區塊(例如900-3)狀態欄位區域中的記憶胞位於相同行。
第10圖顯示一抹除操作1000的流程圖，其可以由控制器134執行以決定在第8圖中的抹除操作800時是否發生中斷。此操作1000可以藉由舉例而言，於此快閃記憶裝置110開機時，或是響應接收自外部來源或此快閃記憶裝置110內部的命令資料時進行。
此操作1000自步驟1010開始。在步驟1020，讀取儲存於此區塊狀態旗標區域中的資料。假如自狀態旗標區域中讀取的資料與預期的位元序列(步驟1030)匹配的話，代表此區塊的抹除操作800已成功地完成，且此操作1000結束。
如同以下所描述的，在儲存於此區塊狀態旗標區域中的資料與預期的位元序列之間的差異可以用來指示是否要執行漏電抑制程序。換句話說，資料與預期的位元序列之間的差異可以用來指示在抹除此區塊中的每一個記憶胞之前是否發生中斷。
假如自狀態旗標區域中讀取的資料與預期的位元序列不匹配的話，則此操作1000繼續至步驟1040。假如預期的位元序列指定此狀態旗標區域中的一位元應該是在抹除狀態，而事實上此位元被讀取為在程式化狀態(步驟1040)，此抹除操作在抹除此區塊中的每一個記憶胞之前發生中斷。如此是因為一過度抹除記憶胞並不會導致一被抹除記憶胞被錯誤地讀取為是在程式化狀態。第11圖顯示一範例，其中於此狀態旗標區域910中的兩個位元被讀取為是在程式化狀態，而預期的位元序列指示這些記憶胞應該是在抹除狀態。
請回到第10圖，假如一個或多個位元預期被抹除而被讀取為程式化位元的話，此操作繼續至步驟1050。在步驟1050，執行漏電抑制程序於此區塊的記憶胞。之後，結束此操作。
假如在步驟1040，在狀態旗標區域中並沒有預期被抹除位元被讀取為程式化位元的話，此操作繼續至步驟1060。在步驟1060，所讀取的資料與預期的位元序列比較以決定應該是在程式化狀態而實際上卻被讀取為抹除狀態的位元數目。假如僅有相對小數目的位元應該是在程式化狀態而實際上卻被讀取為抹除狀態，例如1個或2個，如此可能是因為受到分享相同行之另一個區塊中的一個或多個過度抹除記憶胞之漏電流所導致。換句話說，一個較預設數目更少的不正確位元或許指示此區塊中的記憶胞被成功地抹除，但是另一區塊中的抹除操作尚未完成。在如此的情況下，此操作跳過漏電抑制程序而結束。
第12圖顯示一範例，其中於此狀態旗標區域910中的兩個位元被讀取為是在抹除狀態，而預期的位元序列指示這些記憶胞應該是在程式化狀態。
請回到第10圖，假如在步驟1060，N個位元預期被程式化而被讀取為抹除位元的話，如此是指示在抹除此區塊中的每一個記憶胞之前發生了中斷。此操作繼續至步驟1050。
第13圖顯示一範例，其中於此狀態旗標區域910中的四個位元被讀取為是在抹除狀態，而預期的位元序列指示這些記憶胞應該是在程式化狀態。
由於其是在狀態旗標區域中相對小數目的記憶胞之結果，此決定是否存在一個或多個記憶胞被過度抹除應該較偵測於整個區塊記憶胞中是否有錯誤的位元更快地完成。此外，需要用來偵測過度抹除記憶胞的感測及控制電路之複雜程度也大幅簡化。
雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。
110‧‧‧快閃記憶裝置
112‧‧‧快閃記憶體的記憶胞區塊
114‧‧‧字元線解碼器及驅動器
116‧‧‧字元線
118‧‧‧位元線解碼器
120‧‧‧位元線
122、126‧‧‧匯流排
124‧‧‧感測放大器/資料輸入結構
134‧‧‧讀取、程式化、抹除及漏電流抑制模式的控制器
136‧‧‧偏壓電路電壓及電流源
128‧‧‧資料輸入線
130‧‧‧其他電路
132‧‧‧資料輸出線
160‧‧‧位址解碼器
162‧‧‧命令介面
164‧‧‧命令及資料輸入線
166‧‧‧邏輯位址線
200‧‧‧快閃記憶體的記憶胞區塊之一部分
210、212、214、216‧‧‧字元線
220、222、224‧‧‧位元線
230、232‧‧‧記憶胞
本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：
第1圖顯示一快閃記憶裝置的簡化示意圖，其包括具有使用此處所描述方式操作之記憶胞區塊的記憶體陣列。
第2圖顯示第1圖中記憶陣列中的記憶胞區塊之一部分的範例示意圖。
第3圖為根據本發明一實施例的一個進行漏電抑制程序以偵測及回復過度抹除的記憶胞之操作流程圖。
第4圖顯示進行第3圖中的漏電抑制程序之一第一操作範例的流程圖。
第5圖顯示進行第3圖中的漏電抑制程序之一第二操作範例的流程圖。
第6圖顯示一個漏電抑制程序之操作流程圖，其包括設置及重置一單一位元旗標。
第7圖顯示一操作的流程圖，其是決定在一給定區塊中是否進行漏電抑制程序。
第8圖顯示一抹除操作的流程圖，其包括在抹除此區塊中的記憶胞時寫入一預先決定的位元序列。
第9圖顯示一記憶胞區塊的範例資料安排，此區塊包括狀態欄位區域。
第10圖顯示一抹除操作的流程圖，以決定在第8圖中的抹除操作時是否發生中斷。
第11圖顯示一範例，其中於此狀態旗標區域中的兩個位元被讀取為是在程式化狀態，而預期的位元序列指示這些記憶胞應該是在抹除狀態。
第12圖顯示一範例，其中於此狀態旗標區域中的兩個位元被讀取為是在抹除狀態，而預期的位元序列指示這些記憶胞應該是在程式化狀態。
第13圖顯示一範例，其中於此狀態旗標區域中的四個位元被讀取為是在抹除狀態，而預期的位元序列指示這些記憶胞應該是在程式化狀態。
110‧‧‧快閃記憶裝置
112‧‧‧快閃記憶體的記憶胞區塊
114‧‧‧字元線解碼器及驅動器
116‧‧‧字元線
118‧‧‧位元線解碼器
120‧‧‧位元線
122、126‧‧‧匯流排
124‧‧‧感測放大器/資料輸入結構
134‧‧‧讀取、程式化、抹除及漏電流抑制模式的控制器
136‧‧‧偏壓電路電壓及電流源
128‧‧‧資料輸入線
130‧‧‧其他電路
132‧‧‧資料輸出線
160‧‧‧位址解碼器
162‧‧‧命令介面
164‧‧‧命令及資料輸入線
166‧‧‧邏輯位址線

Claims (24)

  1. 一種快閃記憶裝置，包含：一記憶胞陣列包含複數個記憶胞區塊；一命令介面以接收來自該記憶裝置外部來源的一命令；一控制器，包括執行漏電流抑制程序的邏輯以響應該命令，該漏電流抑制程序包括：執行一軟程式化操作以增加給定記憶胞區塊中一個或多個過度抹除記憶胞的一臨界電壓；以及於施加該軟程式化偏壓電壓之後寫入狀態資料於該給定記憶胞區塊相關的記憶胞中，該狀態資料指示該給定記憶胞區塊不包含過度抹除的記憶胞。
  2. 如申請專利範圍第1項所述之快閃記憶裝置，其中該抹除狀態之該最小臨界電壓是0V。
  3. 如申請專利範圍第1項所述之快閃記憶裝置，其中該漏電流抑制程序更包括決定該給定記憶胞區塊中包括一個或多個過度抹除記憶胞，且於該決定後執行該軟程式化操作。
  4. 如申請專利範圍第1項所述之快閃記憶裝置，其中：該記憶陣列包括字元線及位元線與該給定記憶胞區塊中的對應記憶胞耦接；該決定步驟包括施加偏壓電壓至該字元線足以開啟該過度抹除的記憶胞，且將對應位元線上的電流與一參考值比較以辨識與該過度抹除的記憶胞耦接的位元線；以及 執行該軟程式化操作包括藉由與該辨識位元線耦接的記憶胞執行該軟程式化操作以增加該過度抹除記憶胞的該臨界電壓且建立該抹除狀態。
  5. 如申請專利範圍第4項所述之快閃記憶裝置，其中施加偏壓電壓至該字元線以開啟該過度抹除的記憶胞具有一大於或等於該抹除狀態的該最小臨界電壓的一臨界電壓。
  6. 如申請專利範圍第1項所述之快閃記憶裝置，其中：該記憶裝置包括儲存與該對應記憶胞區塊相關的抹除狀態資料之記憶體；以及該決定步驟包括若與該對應記憶胞區塊相關的抹除狀態資料及預期的抹除狀態資料具有一差值，則會決定該給定記憶胞區塊中包含有過度抹除記憶胞。
  7. 如申請專利範圍第6項所述之快閃記憶裝置，其中該差值指示於一先前漏電流抑制程序完成之前發生一中斷。
  8. 如申請專利範圍第7項所述之快閃記憶裝置，其中該先前漏電流抑制程序是執行於該給定記憶胞區塊之一先前抹除操作的一部分，且該差值指示於該先前抹除操作完成之前發生一中斷。
  9. 如申請專利範圍第6項所述之快閃記憶裝置，其中該狀態資料是一單一位元。
  10. 如申請專利範圍第6項所述之快閃記憶裝置，其中： 該狀態資料是一多重位元序列儲存於該給定記憶胞區塊之一狀態欄位區域；該漏電流抑制程序更包括：讀取儲存於該給定記憶胞區塊之該狀態欄位區域中的該多重位元序列；假如儲存於該多重位元序列中的程式化位元數目較在一預期多重位元序列中的對應之抹除位元是大於一且小於一預設數目的話，則會決定該給定記憶胞區塊中包括有過度抹除記憶胞；以及該控制器更包括當儲存於該多重位元序列中的程式化位元數目與該預期多重位元序列中的所對應之抹除位元是大於該預設數目時，抹除該給定記憶胞區塊之邏輯。
  11. 如申請專利範圍第10項所述之快閃記憶裝置，其中該控制器更包括當儲存於該多重位元序列中的一個或多個抹除位元數目與該預期多重位元序列中之程式化位元相對應時，抹除該給定記憶胞區塊之邏輯。
  12. 如申請專利範圍第1項所述之快閃記憶裝置，其中接收的該命令是一抹除命令以進行一抹除操作，且該控制器更包括於進行該漏電流抑制程序之前響應該抹除命令以抹除該給定記憶胞區塊之邏輯。
  13. 一種操作一快閃記憶裝置的方法，該記憶裝置包含一記憶胞陣列包含複數個記憶胞區塊，該方法包含：接收來自該記憶裝置外部來源的一命令；執行漏電流抑制程序以響應該命令，該漏電流抑制程序包括： 執行一軟程式化操作以增加給定記憶胞區塊中一個或多個過度抹除記憶胞的一臨界電壓；以及於施加該軟程式化偏壓電壓之後寫入狀態資料於該給定記憶胞區塊相關的記憶胞中，該狀態資料指示該給定記憶胞區塊不包含過度抹除的記憶胞。
  14. 如申請專利範圍第13項所述之方法，其中該抹除狀態之該最小臨界電壓是0V。
  15. 如申請專利範圍第13項所述之方法，其中該漏電流抑制程序更包括決定該給定記憶胞區塊中包括一個或多個過度抹除記憶胞，且於該決定後執行該軟程式化操作。
  16. 如申請專利範圍第15項所述之方法，其中：該決定步驟包括施加偏壓電壓與該給定記憶胞區塊中的對應記憶胞耦接的字元線，該偏壓電壓足以開啟該過度抹除的記憶胞；將與對應記憶胞耦接的位元線上的電流與一參考值比較以辨識與該過度抹除的記憶胞耦接的位元線；以及執行該軟程式化操作包括藉由與該辨識位元線耦接的記憶胞執行該軟程式化操作以增加該過度抹除記憶胞的該臨界電壓且建立該抹除狀態。
  17. 如申請專利範圍第16項所述之方法，其中施加偏壓電壓至該字元線以開啟該過度抹除的記憶胞具有一大於或等於該抹除狀態的該最小臨界電壓的一臨界電壓。
  18. 如申請專利範圍第13項所述之方法，其中該漏電流抑制程序 包括若與該對應記憶胞區塊相關的抹除狀態資料及預期的抹除狀態資料具有一差值，則決定該給定記憶胞區塊中包含有過度抹除的記憶胞，且於該決定後執行該軟程式化操作。
  19. 如申請專利範圍第18項所述之方法，其中該差值指示於一先前漏電流抑制程序完成之前發生一中斷。
  20. 如申請專利範圍第19項所述之方法，其中該先前漏電流抑制程序是執行於該給定記憶胞區塊之一先前抹除操作的一部分，且該差值指示於該先前抹除操作完成之前發生一中斷。
  21. 如申請專利範圍第18項所述之方法，其中該狀態資料是一單一位元。
  22. 如申請專利範圍第18項所述之方法，其中：該狀態資料是一多重位元序列儲存於該給定記憶胞區塊之一狀態欄位區域；該漏電流抑制程序更包括：讀取儲存於該給定記憶胞區塊之該狀態欄位區域中的該多重位元序列；假如儲存於該多重位元序列中的程式化位元數目較在一預期多重位元序列中的對應之抹除位元是大於一且小於一預設數目的話，則會決定該給定記憶胞區塊中包括有過度抹除記憶胞；以及該方法更包括當儲存於該多重位元序列中的程式化位元數目與該預期多重位元序列中的所對應之抹除位元是大於該預設數目時，抹除該給定記憶胞區塊。
  23. 如申請專利範圍第13項所述之方法，更包括當儲存於該多重位元序列中的一個或多個抹除位元數目與該預期多重位元序列中之程式化位元相對應時，抹除該給定記憶胞區塊。
  24. 如申請專利範圍第13項所述之方法，其中接收的該命令是一抹除命令以進行一抹除操作，且該方法更包括於進行該漏電流抑制程序之前響應該抹除命令以抹除該給定記憶胞區塊。
TW100149937A 2011-04-13 2011-12-30 抑制快閃記憶體響應外部命令時漏電之方法與裝置 TWI482158B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161475157P 2011-04-13 2011-04-13

Publications (2)

Publication Number Publication Date
TW201241831A TW201241831A (en) 2012-10-16
TWI482158B true TWI482158B (zh) 2015-04-21

Family

ID=47006300

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149937A TWI482158B (zh) 2011-04-13 2011-12-30 抑制快閃記憶體響應外部命令時漏電之方法與裝置

Country Status (3)

Country Link
US (3) US8929139B2 (zh)
CN (1) CN102737720B (zh)
TW (1) TWI482158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040023B2 (en) 2021-12-28 2024-07-16 Winbond Electronics Corp. Writing method of flash memory and memory storage device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8750040B2 (en) * 2011-01-21 2014-06-10 Micron Technology, Inc. Memory devices having source lines directly coupled to body regions and methods
US8929139B2 (en) 2011-04-13 2015-01-06 Macronix International Co., Ltd. Method and apparatus for leakage suppression in flash memory
US9298557B2 (en) 2013-08-26 2016-03-29 Elite Semiconductor Memory Technology Inc. Method of booting system having non-volatile memory device with erase checking and calibration mechanism and related memory device
US8891308B1 (en) * 2013-09-11 2014-11-18 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3D non-volatile memory
TWI515743B (zh) 2013-11-20 2016-01-01 旺宏電子股份有限公司 復原數個記憶胞之陣列的方法、電子裝置及控制器
US9679194B2 (en) * 2014-07-17 2017-06-13 At&T Intellectual Property I, L.P. Automated obscurity for pervasive imaging
US10825529B2 (en) * 2014-08-08 2020-11-03 Macronix International Co., Ltd. Low latency memory erase suspend operation
CN107045888B (zh) * 2016-02-05 2020-03-13 华邦电子股份有限公司 数据擦除方法
US10658046B2 (en) * 2017-05-26 2020-05-19 Macronix International Co., Ltd. Memory device and method for operating the same
US10809925B2 (en) * 2019-01-28 2020-10-20 Macronix International Co., Ltd. Configurable security memory region

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172909B1 (en) * 1999-08-09 2001-01-09 Advanced Micro Devices, Inc. Ramped gate technique for soft programming to tighten the Vt distribution

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2807304B2 (ja) 1990-02-19 1998-10-08 株式会社東芝 不揮発性半導体装置
US5699298A (en) 1996-05-22 1997-12-16 Macronix International Co., Ltd. Flash memory erase with controlled band-to-band tunneling current
US5790456A (en) 1997-05-09 1998-08-04 Advanced Micro Devices, Inc. Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
US6055190A (en) 1999-03-15 2000-04-25 Macronix International Co., Ltd. Device and method for suppressing bit line column leakage during erase verification of a memory cell
JP3859448B2 (ja) * 2001-01-22 2006-12-20 シャープ株式会社 不揮発性半導体メモリ装置およびその消去方法
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
ITMI20011232A1 (it) 2001-06-12 2002-12-12 St Microelectronics Srl Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di
US6714457B1 (en) * 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
US6628545B1 (en) * 2002-11-26 2003-09-30 Advanced Micro Devices, Inc. Memory circuit for suppressing bit line current leakage
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
JP3884448B2 (ja) * 2004-05-17 2007-02-21 株式会社東芝 半導体記憶装置
US6834012B1 (en) * 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
JP4703162B2 (ja) 2004-10-14 2011-06-15 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
US7180779B2 (en) 2005-07-11 2007-02-20 Atmel Corporation Memory architecture with enhanced over-erase tolerant control gate scheme
US7382658B2 (en) * 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US7630253B2 (en) * 2006-04-05 2009-12-08 Spansion Llc Flash memory programming and verification with reduced leakage current
CN101303893B (zh) * 2007-05-09 2010-09-15 晶豪科技股份有限公司 非易失半导体存储装置及其编程方法
US20080285368A1 (en) * 2007-05-17 2008-11-20 Macronix International Co., Ltd. Method for nrom array word line retry erasing and threshold voltage recovering
CN101430935B (zh) 2007-11-08 2011-03-23 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
US7924610B2 (en) 2009-01-08 2011-04-12 Elite Semiconductor Memory Technology Inc. Method for conducting over-erase correction
US8345485B2 (en) * 2011-02-09 2013-01-01 Freescale Semiconductor, Inc. Erase ramp pulse width control for non-volatile memory
US8929139B2 (en) * 2011-04-13 2015-01-06 Macronix International Co., Ltd. Method and apparatus for leakage suppression in flash memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172909B1 (en) * 1999-08-09 2001-01-09 Advanced Micro Devices, Inc. Ramped gate technique for soft programming to tighten the Vt distribution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040023B2 (en) 2021-12-28 2024-07-16 Winbond Electronics Corp. Writing method of flash memory and memory storage device

Also Published As

Publication number Publication date
CN102737720B (zh) 2015-01-21
US20120262987A1 (en) 2012-10-18
US20140219026A1 (en) 2014-08-07
US9093172B2 (en) 2015-07-28
CN102737720A (zh) 2012-10-17
US8929139B2 (en) 2015-01-06
US20120262988A1 (en) 2012-10-18
US8717813B2 (en) 2014-05-06
TW201241831A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
TWI482158B (zh) 抑制快閃記憶體響應外部命令時漏電之方法與裝置
KR100992985B1 (ko) 쓰기/삭제 중단 검출 메카니즘을 갖는 플래시 저장 시스템
US9703698B2 (en) Data writing method, memory controller and memory storage apparatus
TW201411630A (zh) 半導體記憶裝置
JP2005538485A (ja) メモリセルの隣接する行の記憶素子間の結合の効果を減少させる方法
TWI399751B (zh) 氮化物儲存層非揮發性記憶體陣列字元線重試抹除以及臨界電壓恢復之方法
US20230205688A1 (en) Memory system, memory controller, and method for operating same
TWI591642B (zh) Memory controller and method of controlling semiconductor memory device
US11216208B1 (en) Memory system, memory controller, and operation method of memory system
US11372766B2 (en) Memory system, memory controller, and method of operating memory system
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US20210382655A1 (en) Memory device, memory system, and operation method of memory device
US11848054B2 (en) Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device
TWI681399B (zh) 積體電路及用以操作積體電路上的記憶體的方法
KR20100028782A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 관리 방법
US11307794B2 (en) Memory system, memory controller, and operation method of memory system
US11500771B2 (en) Memory system, memory controller, and method of operating memory system
US11544003B2 (en) Memory system, memory controller, and method of operating memory system
US20230195367A1 (en) Memory system, memory controller, and operation method of memory system
US11960359B2 (en) Memory system, memory controller and operating method of memory system
CN113970999B (zh) 存储器装置以及用于操作存储器装置的方法
US20220223217A1 (en) Memory system and operating method thereof
TWI581270B (zh) 資料抹除方法