CN106158033B - 存储器电路及其操作方法 - Google Patents

存储器电路及其操作方法 Download PDF

Info

Publication number
CN106158033B
CN106158033B CN201510140956.6A CN201510140956A CN106158033B CN 106158033 B CN106158033 B CN 106158033B CN 201510140956 A CN201510140956 A CN 201510140956A CN 106158033 B CN106158033 B CN 106158033B
Authority
CN
China
Prior art keywords
erasing
storage unit
level
verifying level
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510140956.6A
Other languages
English (en)
Other versions
CN106158033A (zh
Inventor
郭乃萍
洪俊雄
许文铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106158033A publication Critical patent/CN106158033A/zh
Application granted granted Critical
Publication of CN106158033B publication Critical patent/CN106158033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器电路及其操作方法，主要涉及在非易失性存储器阵列上进行擦除操作的方法以及低延迟时间的暂停擦除操作。此非易失性存储器阵列，包括多个存储单元区块，且每一这些存储单元区块包括多个存储单元区段。此方法包括针对一擦除指令以辨识一易失性存储器阵列中多个存储单元区块中的其中一个存储单元区块，每一这些存储单元区块包括多个存储单元区段，擦除被辨识的该存储单元区块中多个这些存储单元区段，并判断每一这些存储单元区段中是否有过度擦除存储单元。此方法包括记录存储单元区段中的过渡擦除存储单元。此方法还包括：针对一暂停擦除指令，在对存储单元区段施加一温和写入脉冲之前，对被记录的存储单元施加一更正脉冲。

Description

存储器电路及其操作方法
技术领域
本发明是有关于一种非易失性(nonvolatile)存储器。
背景技术
闪存是一种典型的非易失性存储器技术。闪存元件的存储单元包括电荷储存结构，例如浮置栅(floating gate)或电荷捕捉介电层(dielectric charge trappinglayer)。其是通过控制储存在电荷储存结构中的电荷数量，来将数据储存于闪存元件的存储单元中。被储存电荷的数量对闪存元件中的存储单元设定了一个阈值电压(thresholdvoltage)，与被储存数据的数值产生关连。
数据可以通过对快闪存储单元(flash memory cell)施加写入电压脉冲(programvoltage pulses)而被写入快闪存储单元，使电荷被储存于存储单元的电荷储存结构中。数据可以通过对快闪存储单元施加擦除电压脉冲(erase voltage pulses)而被从快闪存储单元中擦除，使电荷被从存储单元的电荷储存结构中移除。
有时当快闪存储单元被施加擦除电压脉冲之后，快闪存储单元可能会被过度擦除(over-erease)而使阈值电压值过低甚至是负值。因为具有极低的阈值电压值，因此被过度擦除的存储单元甚至可能在未被读取操作选择时，即已被导通。在与被过度擦除的存储单元共享位线(bit line)的其他存储单元上所进行的读取操作，可能因为被过度擦除存储单元的导通而导致数据读取错误。
闪存元件可能被划分成多个可擦除区块(erasable blocks)。在被擦除区块上进行的擦除操作，会对位于被擦除区块中的存储单元施加擦除电压脉冲，并验证位于被擦除区块中所有的存储单元的数据已被擦除。作为擦除操作的一部分，温和写入序列(softprogram sequence)是在擦除和擦除验证顺序之后，于被擦除区块上进行，通过施加写入电压来更正位于被擦除区块中被过度擦除的存储单元。
快闪存储元件可以支持一个暂停擦除指令(erase suspend command)。暂停擦除指令会促使快闪存储元件暂停正在被擦除区块上所进行的擦除操作，并容许另一个操作，例如读取操作，继续进行。在暂停擦除操作之前，可以在被擦除区块上进行温和写入序列，藉以更正位于被擦除区块中被过度擦除的存储单元。然而，温和写入序列的典型操作时间约为1至数毫秒(milliseconds)，比暂停擦除指令所要求的延迟时间(latency)(大约10微秒(microseconds)还要长很多。
对一个正在进行擦除操作却被暂停擦除指令打断的被擦除区块来说，可以通过对被擦除区块施加一个负压，来降低位于被擦除区块中被过度擦除的存储单元的漏电情况，如美国编号No.8,482,987号专利案，标题为「暂停擦除操作的方法及装置」(Method andApparatus for the Erase Suspend Operation.)所述。美国编号No.8,482,987号专利案所叙述，通过施加一个负压以降低位于被擦除区块中被过度擦除存储单元漏电的方法。该方法用来响应暂停擦除指令的延迟时间，可以短于使用温和写入程序来更正被过度擦除的存储单元所需的延迟时间。然而，此通过施加一个负压以降低位于被擦除区块中的被过度擦除存储单元漏电的方法，还需要使用负压泵浦电路(negative voltage pumpcircuits)，而这可能会增加晶粒面积(die area)和成本。
因此，有需要提供一种低延迟时间的方法用来降低在进行擦除操作却被暂停擦除指令打断的被擦除区块中被过度擦除存储单元的漏电问题。也可以在实施低延迟时间的方法时，不需要大幅增加晶粒面积和成本。
发明内容
本说明书所揭露的技术提供一种存储器电路，其包括包含有多个存储单元区块(blocks of memory cells)的非易失性存储器阵列，且每一个区块包括多个存储单元区段(sectors of memory cells)；以及控制逻辑。此控制逻辑是构建来针对一擦除指令(erasecommand)，在阵列的多个区块之中辨识出一区块，并将被辨识区块中的多个区段加以擦除，并且判断每一个区段内是否有被过度擦除的存储单元。
本说明书还揭露一种电路，其包括非易失性存储器阵列以及控制逻辑。此控制逻辑被构建来：
(1)针对一擦除指令以执行一擦除操作，来辨识阵列中的某一存储单元区块。此擦除操作包括一擦除程序(erase sequence)用来施加擦除偏压(erase bias)以降低区块中存储单元的阈值电压，以及一擦除验证程序(erase verify sequence)，用来判断区块中的存储单元是否具有低于一第一擦除验证电平(erase verify level)的阈值电压，并用来辨识区块中具有低于第二擦除验证电平的阈值电压的一存储单元。其中，第二擦除验证电平异于第一擦除验证电平。
(2)针对一暂停擦除指令以执行一暂停擦除操作将擦除操作暂停。暂停擦除操作包括对已被辨识的存储单元施加一偏压处理(bias arrangement)，来增加该已被辨识的存储单元的阈值电压，以及容许控制逻辑在存储器阵列中执行另一操作。
本说明书还揭露一种在具有低延迟时间的暂停擦除(low-latency erasesuspend)的非易失性存储器阵列上进行的擦除操作。此非易失性存储器阵列包括多个存储单元区。每个区块包括多个存储单元区段。此方法包括针对一擦除指令以辨识位于阵列中多个区块之中的某一区块；擦除已被辨识的存储单元中的多个区段；以及判断每一个区段中是否有被过度擦除的存储单元。此方法包括记录区段中被过度擦除的存储单元。此方法包括针对暂停擦除指令(responsive to suspend)，在对区段施加温和写入脉冲(softprograming plus)之前，对被记录的存储单元施加一更正脉冲(correction pulse)。
本技术的其他层面及优点，可见于下述的图式、说明书及权利要求范围，其详细说明如下：
附图说明
图1是绘示一种存储器的简化方块图。
图2是绘示一部分的存储单元存储器阵列(memory array of memory cells)。
图3是绘示擦除存储单元区块的方法流程图。
图4是绘示存储单元区段中存储单元阈值电压的分布案例。
图5是绘示擦除存储单元区段的方法流程图。
图6是绘示低延迟时间的暂停擦除操作的方法流程图。
图7是绘示擦除和暂停擦除操作的方法流程图。
【符号说明】
160：存储单元阵列 161：地址译码器
162：导线 163：页面缓冲器
164：导线 165：总线
168：偏压安排供给电压 169：控制器
173：导线 174：外围电路
175：存储器 210：区域
220：区段
301、302、304、306、308、310、312：步骤
502、504、506、507、508、510、512、514、516、518、520、522、524：步骤
602、604、606、607、608、610、612、620：步骤
710、720、730、740、750：步骤
具体实施方式
以下配合图式提供本发明实施例的详细说明。
图1是绘示一种存储器175范例的简化方块图。存储器175包括存储单元阵列(array of memory cells)160。阵列160可以包括NOR快闪存储单元、NAND快闪存储单元或其他适合储存电荷的非易失性存储单元。
地址译码器(address decoder)161经由导线162连接至阵列160。地址由总线(bus)165被提供至地址译码器161。地址译码器161可以包括字线译码器(word linedecoders)、位线译码器(bit line decoders)或其他适合的译码器，用来对被提供的地址进行译码，并且选择位于阵列160中相对应的存储单元。
位于阵列160中的位线是经由导线164连接至页面缓冲器(page buffer)163，页面缓冲器再经由导线173连接至外围电路174。
外围电路包含使用非阵列160的一部分的逻辑电路或模拟电路，例如，地址译码器161、控制器169、偏压安排供给电压(biasing arrangement supply voltage)方块168等等，所形成的电路。在本案例中，标示为其他外围电路的方块174可以包括输入/输出(I/O)电路、高速缓存(cache memory)、错误码纠正(error-code-correction，ECC)电路或位于存储器175上的其他电路构件，例如一般用途处理器(general purpose processor)或特殊用途处理器(special purpose processor)，或是由阵列160所支持，可提供系统单芯片(system-on-a-chip)功能的模块组合(combination of modules)。数据经由导线173被提供至输入/输出端口(I/O port)或存储器175的其他内部或外部数据目地地址(datadestinations)。传送至或由阵列160输出的数据，可以被储存于(或快取自)高速缓存。错误码纠正电路可以对快取数据执行错误码纠正(例如，同位检查(parity check)，以确保传送至或由阵列160输出的数据的正确性。
控制器169，被实施用来作为例如状态机(state machine)，提供讯号来控制经由电压供应器(voltage supply)所产生或提供，或由方块168所供应的偏压安排供给电压(bias arrangement supply voltage)的应用，藉以进行本说明书所述的各项操作。这些操作包括擦除操作、读取操作以及写入操作。这些操作也包含此处所述的低延迟时间的暂停擦除操作。控制器连接至地址译码器161、页面缓冲器163以及其他的外围电路174。控制器可以使用该技术领域中所已知的特殊用途处理器来实施。在其他实施例之中，控制器包括一般用途处理器可以被实施于相同的存储器175之中，以执行计算机程序来控制元件的操作。在另外一些实施例之中，特殊用途处理器和一般用途处理器的组合可以用来实施此一控制器。
页面缓冲器163连接至阵列160的位线，且可以包括一个或多个储存单元(例如，锁存器(latches))与每一被连接的位线连接。控制器169可以通过分别将位线连接至页面缓冲器163的方式，使地址译码器161选择并连接阵列160中特定的存储单元；也可以使页面缓冲器163储存写入存储单元或从这些存储单元中所读取的数据。
图2是绘示图1所绘示的存储单元存储器阵列160的一部分。在图2的案例中，X轴译码器(例如，地址译码器161的一部分)对输入的地址(supplied addresses)进行译码，并且在阵列160中选择对应的字线。阵列160包括一个或多个P型(或N型)阱区。位线选择晶体管(bit line select transistors)会(例如，基于被位线译码器所译码的地址)而选择属于相同阱区的存储单元，并将这些存储单元连接至全局位线(global bit line)，且通过Y-解碼晶体管(Y-pass transistors)连接至感测放大器(sense amplifiers)。属于相同阱区的存储单元(如图2所绘示的区域210)，可以被划分成多个存储单元区块。每一个区块对应一个由整合存储器175的主系统(host system)所发出的擦除指令。整合存储器175主系统中的文件系统或软件模块，可以对存储器175发出含有擦除脚本(erase instruction code)以及特定区块的示别码(identification of a particular block)(例如，通过提供特定区块的地址)的擦除指令。
因为每一个存储单元具有不同的晶体管特性，且经历不同的环境(例如不同电场)，所以一群存储单元可能具有某个范围或分布的阈值电压，而非单一阈值电压值。在一存储单元区块中，存储单元阈值电压分布的宽度(对应一擦除指令的标的)，可通过将该区块划分成多个存储单元区段来加以缩小。例如图2中的每一个区块(例如区块#2)可划分成16个区段(220)。每一个区段可以被一或多条存储器阵列160的字线所存取。例如，每一个区段可以被一或多条存储器阵列160的全局字线(global word line)所存取。全局字线包括8条局部字线(local word line)连接至4,096个存储单元。每一个区段具有一个比整体区块(包含16个擦除区段)的存储单元阈值电压分布还要窄的存储单元阈值电压分布。区块的擦除指令可以通过对区块的每一个区段施以擦除及擦除验证序列来执行，如下述的图3所绘示。由于，单一区段具有较整体区块还要窄的存储单元阈值电压分布，因此可能仅需要较少的擦除脉冲即可移动区段的存储单元阈值电压分布，使存储单元阈值电压分布从高于一高阈值电压值(对应到一写入状态)移动到低于一低阈值电压值(对应到一擦除状态)。
图3是绘示图2中用来擦除存储单元区块的方法流程图。图3是绘示区块擦除操作的案例，其是以一区段一区段方式，对每一区段施以擦除、擦除验证和温和写入步骤，反复地擦除区块。图3的案例包括，针对一擦除指令来辨识一存储单元区块；在该区块的每一个区段执行擦除操作。每一区段的擦除操作包括执行一擦除续列，其包括施加一偏压以降低区段中的存储单元阈值电压。区段的擦除操作还包括执行一擦除验证序列。擦除验证序列包括：判断区段中的存储单元是否具有低于第一擦除验证电平的阈值电压值。擦除验证序列还包括：辨识区段中具有低于第二验证电平的阈值电压值的存储单元。其中第二验证电平与第一验证电平不同。区段的擦除操作还包括在擦除验证序列之后施加温和写入序列。
图3所绘示的方法可以通过控制器169、偏压安排供给电压方块168和存储器175的其他构件来实施。在本案例中，擦除存储单元区块的方法由步骤301开始。在步骤301中，存储器175接收一个擦除指令以擦除存储单元区块。例如，存储器175接收一个整合存储器175的主系统所发出的擦除指令。擦除指令可以包括擦除脚本以及要被擦除的存储单元区块的地址。
针对擦除指令，控制器169在存储器区块上执行了一个擦除操作。作为擦除操作的一部分，控制器169首先执行一预写入程序(re-program sequence)(步骤302)。预写入程序用来写入擦除单元(erase unit)中的存储单元，使其具有几乎相同的阈值电压范围，进而使后续施加于存储单元上的擦除及擦除验证序列具有相似的阈值电压。
作为存储器区块上擦除操作的一部分，控制器169在存储器区块上执行一擦除程序及擦除验证序列。控制器169是通过设定一区段指数(sector index)以辨识擦除单元的第一擦除区段(例如图2所绘示的区段(0))来开始执行本案例中的擦除程序及擦除验证序列(步骤304)。之后，使用擦除程序及擦除验证序列将被区段索引所辨识的区段擦除(步骤306)。如将于下述的图4和图5中详细讨论的内容，擦除程序是施加一连串电压脉冲程序(asequence of voltage pulses)，来降低区段中存储单元的阈值电压。擦除验证程序包括判断区段中的存储单元是否具有低于第一擦除验证电平的阈值电压值。擦除验证程序还包括辨识区段中具有低于第二擦除验证电平的阈值电压值的存储单元。在这里，第二擦除验证电平低于第一擦除验证电平。在擦除此区段之后，再检查区段指数，以判断擦除单元中的最后一个区段是否已经被擦除(步骤308)。如果没有，区段指数将会增加(步骤310)，且程序会返回至步骤306。通过此一方式，在擦除单元中的所有抹区段上执行擦除程序及擦除验证程序，直到最后擦除区段(例如图2所绘示的区段(15))的存储单元被擦除，才停止程序(步骤312)。
图4是绘示存储单元区段中存储单元的阈值电压分布范例。施加在区段中存储单元上的每一个擦除电压脉冲(于图3的步骤306)，会降低区段中存储单元的阈值电压。图4分别绘示出尚未施加擦除脉冲之前、施加第N个擦除脉冲之后以及施加第N+1个擦除脉冲之后，位于区段中的存储单元的存储单元阈值电压分布状况。连续的擦除电压脉冲使存储单元阈值电压分布向左移动，如图4中的箭号所示。
擦除存储单元区段的目标是将存储单元的阈值电压分布从高于写入状态的对应电平移动至低于擦除状态的对应电平。详言之，擦除存储单元区段的目标是将阈值电压分布移动至低于图4所绘示的第1擦除验证电平EV。当每一个擦除脉冲施加给此区段之后，位于此区段中的存储单元其阈值电压都会被以第一擦除验证电平EV来加以验证。如图4所绘示，由于在施加第N+1个擦除脉冲之后，阈值电压分布已移动至第一擦除验证电平EV的左边，可判断在施加第N+1个擦除脉冲之后，区段中所有的存储单元都已遭擦除。
另外，在每一个擦除脉冲施加给此区段之后，此区段中存储单元的阈值电压都会被以第二擦除验证电平VL来加以验证。值得注意的是，至少在最后的擦除脉冲程序之中，第二擦除验证电平VL是低于第一擦除验证电平EV。第二擦除验证电平VL是用来在擦除程序中的特定脉冲之后，以低于一存储单元预期门限值的阈值电压来辨识区段中的存储单元。且在至少一些周期之后，此预期门限值会低于第一擦除验证电平EV(也就是，已经擦除)。被第二擦除验证电平VL所辨识的存储单元，或者所谓的快速存储单元(fast cells)，更可能需要一温和写入脉冲(soft program pulse)以防止过度擦除状态的发生。这些存储单元的辨识符号(identifier)，例如偏移地址(offset address)，至少在区段擦除的程序期间内会被储存在控制器可读取的寄存器(register)中。例如，图4是绘示在第N个擦除脉冲之后被辨识的快速存储单元，以及在第N+1个擦除脉冲之后被辨识的快速存储单元。如图4所绘示，快速存储单元具有一个相对于擦除区段中的其他存储单元的阈值电压更「偏离本体(outlier)」的阈值电压。
在图4的案例之中，在擦除程序的后继擦除脉冲之后，使用不同且更小的第二擦除验证电平VL来辨识快速存储单元。在一个说明性的案例中，在程序中与第一擦除脉冲一起使用的第一擦除验证电平EV可以是4伏特(V)。第二擦除脉冲之后的第二擦除验证电平VL可以是3.5伏特；第三擦除脉冲之后，可以是3伏特；第四擦除脉冲以及后续擦除脉冲之后，则可以是2.5伏特。在另一个案例中，在每一个擦除脉冲之后，可以采用单一种数值的第二擦除验证电平VL来辨识快速存储单元。例如第一擦除验证电平EV可以是5伏特，同时对后续的每一个擦除脉冲，第二擦除验证电平VL都是1.3伏特。
图5是根据一案例绘示存储单元区段的擦除程序和擦除验证程序(图3的步骤306)的流程图。在此一案例中，流程图由步骤502开始。在步骤502之中，控制器169初始化一个标识(flag)，为了辨识将其命名为温和写入验证(soft program verify，SPV)标识，使其数值等于1。SPV标识可被储存于图1所绘示的存储器175的寄存器191之中。
控制器169在存储单元区段上执行擦除程序和擦除验证程序。作为擦除程序的一部分，控制器169促使偏压安排供给电压方块168施加擦除脉冲至位于区段中的存储单元(步骤504)。擦除脉冲会降低位于区段中存储单元的阈值电压。
在施加擦除脉冲至位于区段中的存储单元之后，控制器169在区段上执行擦除验证程序。控制器169首先判断SPV标识的数值是否设定为0(步骤506)。假如已经设定为0(例如，当有一个或多个快速存储单元在目前的区段中被辨识)，控制器169即进行步骤512，以验证位于此区段中的所有存储单元都已被第一擦除验证电平擦除，详细内容将于后续说明。
作为擦除验证程序的一部分，假如SPV标识的数值并未设定为0(意即，SPV标识的数值为1)，在当前的擦除脉冲之后，控制器169会辨识区段中具有低于第二擦除验证电平VL的阈值电压的快速存储单元。控制器169会进行一或多个构建来辨识位于区段中的存储单元的温和写入(SPV)验证步骤。
在步骤507中，控制器169初始化第二擦除验证电平VL(即VL＝1.3伏特低于第一擦除验证电平)。如同先前图4所述，第二擦除验证电平VL低于第一擦除验证电平EV(在步骤512中)。控制器169通过施加第二擦除验证电平VL偏压至区段的字线，来进行具有第二擦除验证电平VL的第二验证步骤(步骤508)。阈值电压高过第二擦除验证电平VL的存储单元将不会被导通(conduct)。阈值电压低于第二擦除验证电平VL的存储单元才会被导通。
在步骤510中，控制器169会判断该区段中是否具有阈值电压低于第二擦除验证电平VL的存储单元。假如擦除区段中的所有存储单元都具有高于第二擦除验证电平VL的阈值电压(即，没有一个被导通)，控制器169才会继续进行步骤512，以验证位于此区段中的所有存储单元都已被擦除，而处于第一擦除验证电平EV。
假如在步骤510中发现任何一个存储单元具有低于第二擦除验证电平VL的阈值电压(意即，他们正在低于第二擦除验证电平VL的字线偏压下被导通)。控制器169会继续辨识一或多个具有低于第二擦除验证电平VL的阈值电压的存储单元。控制器169并非辨识该区段中所有存储单元是否具有低于第二擦除验证电平VL的阈值电压，相反的，控制器169是辨识具有低于第二擦除验证电平VL的阈值电压的(例如，一个、二个或五个)存储单元(快速存储单元)所构成的子集(subset)。被辨识存储单元的数目是一种权衡设计，因为这样较易于一次管理记录一或多个快速存储单元，而不需要大幅增加晶粒面积和成本。
在图5的案例中，一个快速存储单元被辨识出来，并通过储存的方式，将其辨识符号记录于，例如寄存器，中。在步骤510中，判断位于区段中的存储单元，是否有一或多个存储单元具有低于第二擦除验证电平VL的阈值电压之后，控制器169会判断这一个或多个存储单元是否已经经过步骤514的侦测。假如有一个以上具有低于第二擦除验证电平VL的阈值电压的存储单元已通过侦测，控制器169会在步骤516中(以0.1伏特的幅度)降低第二擦除验证电平VL，然后回到步骤508。控制器169会重复步骤516、508、510和514的循环(loop)，直到单一快速存储单元被辨识出来为止。例如，控制器169会以(步骤507中)初始电压为1.3伏特的第二擦除验证电平VL开始第二验证步骤(步骤508)，并且以0.1伏特的幅度降低第二擦除验证电平VL，直到单一快速存储单元被辨识出来为止。被辨识出来的单一快速存储单元具有擦除区段中所有阈值电压低于初始第二擦除验证电平VL的存储单元中最低的阈值电压。同样地，控制器169会通过重复类似步骤508、510、514和516的循环的步骤，来记录多个位于区段中的快速存储单元，直到寄存器组被存满为止，或者直到不超过五个，在一个任意的案例中，存储单元被辨识和记录为止。在一个实施例中，控制器169会记录位于擦除区段中具有低于初始第二擦除验证电平VL的阈值电压的所有存储单元。也就是说，控制器169会跳过返回步骤514和516的循环。
在步骤518中，控制器169会将已被辨识的快速存储单元的地址或辨识符号记录在寄存器191中。在步骤520中，控制器169会将SPV标识的数值设定为0，以显示有一个位于擦除区段中的快速存储单元已被辨识出来，且成为暂停擦除操作中温和写入的候选标的。然后，控制器169再进行步骤512。
在步骤512中，控制器169会验证位于擦除区段中已经被擦除而位于第一擦除验证电平EV的所有存储单元。(例如，通过偏压安排供给电压方块168)施加具有第一擦除验证电平EV的偏压至区段的字线。假如存储单元的阈值电压低于第一擦除验证电平EV，且可以在用于读取的字线偏压下被导通，该存储单元会被判断为已被擦除。
在步骤522中，控制器169会判断位于区段中的所有存储单元是否被第一擦除验证电平EV(例如5伏特)擦除。假如位于擦除区段中的所有存储单元都具有低于第一擦除验证电平EV的阈值电压，则在字线偏压下会被导通，控制器169会判定擦除区段中的所有存储单元都已被擦除。控制器169之后会进行步骤524中的温和写入步骤。假如并非所有擦除区段中的存储单元都被验证已被第一擦除验证电平EV擦除(意即，有一部分并未在字线偏压下进行下一个步骤)，控制器169会重复擦除和擦除验证程序，包括辨识一或多个快速存储单元，如返回至步骤504的循环，直到所有擦除区段中的存储单元都被验证已被第一擦除验证电平EV擦除为止。
在所有擦除区段中的存储单元都已确认在步骤522中被擦除之后，控制器169会接着执行温和写入程序，以更正区段中被过度擦除的存储单元(步骤524)。温和写入程序包括以第三擦除验证电平辨识被过度擦除的存储单元。第三擦除验证电平是低于第一擦除验证电平EV。例如，第一擦除验证电平EV可以是5伏特；同时第三擦除验证电平可以是3伏特。温和写入程序也包括通过(例如，以偏压安排供给电压方块168)施加温和写入电压脉冲程序至区段中已被辨识的过度擦除存储单元，以更正已被辨识的过渡擦除存储单元。温和写入电压脉冲会增加已被辨识的过度擦除存储单元的阈值电压(使已被辨识的过度擦除存储单元在其他存储单元处于一般读取偏压状态的期间内较不易被导通或造成漏电)。
图6是绘示低延迟时间的暂停擦除操作的方法流程图。图6所绘示的方法，可以通过控制器169、偏压安排供给电压方块168和存储器175的其他构件来实施。在本案例中，低延迟时间的暂停擦除操作的方法由步骤602开始。在步骤602中，存储器175接收一个(例如，从一个整合存储器175的主系统所发出的)暂停擦除指令。暂停擦除指令命令存储器175暂停位于存储器阵列161中存储单元区块的擦除操作。暂停擦除指令可以容许控制器169(或者存储器175的其他构件)在安全地停止擦除操作之后，在存储器阵列161上进行一个不同的操作，例如读取操作。
针对停擦除指令，控制器169判断区块上擦除操作的当前步骤(current step)(步骤604)。控制器169可以根据当前步骤安全地停止区块上擦除操作的执行。在步骤606中，控制器169判断当前步骤是否为区块的区段上所进行的擦除以及擦除验证程序的一部分(即图3的步骤306，或图4的流程图的一部分)，即擦除操作中区段擦除周期的部分。当然，其他暂停逻辑也可以运用于擦除操作中的其他部分。在本案例中，假如当前步骤不是区块的区段上所进行的擦除以及擦除验证程序的一部分，则控制器169会将区块上的擦除操作暂停在当前步骤(步骤620)。例如，假如当前步骤是在擦除区块中的一区段之前(在图3的步骤306之前)，由于尚未有擦除脉冲被施加至区块中的存储单元，因此没有过度擦除区块存储单元或快速存储单元的风险。控制器169可以安全地暂停区块上擦除操作的执行。
假如当前步骤已是在区块的区段上所进行的擦除以及擦除验证程序的一部分，假如擦除验证并未完成，控制器169会完成该区段上所进行的擦除验证程序(步骤607)。擦除验证只在当前的区段上执行，而非针对整个区块的所有区段。
在步骤608中，控制器169会判断SPV标识的数值是否设定为0，其显示在当前被擦除的区段中已经辨识出一或多个快速存储单元。假如SPV标识的数值为1，控制器169会暂停区块上的擦除操作(步骤620)。假如有快速存储单元在擦除区段被辨识出来(即，SPV标识的数值为0)，控制器169会存取寄存器191以查找(look up)被辨识的快速存储单元的地址(步骤610)。在步骤612中，控制器169会执行一个轻微写入程序(weak program sequence)，只针对被辨识的快速存储单元进行更正。此轻微写入程序包括(例如，通过偏压安排供给电压方块168)施加一或多个电压脉冲至被辨识的快速存储单元。轻微写入程序的偏压脉冲可增加被辨识的快速存储单元的阈值电压。因此，快速存储单元较不易在其他存储单元处于一般读取偏压状态的期间内被导通(而造成漏电)。在完成轻微写入程序之后，控制器169会继续暂停区块上的擦除操作(步骤620)。在步骤620暂停区块上的擦除操作之后，控制器169(或存储器175中的其他模块)可以安全地在存储器175中进行其他操作。
由于轻微写入操作(步骤612)只会花费约数微秒(microseconds)的时间，因此图6所例示的暂停擦除操作方法满足暂停擦除指令对延迟时间的需求(约10微秒)。
在进行步骤620暂停区块上的擦除操作之前，控制器169可以在寄存器191中储存一状态指示器(status indicator)，其是用来显示区块上的擦除操作要被暂停的步骤。例如，状态指示器可以显示：擦除操作被暂停之前的步骤是预写入程序(图3的步骤302)。状态指示器可以显示擦除操作被暂停之前正要被擦除的区段。状态指示器也可以包括擦除操作被暂停之前，被施加至擦除区段的擦除脉冲的数目。在暂停完成之后，控制器可以由状态指示器所显示的步骤，重新继续被暂停的擦除操作。
图7是绘示在非挥法性存储器阵列，例如图1和图2所绘示的存储器175中的阵列160，上进行擦除和暂停擦除操作的方法流程图。此存储器阵列包括多个存储单元区块。每一区块可以被整合存储器175的主系统所发出的擦除指令加以辨识。每个区块包括多个存储单元区段。图7所绘示的方法可以通过控制器169、偏压安排供给电压方块168和存储器175的其他构件来实施。在本案例中，在非挥法性存储器阵列上进行擦除和暂停擦除操作的方法由步骤710开始。在步骤710中，控制器169会判断存储器175是否接收了(由整合存储器175的主系统所发出的)擦除指令，用来辨识阵列160中多个区块中的其中一个区块，例如图2所绘示的区块#2。假如存储器175接收了擦除指令，用来辨识阵列160中多个区块中的其中一个区块。控制器169会(随同存储器175的其他构件)会擦除被辨识的区块中的多个区段(例如图2所绘示的区块#2中的区段(0)到区段(15))。控制器169会促使地址译码器161选择位于被辨识的区块中每一区段里的存储单元，并促使偏压安排供给电压方块168施加擦除电压，藉以降低区段中存储单元的阈值电压(例如，图4所述的内容)。
控制器169也会判断每一区段中是否有过度擦除的存储单元。如图5所描述的内容，控制器169会验证位于区段中的存储单元是否具有低于第一擦除验证电平EV的阈值电压(例如图5的步骤512)。控制器169也会判断区段中是否有过度擦除的存储单元，其具有低于第二擦除验证电平VL的阈值电压(例如图5的步骤508和510)。第二擦除验证电平VL低于第一擦除验证电平EV。在步骤730中，控制器169会纪录区段中的过度擦除存储单元。例如，控制器169可以纪录区段中的单一过度擦除存储单元(例如，图5的步骤518所述，记录快速存储单元的地址)。
在判断区段中是否有过度擦除的存储单元之后，控制器169可以促使偏压安排供给电压方块168施加温和写入脉冲至区段(例如图5的步骤524)。在步骤740中，在施加温和写入脉冲至区段之前，控制器169会判断存储器175是否接收了暂停擦除指令。假如存储器175接收暂停擦除指令是在施加温和写入脉冲被施加至区段之前，在步骤750中，控制器169会促使偏压安排供给电压方块168施加更正脉冲至被记录的存储单元。如图6所述，更正脉冲会增加被记录(被过度擦除)的存储单元的阈值电压。
一种形成存储器的方法，包括提供非易失性存储器阵列，其包括多个存储单元区块，且每一区块包括多个存储单元区段；以及提供控制逻辑，其是构建来针对擦除指令以辨识阵列中多个区块中的其中一个区块，擦除被辨识区块中多个区段，并判断每个区段中是否有过度擦除存储单元。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (12)

1.一种存储器电路，包括：
一非易失性存储器阵列，包括多个存储单元区块，且每一这些存储单元区块包括多个存储单元区段；以及
一控制逻辑，构建来针对一擦除指令以辨识该易失性存储器阵列中多个这些存储单元区块中的其中一个该存储单元区块，擦除被辨识的该存储单元区块中的多个这些存储单元区段，使这些存储单元区段具有低于一第一擦除验证电平的一阈值电压，并判断每一这些存储单元区段中是否有至少一低于一第二擦除验证电平的过度擦除存储单元，若有该至少一低于该第二擦除验证电平的过度擦除存储单元，降低该第二擦除验证电平至一第三擦除验证电平，并判断每一这些存储单元区段中是否有至少一低于该第三擦除验证电平的过度擦除存储单元。
2.根据权利要求1所述的存储器电路，其中在判断这些存储单元区段中是否有该至少一低于该第三擦除验证电平的过度擦除存储单元之后，该控制逻辑是构建来施加一温和写入脉冲至每一这些存储单元区段；记录该至少一低于该第三擦除验证电平的过度擦除存储单元，并针对一暂停擦除指令，在施加该温和写入脉冲至这些存储单元区段之前，对被记录的该至少一低于该第三擦除验证电平的过度擦除存储单元施加一更正脉冲。
3.根据权利要求2所述的存储器电路，其中该更正脉冲是为了增加被记录的该至少一低于该第三擦除验证电平的过度擦除存储单元的一阈值电压；且在该存储单元区段中只有单一个该低于该第三擦除验证电平的过度擦除存储单元被记录。
4.根据权利要求1所述的存储器电路，其中该控制逻辑是构建来施加一擦除偏压来降低这些存储单元区段中这些存储单元的阈值电压，以擦除每一这些存储单元区段；并验证位于这些存储单元区段中的这些存储单元是否具有低于该第一擦除验证电平、该第二擦除验证电平或该第三擦除验证电平的一阈值电压；该至少一低于该第二擦除验证电平的过度擦除存储单元和该至少一低于该第三擦除验证电平的过度擦除存储单元分别是该存储单元区段中的一存储单元子集，且该第二擦除验证电平低于该第一擦除验证电平。
5.一种存储器操作方法，包括：
针对一擦除指令以辨识一非易失性存储器阵列中多个存储单元区块中的其中一该存储单元区块，每一这些存储单元区块包括多个存储单元区段，擦除被辨识的该存储单元区块中多个这些存储单元区段，使这些存储单元区段具有低于一第一擦除验证电平的一阈值电压，并判断每一这些存储单元区段中是否有至少一低于一第二擦除验证电平的过度擦除存储单元，若有该至少一低于该第二擦除验证电平的过度擦除存储单元，降低该第二擦除验证电平至一第三擦除验证电平，并判断每一这些存储单元区段中是否有至少一低于该第三擦除验证电平的过度擦除存储单元。
6.根据权利要求5所述的存储器操作方法，在判断这些存储单元区段中是否有该至少一低于该第三擦除验证电平的过度擦除存储单元之后，更包括：
记录该至少一低于该第三擦除验证电平的过度擦除存储单元，并针对一暂停擦除指令，对被记录的该至少一低于该第三擦除验证电平的过度擦除存储单元施加一更正脉冲；以及
施加一温和写入脉冲至每一这些存储单元区段。
7.根据权利要求6所述的存储器操作方法，其中该更正脉冲是为了增加被记录的该至少一低于该第三擦除验证电平的过度擦除存储单元的阈值电压；且在该存储单元区段中只有单一个低于该第三擦除验证电平的过度擦除存储单元被记录。
8.根据权利要求5所述的存储器操作方法，更包括：
施加一擦除偏压来降低这些存储单元区段中这些存储单元的阈值电压，以擦除每一这些存储单元区段；以及验证位于每一该存储单元区段中的这些存储单元是否具有低于该第一擦除验证电平、该第二擦除验证电平或该第三擦除验证电平的阈值电压；其中该至少一低于该第二擦除验证电平的过度擦除存储单元和该至少一低于该第三擦除验证电平的过度擦除存储单元分别是位于每一该存储单元区段中的一存储单元子集，且该第二擦除验证电平低于该第一擦除验证电平。
9.一种存储器电路，包括：
一非易失性存储器阵列；以及
一控制逻辑，构建来：
针对一擦除指令以辨识该易失性存储器阵列中的一存储单元区块，执行一擦除操作，此擦除操作包括一擦除续列，其是施加一擦除偏压以降低该存储单元区块中多个存储单元的多个阈值电压，以及一擦除验证程序，其是用来判断该存储单元区块中的这些存储单元是否具有低于一第一擦除验证电平的阈值电压，并用来辨识该存储单元区块中具有低于一第二擦除验证电平的一阈值电压的至少一存储单元；并降低该第二擦除验证电平至一第三擦除验证电平，判断每一这些存储单元区段中是否有低于该第三擦除验证电平的一过度擦除存储单元；其中，该第二擦除验证电平异于该第一擦除验证电平；以及
针对一暂停擦除指令以执行一暂停擦除操作将该擦除操作暂停；该暂停擦除操作包括对已被辨识的该存储单元施加一偏压处理来增加该过度擦除存储单元的一阈值电压，以及容许该控制逻辑在该存储器阵列中执行另一操作。
10.根据权利要求9所述的存储器电路，其中该擦除操作包括在该擦除续列之前的一预写入程序；以及在该擦除验证续列之后施加一温和写入程序。
11.根据权利要求9所述的存储器电路，其中
该擦除操作包括多个周期，每一这些周期包括施加该擦除续列和该擦除验证序列至该存储单元区块的一对应该存储单元区段，直到该存储单元区块的所有这些存储单元区段被擦除为止；且该擦除操作包括在该擦除验证续列之后，对该存储单元区块的每一该存储单元区段施加一温和写入程序。
12.根据权利要求9所述的存储器电路，其中该擦除验证序列重复地辨识位于该存储单元区块中具有低于该第二擦除验证电平的阈值电压的一存储单元子集；并辨识位于该存储单元区块中具有低于该第二擦除验证电平的这些存储单元的中具有最低阈值电压的该存储单元子集。
CN201510140956.6A 2014-08-08 2015-03-30 存储器电路及其操作方法 Active CN106158033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/455,749 US10825529B2 (en) 2014-08-08 2014-08-08 Low latency memory erase suspend operation
US14/455,749 2014-08-08

Publications (2)

Publication Number Publication Date
CN106158033A CN106158033A (zh) 2016-11-23
CN106158033B true CN106158033B (zh) 2019-10-18

Family

ID=55267902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510140956.6A Active CN106158033B (zh) 2014-08-08 2015-03-30 存储器电路及其操作方法

Country Status (3)

Country Link
US (1) US10825529B2 (zh)
CN (1) CN106158033B (zh)
TW (1) TWI550619B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304551B2 (en) * 2016-06-27 2019-05-28 Sandisk Technologies Llc Erase speed based word line control
CN108206039B (zh) * 2016-12-19 2020-09-11 旺宏电子股份有限公司 存储器装置与其相关的控制方法
US10090067B1 (en) * 2017-05-30 2018-10-02 Seagate Technology Llc Data storage device with rewritable in-place memory
TWI662410B (zh) 2017-12-18 2019-06-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
KR102369391B1 (ko) 2017-12-27 2022-03-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
KR20190087072A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR20190088293A (ko) * 2018-01-18 2019-07-26 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
TWI650756B (zh) * 2018-04-11 2019-02-11 晶豪科技股份有限公司 用於快閃記憶體之抹除方法
JP2020047321A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体記憶装置
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN113053443A (zh) * 2019-12-26 2021-06-29 晶豪科技股份有限公司 过抹除校正方法及使用该方法的存储器装置
CN112270945B (zh) * 2020-10-22 2021-10-08 芯天下技术股份有限公司 记录是否有擦除时掉电的方法、装置、存储介质和终端
KR20220057354A (ko) * 2020-10-29 2022-05-09 삼성전자주식회사 문턱 전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법
CN115295058B (zh) * 2022-09-30 2023-03-24 芯天下技术股份有限公司 nor flash的全片擦除方法、装置、设备及介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2807304B2 (ja) 1990-02-19 1998-10-08 株式会社東芝 不揮発性半導体装置
US5341330A (en) 1992-10-30 1994-08-23 Intel Corporation Method for writing to a flash memory array during erase suspend intervals
CN1057171C (zh) * 1994-03-03 2000-10-04 罗姆有限公司 低压晶体管闪速电可擦可编程只读存储器单元
JP3238574B2 (ja) * 1994-07-28 2001-12-17 株式会社東芝 不揮発性半導体記憶装置とその消去方法
US5680350A (en) * 1994-12-14 1997-10-21 Micron Technology, Inc. Method for narrowing threshold voltage distribution in a block erased flash memory array
US5822252A (en) * 1996-03-29 1998-10-13 Aplus Integrated Circuits, Inc. Flash memory wordline decoder with overerase repair
US5699298A (en) 1996-05-22 1997-12-16 Macronix International Co., Ltd. Flash memory erase with controlled band-to-band tunneling current
US5805501A (en) 1996-05-22 1998-09-08 Macronix International Co., Ltd. Flash memory device with multiple checkpoint erase suspend logic
DE69629315T2 (de) 1996-05-22 2004-04-22 Macronix International Co. Ltd., Hsinchu Flashspeicheranordnung mit löschungsunterbrechungslogik unter verwendung von mehreren prüfpunkten
US5790456A (en) 1997-05-09 1998-08-04 Advanced Micro Devices, Inc. Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
US6055190A (en) 1999-03-15 2000-04-25 Macronix International Co., Ltd. Device and method for suppressing bit line column leakage during erase verification of a memory cell
JP3709126B2 (ja) 2000-07-05 2005-10-19 シャープ株式会社 不揮発性半導体メモリ装置の消去方法
US6252803B1 (en) 2000-10-23 2001-06-26 Advanced Micro Devices, Inc. Automatic program disturb with intelligent soft programming for flash cells
JP3859448B2 (ja) 2001-01-22 2006-12-20 シャープ株式会社 不揮発性半導体メモリ装置およびその消去方法
WO2002067268A1 (en) 2001-02-20 2002-08-29 Micron Technology, Inc. Write state machine architecture for flash memory internal instructions
US6493266B1 (en) 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
ITMI20011232A1 (it) 2001-06-12 2002-12-12 St Microelectronics Srl Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di
US6714457B1 (en) 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
US6628545B1 (en) * 2002-11-26 2003-09-30 Advanced Micro Devices, Inc. Memory circuit for suppressing bit line current leakage
US6882567B1 (en) 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
JP3884448B2 (ja) 2004-05-17 2007-02-21 株式会社東芝 半導体記憶装置
US6975538B2 (en) 2003-10-08 2005-12-13 Micron Technology, Inc. Memory block erasing in a flash memory device
US7099226B2 (en) 2003-10-14 2006-08-29 Atmel Corporation Functional register decoding system for multiple plane operation
US6834012B1 (en) 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
WO2006025089A1 (ja) 2004-08-30 2006-03-09 Spansion Llc 不揮発性記憶装置の消去方法、および不揮発性記憶装置
JP4703162B2 (ja) 2004-10-14 2011-06-15 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
JP2006202400A (ja) 2005-01-20 2006-08-03 Renesas Technology Corp 不揮発性半導体記憶装置の消去方法
US7180779B2 (en) 2005-07-11 2007-02-20 Atmel Corporation Memory architecture with enhanced over-erase tolerant control gate scheme
US7170796B1 (en) * 2005-08-01 2007-01-30 Spansion Llc Methods and systems for reducing the threshold voltage distribution following a memory cell erase
JP2007172718A (ja) 2005-12-20 2007-07-05 Samsung Electronics Co Ltd 不揮発性半導体記憶装置
US7382658B2 (en) 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US7630253B2 (en) 2006-04-05 2009-12-08 Spansion Llc Flash memory programming and verification with reduced leakage current
US7489560B2 (en) 2006-04-05 2009-02-10 Spansion Llc Reduction of leakage current and program disturbs in flash memory devices
US8189396B2 (en) 2006-12-14 2012-05-29 Mosaid Technologies Incorporated Word line driver in a hierarchical NOR flash memory
US7463525B2 (en) 2006-12-22 2008-12-09 Spansion Llc Negative wordline bias for reduction of leakage current during flash memory operation
US7649782B2 (en) 2007-07-31 2010-01-19 Freescale Semiconductor, Inc. Non-volatile memory having a dynamically adjustable soft program verify voltage level and method therefor
CN101430935B (zh) 2007-11-08 2011-03-23 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
KR100938045B1 (ko) 2008-03-14 2010-01-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 테스트 방법
KR100953063B1 (ko) 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거 방법
US7764544B2 (en) 2008-11-25 2010-07-27 Sandisk Corporation All-bit-line erase verify and soft program verify
US7924610B2 (en) 2009-01-08 2011-04-12 Elite Semiconductor Memory Technology Inc. Method for conducting over-erase correction
US8130550B1 (en) * 2009-06-24 2012-03-06 Micron Technology, Inc. Memory with sub-blocks
US8374038B2 (en) 2010-05-04 2013-02-12 Macronix International Co., Ltd. Erase process for use in semiconductor memory device
US8482987B2 (en) * 2010-09-02 2013-07-09 Macronix International Co., Ltd. Method and apparatus for the erase suspend operation
US8345485B2 (en) 2011-02-09 2013-01-01 Freescale Semiconductor, Inc. Erase ramp pulse width control for non-volatile memory
US8717813B2 (en) 2011-04-13 2014-05-06 Macronix International Co., Ltd. Method and apparatus for leakage suppression in flash memory in response to external commands

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法

Also Published As

Publication number Publication date
TWI550619B (zh) 2016-09-21
CN106158033A (zh) 2016-11-23
US10825529B2 (en) 2020-11-03
US20160042796A1 (en) 2016-02-11
TW201606776A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
CN106158033B (zh) 存储器电路及其操作方法
US9910594B2 (en) Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
CN100530435C (zh) 用于擦除非易失性存储器的系统和方法
CN102422362B (zh) 存储器装置中的多电平编程检验
CN111009280A (zh) 存储装置以及存储装置的操作方法
JP2009301616A (ja) 不揮発性半導体記憶装置
US9093172B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
CN103155044A (zh) 用于闪速存储器的多页编程方案
CN111916130B (zh) 擦除具有极少编程页面的区块的系统与方法
CN110517717A (zh) 半导体存储装置以及存储系统
US9312024B2 (en) Flash memory device having efficient refresh operation
US10839914B2 (en) Physical secure erase of solid state drives
CN102568594A (zh) 一种非易失存储器的过擦除处理方法和处理系统
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN104821184A (zh) 半导体器件
CN105006251B (zh) Nand型闪存及其程序化方法
KR20190093370A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20100011751A (ko) 테스트 시스템 및 방법
CN113496724A (zh) 非易失性存储器设备及其操作方法
US20220075543A1 (en) Memory system and operating method thereof
US20120254518A1 (en) Memory system
CN105321574A (zh) 半导体器件
US11392319B2 (en) Memory system, memory controller, and method for operating same
CN104428838A (zh) 针对检测保护的虚拟存储器擦除或编程方法
CN110838318A (zh) 提高存储器数据可靠性的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant