ITMI20011232A1 - Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di - Google Patents
Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di Download PDFInfo
- Publication number
- ITMI20011232A1 ITMI20011232A1 IT2001MI001232A ITMI20011232A ITMI20011232A1 IT MI20011232 A1 ITMI20011232 A1 IT MI20011232A1 IT 2001MI001232 A IT2001MI001232 A IT 2001MI001232A IT MI20011232 A ITMI20011232 A IT MI20011232A IT MI20011232 A1 ITMI20011232 A1 IT MI20011232A1
- Authority
- IT
- Italy
- Prior art keywords
- reprogramming
- value
- depletion
- vdv
- voltage
- Prior art date
Links
- 230000008672 reprogramming Effects 0.000 title claims description 89
- 230000015654 memory Effects 0.000 title claims description 67
- 238000000034 method Methods 0.000 title claims description 45
- 239000011159 matrix material Substances 0.000 title claims description 43
- 230000004048 modification Effects 0.000 claims description 6
- 238000012986 modification Methods 0.000 claims description 6
- 238000012795 verification Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 230000032683 aging Effects 0.000 description 6
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
Landscapes
- Read Only Memory (AREA)
- Debugging And Monitoring (AREA)
Description
Domanda di brevetto per invenzione industriale dal titolo: "Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di tipo Flash ad architettura NOR, e relativo dispositivo di memoria"
DESCRIZIONE
Campo di applicazione
La presente invenzione fa riferimento ad un metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile.
Più specificatamente l'invenzione si riferisce ad un metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, una operazione di riprogrammazione essendo eseguita dopo detta operazione di cancellazione per riportare una tensione di soglia di dette celle di memoria ad un valore superiore ad un valore di depletion verìfy.
L'invenzione fa altresì riferimento ad un dispositivo di memoria non volatile, del tipo comprendente una matrice di celle di memoria non volatile suddivisa in righe e colonne.
L'invenzione riguarda in particolare, ma non esclusivamente, un metodo di riprogrammazione successiva ad una operazione di cancellazione per memorie non volatili di tipo Flash ad architettura NOR utilizzanti celle di memoria a transistori MOS a porta flottante e la descrizione che segue è fatta con riferimento a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.
Arte nota
Come è ben noto, le memorie non volatili ritengono l'informazione depositata anche in assenza di alimentazione. Esse sono normalmente organizzate in una struttura a matrice di celle di memoria comprendente una pluralità di righe e di colonne.
In particolare, nel caso di memorie non volatili di tipo Flash ad architettura NOR, è possibile programmare, vale a dire portare ad un livello logico "0", selettivamente le singole celle di memoria e cancellare, vale a dire portare ad un livello logico " 1", l'intera matrice di memoria o, al più, sottoinsiemi di essa, denominati settori e di dimensione tipica pari a 512k celle.
Per memorizzare in maniera non volatile una informazione logica, lo stato di una cella elementare di memoria viene modificato variando la carica elettrica contenuta in un elettrodo di porta flottante (floating gate ) mediante l'impiego di opportuni meccanismi fisici. Viceversa, la lettura dell'informazione memorizzata, vale a dire il riconoscimento dello stato della cella di memoria, avviene in base al rilevamento di un valore di una corrente Icell che fluisce nella colonna alla quale appartiene la cella in lettura.
In particolare, come schematicamente illustrato in Figura 1, se la corrente Icell risulta minore di un opportuno riferimento Read, detto appunto riferimento di lettura, alla cella viene attribuito lo stato "0", viceversa per lo stato "1".
Nel caso di un dispositivo di memoria Flash, per effettuare una operazione di cancellazione, occorre portare tutte le celle di almeno un settore nello stato logico " 1".
L'utilizzatore del dispositivo di memoria Flash esegue tale operazione con un semplice invio di uno specifico comando. Al succedersi delle generazioni tecnologiche, in realtà, l'operazione di cancellazione di un dispositivo di memoria Flash è diventata sempre più un'operazione complessa e strutturata.
L'evoluzione dell'operazione di cancellazione, tuttavia, non traspare fino a livello dell'utilizzatore, in quanto la gestione della crescente complessità e strutturalità è effettuata internamente ai dispositivi di memoria Flash, mediante un continuo incremento della "intelligenza a bordo". In altre parole, è possibile affermare che, rispetto alla prima generazione di memorie Flash, l'operazione di cancellazione così come vista dall’utilizzatore risulta ora addirittura semplificata.
AH'interno del dispositivo di memoria Flash, per eseguire tale operazione di cancellazione, viene applicata una serie di impulsi di tensione alle celle di memoria tali da creare condizioni di estrazione di elettroni per effetto tunnel dalla floating gate.
In generale, dopo ogni impulso di tensione viene eseguita un'operazione di verifica dello stato delle celle di memoria con l'obiettivo di determinare se è stato raggiunto lo stato logico "1" desiderato.
Come detto in precedenza, lo stato logico "1" corrisponde ad una corrente Icell di lettura delle celle maggiore del valore di riferimento Read o, alternativamente, corrisponde ad un valore di soglia Vread delle celle inferiore ad un determinato valore Vev denominato "erase verify level.
In maniera duale, durante una verifica delle celle dopo un'operazione di programmazione viene utilizzato un valore di soglia Vpv denominato "program verify level' .
L'applicazione degli impulsi di cancellazione ad una cella prosegue quindi fino a che tale condizione per la tensione di soglia non risulta verificata per tale cella, vale a dire fino a che:
Vth < Vev (1) Nel caso di dispositivi di memoria Flash, l'operazione di cancellazione prosegue su almeno un settore finché la cella con soglia più alta all'interno della matrice o del settore, chiamata a volte cella "lenta”, viene riconosciuta come "1". E' opportuno notare che, poiché l'operazione di cancellazione non è selettiva, anche celle già riconosciute come " 1" verranno comunque cancellate e, pertanto, raggiungeranno valori di soglia inferiori, talvolta anche notevolmente inferiori (alcuni Volt), al livello Vev di erase verìfy, come schematicamente illustrato nelle Figure 2 e 3.
D'altro canto, per poter leggere correttamente le informazioni memorizzate in una matrice di celle di memoria con architettura NOR occorre che, applicando alle righe di matrice una tensione pari a 0 Volt, tutte le celle della matrice di memoria risultino spente, vale a dire che la corrente di drain di tutte le celle deve risultare minore per almeno 4-5 ordini di grandezza rispetto alla corrente di lettura.
E' opportuno notare che il valore di tensione di 0 Volt utilizzato corrisponde al valore di tensione presente durante il normale funzionamento del dispositivo di memoria sulle righe di celle non selezionate, nonché al valore di tensione presente sulle righe non selezionate in condizione di lettura del dispositivo di memoria.
In termini di tensione di soglia Vth delle celle di memoria, una operazione di lettura risulta corretta quando non è presente in matrice nessuna cella con soglia minore di un opportuno valore Vdv denominato "depletion verify level".
La distribuzione di tensione di soglia Vth delle celle di un dispositivo di memoria Flash dopo un'operazione di cancellazione non può quindi essere arbitraria ma, per assicurare il corretto funzionamento della matrice di memoria con architettura NOR in lettura, deve soddisfare contemporaneamente i seguenti requisiti:
essere inferiore al valore Vev di "erose verify " per assicurare lo stato "1"; e
essere maggiore del valore Vdv di depletion verify, per assicurare la correttezza in lettura.
In altre parole, la tensione di soglia Vth delle celle cancellate deve trovarsi all'in terno del seguente intervallo:
Vdv < Vth< Vev (2) come schematicamente illustrato in Figura 4.
Riassumendo, per evitare possibili malfunzionamenti in fase di lettura del dispositivo di memoria Flash, al termine di una operazione di cancellazione la cella a soglia più alta deve essere correttamente riconosciuta come "1" e le celle a soglia più bassa non devono dar luogo a correnti parassite sulle colonne della matrice NOR.
Nelle prime generazioni di memorie Flash tali condizioni erano normalmente soddisfatte in presenza di un valore Vev di erase verìfy posizionato in maniera opportuna e con operazioni di cancellazione limitate alla sola fase di applicazione degli impulsi di tensione e verifica dello stato "1" delle celle. Nelle generazioni successive per motivi legati alla migrazione verso applicazioni dapprima a singola alimentazione e successivamente a bassa e bassissima tensione, per abbreviare i tempi di accesso e, più recentemente, anche per realizzare memorie multilivello, il punto di verifica della cancellazione, vale a dire il valore Vev di erase verify, ha subito un lento ma progressivo riposizionamento verso valori sempre più bassi.
Inoltre, la larghezza della distribuzione di soglia delle celle di memoria al termine di una operazione di cancellazione può subire variazioni dovute all'impatto delle varie operazioni di processo, alla modalità di cancellazione scelta, ad anomalie occasionali nella caratteristica di conduzione dei dielettrici di tunnel ed anche a causa dell' invecchiamento del dispositivo in termini di numero di cicli di programmazione-cancellazione (nel seguito indicati come cicli P/E).
A causa di tutto ciò ed altro ancora, per le attuali generazioni di memorie non volatili, e per quanto detto ancor più per le future generazioni, al termine di una pura operazione di cancellazione una matrice di celle di memoria non è nella condizione di poter essere affidabilmente utilizzata.
Nel caso in cui la larghezza della distribuzione della soglia delle celle sia maggiore dell'intervallo (2) a disposizione per contenerla (come schematicamente illustrato in Figura 3), è noto integrare l'operazione di cancellazione con una successiva riprogrammazione in grado di portare le celle con soglia troppo bassa ad un valore al di sopra del valore Vdv di depletion verify, mantenendole comunque al di sotto del valore Vev di erase verify, come schematicamente illustrato nelle Figure 4 e 5.
Tale operazione di riprogrammazione che segue un'operazione di cancellazione deve quindi risultare "leggera" e viene in genere identificata come operazione di "soft programming" . Tale denominazione, inoltre, la distingue dalla vera e propria operazione di programmazione, con la quale la cella viene portata nello stato "0" e che viene eseguita a seguito di un esplicito comando da parte dell'utilizzatore della memoria, mentre l'operazione di soft programming è eseguita automaticamente dal dispositivo di memoria al termine di una operazione di cancellazione vera e propria, risultando quindi trasparente all 'utilizzatore.
Come già descritto, durante l'operazione di soft programming tutte le celle di memoria aventi soglia minore del livello Vdv di depletion verify vengono programmate fino a superare tale valore di riferimento.
Le attuali procedure, o algoritmi, per la riprogrammazione prevedono di applicare alle singole celle di un settore una serie di impulsi di programmazione a tensione di gate crescente. La tensione iniziale deve essere opportunamente bassa, in modo da soddisfare due condizioni: non sovraccaricare le pompe di carica presenti nel circuito di generazione della tensione di riprogrammazione e non programmare le celle oltre il valore Vev di erase verify.
Talvolta, prima di riprogrammare selettivamente quelle celle che hanno soglia inferiore al valore di depletion verìfy, si applicano un certo numero di impulsi a bassa tensione di gate a tutte le celle del settore. In altri casi, a seconda dellalgoritmo di riprogrammazione utilizzato, è necessario, o perlomeno consigliato per motivi affidabilistici, applicare gli impulsi di riprogrammazione a tutte le celle appartenenti ad una stessa colonna.
In fase di progettazione del dispositivo di memoria Flash deve quindi essere assicurata la possibilità di riprogrammare le celle di memoria in un'ampia variabilità di condizioni operative dipendenti dalla forma della distribuzione di soglia dopo una operazione di cancellazione, dalle correnti parassite presenti sulle colonne di celle dopo l'applicazione degli impulsi di cancellazione, dalla temperatura di funzionamento, dall'invecchiamento del dispositivo di memoria e da fenomeni di modifica della caratteristica di conduzione per effetto tunnel negli ossidi.
Inoltre, dal punto di vista delle prestazioni del dispositivo di memoria, in termini di tempo necessario per eseguire l'operazione di cancellazione, l'ideale sarebbe non dover riprogrammare nessuna cella, e quindi non dovere nemmeno stabilire un valore Vdv di depletion verify. Nel caso di dispositivi di memoria reali questo non è possibile per quanto sopra illustrato.
La collocazione ideale del valore Vdv di depletion verify risulta quindi essere il valore più basso compatibilmente con il buon funzionamento del dispositivo. In pratica però il valore Vdv di depletion verify ideale per un dispositivo nuovo (vale a dire con zero cicli di P/E) non lo sarà più per lo stesso dispositivo invecchiato (da migliaia a decine di migliaia di cicli di P/E) od utilizzato a temperature differenti.
Di conseguenza per garantire nel tempo l'affidabilità dei dispositivi di memoria il valore Vdv di depletion verify viene posizionato al livello più alto tra tutti i valori "ideali" identificati, nelle diverse condizioni di funzionamento del dispositivo di memoria.
Ad esempio, è possibile utilizzare per una memoria Flash con applicazione ad Hard Disk, un valore Vdv di depletion verify corrispondente al valore necessario al buon funzionamento della memoria stessa dopo 100.000 cicli di P/E e temperatura di esercizio di 120°C.
In altre parole, poiché il valore Vdv di depletion verify opportuno varia in base alle condizioni del dispositivo di memoria, esso deve necessariamente essere posizionato dal costruttore ad un valore tale da garantire il buon funzionamento del dispositivo stesso nelle condizioni più pesanti che potrebbero eventualmente instaurarsi nelle applicazioni previste per il dispositivo stesso.
Questa singola impostazione iniziale provoca però un appesantimento dell’operazione di riprogrammazione fin dai primi cicli del dispositivo di memoria così impostato. Inoltre, la stragrande maggioranza dei dispositivi durante la propria vita operativa potrebbero verosimilmente non trovarsi mai nelle condizioni di richiedere il valore Vdv di depletion verify determinato nel caso peggiore.
Il problema tecnico che sta alla base della presente invenzione è quello di escogitare un metodo di riprogrammazione successiva ad una operazione di cancellazione per una memoria non volatile, in particolare di tipo Flash ad architettura NOR, ed un corrispondente dispositivo di memoria in grado di superare le limitazioni e gli inconvenienti che tuttora affliggono i metodi ed i dispositivi di memoria realizzati secondo l'arte nota.
Sommario dell' invenzione
L'idea di soluzione che sta alla base della presente invenzione è quella di prevedere un metodo di riprogrammazione successiva ad una operazione di cancellazione della memoria con una gestione dinamica, o adattativa, della posizione del valore di depletion verìfy.
Sulla base di tale idea di soluzione il problema tecnico è risolto da un metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, una operazione di riprogrammazione essendo eseguita dopo detta operazione di cancellazione per riportare una tensione di soglia di dette celle di memoria ad un valore superiore ad un valore di depletion verìfy, caratterizzato dal fatto di comprendere ulteriormente le seguenti fasi:
(al) identificazione di un primo valore di detta tensione di depletion verìfy,
(a2) esecuzione di detta operazione di riprogrammazione con detto valore di detta tensione di depletion verìfy (Vdv);
(a3) controllo di detta matrice di celle riprogrammate per verificarne l'affidabilità in lettura, nonché:
nel caso in cui detta fase di controllo (a3) dia risultato positivo, termine con successo di detta operazione di riprogrammazione (a4);
in caso contrario, una fase (a5) di modifica di detto valore di detta tensione di depletion verìfy e ritorno a detta fase (a2) di esecuzione di detta operazione di riprogrammazione, in modo da eseguire detta operazione di riprogrammazione con un valore modificato di detta tensione di depletion verìfy, adattato automaticamente alle condizioni di detta matrice di memoria.
Il problema è altresì risolto da un dispositivo di memoria non volatile, del tipo comprendente una matrice di celle di memoria non volatile suddivisa in righe e colonne, caratterizzato dal fatto di comprendere almeno un circuito di controllo di una corrente parassita di colonna connesso ad un circuito di generazione di valori di una tensione di depletion verìfy per variare detti valori in funzione delle condizioni di detto dispositivo di memoria.
Le caratteristiche ed i vantaggi del metodo di riprogrammazione successiva ad una operazione di cancellazione e del dispositivo di memoria secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.
Breve descrizione dei disegni
In tali disegni:
- la Figura 1 mostra schematicamente lo stato di una cella di memoria non volatile durante un'operazione di lettura secondo l'arte nota;
la Figura 2 mostra schematicamente gli andamenti di una corrente di una cella di memoria non volatile dopo un'operazione di cancellazione secondo l'arte nota;
la Figura 3 mostra una distribuzione (in scala logaritmica) di tensioni di soglia di una pluralità di celle di memoria non volatile dopo un'operazione di cancellazione secondo l'arte nota;
la Figura 4 mostra schematicamente gli andamenti di una corrente di una cella di memoria non volatile dopo un'operazione di soft programming secondo l'arte nota;
la Figura 5 mostra una distribuzione (in scala logaritmica) di tensioni di soglia di una pluralità di celle di memoria non volatile dopo un'operazione di soft programming secondo l'arte nota;
la Figura 6 mostra un diagramma di flusso corrispondente ad un metodo di riprogrammazione successiva ad una operazione di cancellazione secondo l'invenzione; e
la Figura 7 mostra una variante del metodo di riprogrammazione successiva ad una operazione di cancellazione secondo l'invenzione.
Descrizione dettagliata
Con riferimento a tali figure, ed in particolare alla Figura 6, viene illustrato un metodo di riprogrammazione successiva ad una operazione di cancellazione di una memoria non volatile con una gestione dinamica, o adattativa, della posizione del valore di depletion verìfy.
Occorre osservare innanzitutto che lo scopo dell’operazione di riprogrammazione o soft programming utilizzata nei dispositivi di memoria secondo l'arte nota dopo una operazione di cancellazione è quello di portare la matrice della memoria non volatile, ad esempio, in configurazione NOR, in un punto di lavoro affidabile, vale a dire corrispondente ad una corrente di perdita delle colonne di celle opportunamente limitata. Imporre che la distribuzione di tensione di soglia delle celle di memoria si trovi al di sopra del valore Vdv di depletion verìfy, come descritto in relazione all'arte nota, è solo uno dei modi per ottenere tale scopo.
Vantaggiosamente secondo l'invenzione, il metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile di tipo Flash con architettura NOR, schematicamente illustrato mediante diagramma a blocchi nella Figura 6, dopo una operazione di cancellazione eseguita come nei metodi noti, presenta le seguenti fasi:
(al) identificazione di un primo valore della tensione Vdv di depletion verìfy,
(a2) esecuzione dell'operazione di riprogrammazione con detto valore Vdv di depletion verìfy,
(a3) controllo della matrice di celle riprogrammate per verificarne l'affidabilità in lettura.
Nel caso in cui la fase di controllo (a3) della matrice dia risultato positivo, vale a dire in assenza di una corrente di perdita sulle colonne di celle di memoria, l'operazione di riprogrammazione termina con successo (a4). In caso contrario, vale a dire in presenza di una corrente di perdita non trascurabile sulle colonne di celle di memoria, il metodo secondo l'invenzione vantaggiosamente prevede una fase (a5) di modifica del valore della tensione Vdv di depletion verìfy, in particolare un incremento dello stesso.
Il metodo di riprogrammazione riparte allora con la fase (a2) di esecuzione dell'operazione di riprogrammazione con detto valore modificato di depletion verify.
In tal modo, l'operazione di riprogrammazione viene eseguita con un valore della tensione Vdv di depletion verìfy adattato automaticamente alle condizioni del dispositivo, ed in particolare reso più severo solo se necessario.
E' opportuno notare che, vantaggiosamente secondo l'invenzione, il controllo della corrente di perdita delle colonne non risulta ridondante verso l'invecchiamento del dispositivo. Infatti, il metodo di riprogrammazione secondo l'invenzione adatta la posizione del valore Vdv di depletion verìfy sulla base della condizione di invecchiamento attuale del dispositivo, mentre nei metodi secondo l'arte nota tale valore è fissato a priori, tenendo conto delle condizioni di massimo invecchiamento del dispositivo, penalizzandone il funzionamento nella maggior parte dei casi.
Vantaggiosamente secondo l'invenzione, il metodo di riprogrammazione viene preceduto, dopo l’operazione di cancellazione, da una operazione di riprogrammazione su tutta la matrice. In tal modo, l'intera matrice di memoria viene preparata per le successive operazioni di riprogrammazione. Infatti, dopo una operazione di cancellazione, la distribuzione delle tensioni di soglia delle celle di una matrice di memoria non è statisticamente certa: l'operazione di riprogrammazione su tutta la matrice riporta tale distribuzione aH'interno di un intervallo gestibile dalle successive operazioni.
Secondo la schematizzazione di Figura 6, l'intera riprogrammazione viene eseguita per ogni modifica del valore della tensione Vdv di depletion verìfy.
In Figura 7, uno schema di flusso rappresenta schematicamente una variante di realizzazione del metodo di riprogrammazione successiva ad una operazione di cancellazione secondo l'invenzione in grado di coniugare affidabilità con rapidi tempi di esecuzione.
In particolare, la variante del metodo di riprogrammazione illustrato in Figura 7 suddivide l'operazione di riprogrammazione in unità elementari o gruppi di colonne (tipicamente byte o word, vale a dire x8 o xl6) ed introduce una fase di verifica della sufficienza del valore della tensione Vdv di depletion venfy in uso al termine di ogni riprogrammazione di un gruppo di colonne.
In tal modo, infatti, in caso di necessità di modifica del valore della tensione Vdv di depletion venfy in uso, solo una parte della matrice (tipicamente 1/256° o 1/ 128°) viene riprogrammata nuovamente con conseguente limitato impatto sul tempo di riprogrammazione totale.
In particolare, tale metodo di riprogrammazione successiva ad una operazione di cancellazione prevede le fasi di:
(bl) esecuzione dell'operazione di cancellazione;
(b2) esecuzione di una operazione di riprogrammazione su tutta la matrice;
(b3) selezione di un primo gruppo di colonne da riprogrammare ;
(b4) selezione di un primo valore della tensione Vdv di depletion verìfy,
(b5) esecuzione di una operazione di riprogrammazione utilizzante il valore selezionato della tensione Vdv di depletion verìfy, riga per riga, per un numero di celle pari a quelle presente nel gruppo di colonne selezionato;
(b6) controllo del gruppo di colonne selezionato e riprogrammato per verificarne l'affidabilità in lettura.
In particolare, la fase di controllo (b6) comprende essenzialmente la verifica della presenza o meno di una corrente di perdita, o leakage, non trascurabile sulle colonne di celle di memoria.
Nel caso in cui la fase di controllo (b6) della matrice dia risultato negativo, vale a dire in presenza di una corrente di perdita sulle colonne di celle di memoria, il metodo di riprogrammazione secondo l'invenzione prosegue con una fase (b7) di controllo del valore selezionato Vdv di depletion verìfy per verificare se è ancora possibile incrementarlo, essendo fissato a priori un valore massimo per tale valore Vdv di depletion verìfy.
In caso di risultato positivo, il metodo di riprogrammazione prosegue con una selezione (b9) di un nuovo valore della tensione Vdv di depletion verìfy ed una ripresa della sequenza di fasi a partire dalla fase (b5) di riprogrammazione del gruppo di colonne ancora in uso, mentre in caso contrario il metodo di riprogrammazione termina con insuccesso (b8), essendo stato raggiunto il massimo valore per il valore Vdv di depletion verify, senza essere riusciti ad eliminare la corrente di perdita.
In caso contrario, vale a dire in assenza di una corrente di perdita non trascurabile sulle colonne selezionate di celle di memoria, il metodo di riprogrammazione secondo l'invenzione vantaggiosamente prevede le fasi di:
(blO) selezione di un altro gruppo di colonne;
(bl l) verifica se tutti i gruppi di colonne sono già stati riprogrammati .
In caso di risultato positivo, il metodo di riprogrammazione termina con successo (bl2), mentre in caso contrario, riprende dalla fase (b5) di riprogrammazione del nuovo gruppo di colonne selezionato.
In conclusione, durante la vita del dispositivo, il metodo di riprogrammazione secondo l'invenzione effettua la maggior parte delle riprogrammazioni delle celle con valori della tensione Vdv di depletion verfy inferiori rispetto all'arte nota, vale a dire ad un valore fissato sulla base delle condizioni di funzionamento peggiori del dispositivo di memoria, ottenendo in tal modo riprogrammazioni più veloci per dispositivi di memoria parimenti affidabili, vale a dire migliorando le prestazioni dei dispositivi che utilizzano questo metodo.
In una forma preferita di realizzazione, i diversi livelli della tensione Vdv di depletion verìfy sono ottenuti mediante differenti celle di riferimento. E' altresì possibile utilizzare circuiti più convenienti a seconda delle tecnologie circuitali impiegate, quali, ad esempio, generatori di corrente o circuiti a sbilanciamento tra le tensioni di matrice e di riferimento.
Vediamo ora come deve essere modificato un dispositivo di memoria non volatile per implementare il metodo di riprogrammazione successiva ad una operazione di cancellazione secondo l'invenzione.
E' opportuno notare che la maggior parte delle varianti introdotte sono sotto forma di modifiche di algoritmi già presenti e quindi con impatto sostanzialmente nullo sulle dimensioni dei dispositivi.
Solo la parte inerente al controllo della corrente parassita di colonna e della generazione dei livelli della tensione di depletion verìfy richiede eventualmente della circuiteria dedicata. In ogni caso, l'occupazione d'area di tale circuiteria aggiuntiva risulta assolutamente trascurabile rispetto alle attuali dimensioni dei dispositivi di memoria non volatili di tipo Flash.
Vantaggiosamente secondo l'invenzione, i dispositivi di memoria non volatile vengono dotati di un meccanismo atto a variare automaticamente il valore della tensione Vdv di depletion verìfy in funzione delle condizioni, ovvero dell'invecchiamento, dei dispositivi stessi. In tale situazione si ottiene una riprogrammazione "al giusto" di quanto in quel momento richiesto dalle condizioni del dispositivo, ed un conseguente aumento delle prestazioni ed anche dell<1 >affidabilità.
In conclusione, il metodo di riprogrammazione successiva ad una operazione di cancellazione proposto migliora l'affidabilità ed ottimizza i tempi di esecuzione dell'operazione di riprogrammazione, vantaggiosamente eseguita con un valore della tensione Vdv di depletion verify adattati vo verso le condizioni del dispositivo.
In tal modo si ottiene la stessa, se non una migliore affidabilità d'uso della matrice di memoria ed al tempo stesso un minor tempo di riprogrammazione rispetto ai dispositivi realizzati secondo l'arte nota.
Claims (13)
- RIVENDICAZIONI 1. Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, una operazione di riprogrammazione essendo eseguita dopo detta operazione di cancellazione per riportare una tensione di soglia di dette celle di memoria ad un valore superiore ad un valore di depletion veriy (Vdv), caratterizzato dal fatto di comprendere ulteriormente le seguenti fasi: (al) identificazione di un primo valore di detta tensione di depletion veriy (Vdv); (a2) esecuzione di detta operazione di riprogrammazione con detto valore di detta tensione di depletion veriy (Vdv); (a3) controllo di detta matrice di celle riprogrammate per verificarne l'affidabilità in lettura, nonché: - nel caso in cui detta fase di controllo (a3) dia risultato positivo, termine con successo di detta operazione di riprogrammazione (a4); in caso contrario, una fase (a5) di modifica di detto valore di detta tensione di depletion veriy (Vdv) e ritorno a detta fase (a2) di esecuzione di detta operazione di riprogrammazione, in modo da eseguire detta operazione di riprogrammazione con un valore modificato di detta tensione di depletion veriy (Vdv), adattato automaticamente alle condizioni di detta matrice di memoria.
- 2. Metodo di riprogrammazione secondo la rivendicazione 1, caratterizzato dal fatto che detta fase (a3) di controllo prevede una rilevazione di una corrente di perdita su colonne di dette celle di memoria e dal fatto che detta fase (a3) di controllo da risultato negativo in presenza di una corrente di perdita su colonne di celle di memoria.
- 3. Metodo di riprogrammazione secondo la rivendicazione 1, caratterizzato dal fatto che detta fase (a5) di modifica prevede un incremento di detto valore di depletion verify (Vdv).
- 4. Metodo di riprogrammazione secondo la rivendicazione 1, caratterizzato dal fatto che detta operazione di riprogrammazione viene suddivisa in gruppi di colonne, in modo che, in caso di necessità di modifica di detto valore di detta tensione di depletion verify (Vdv), solo parte di detta matrice di memoria viene interessata nuovamente da detta operazione di riprogrammazione con detto valore modificato di detta tensione di depletion venfy (Vdv) .
- 5. Metodo di riprogrammazione secondo la rivendicazione 4, caratterizzato dal fatto di prevedere ulteriormente, prima di detta fase di riprogrammazione, le fasi di: (b3) selezione di un primo gruppo di colonne da riprogrammare ; (b4) selezione di un primo valore di detta tensione di depletion veriy in modo da eseguire detta operazione di riprogrammazione con un valore modificato di detta tensione di depletion verify (Vdv), adattato automaticamente alle condizioni di detta matrice di memoria; (b5) esecuzione di una operazione di riprogrammazione utilizzante detto valore di detta tensione di depletion verify (Vdv) selezionato, riga per riga, per un numero di celle pari a quelle presente in detto gruppo di colonne selezionato; (b6) controllo di detta matrice di celle riprogrammate per verificarne l'affidabilità in lettura, nonché: nel caso in cui detta fase di controllo (b6) della matrice dia risultato negativo, una fase (b7) di controllo di detto valore di detta tensione di depletion verify (Vdv) per verificare se è ancora possibile incrementarlo, essendo fissato a priori un valore massimo per tale valore Vdv di depletion veriy ; nel caso in cui detta fase di controllo (b6) della matrice dia risultato positivo, le fasi di: (b10) selezione di un altro gruppo di colonne; (b1 1) verifica se tutti i gruppi sono già stati riprogrammati.
- 6. Metodo di riprogrammazione secondo la rivendicazione 5, caratterizzato dal fatto di prevedere: - in caso di risultato negativo di detta fase (b7) di controllo, termine con insuccesso (b8) della sequenza di fasi, essendo stato raggiunto un valore massimo per detta tensione di depletion verify (Vdv), e in caso contrario una fase di selezione (b9) di un nuovo valore di detta tensione di depletion veriy (Vdv) e la ripresa di detta sequenza di fasi a partire da detta fase (b5) di riprogrammazione di detto gruppo di colonne ancora in uso.
- 7. Metodo di riprogrammazione secondo la rivendicazione 5, caratterizzato dal fatto di prevedere: - in caso di risultato positivo di detta fase di verifica (b11) se è stato riprogrammato l'ultimo gruppo di colonne, termine con successo (b 12) di detta sequenza di fasi; in caso contrario, ripresa di detta sequenza di fasi a partire da detta fase (b5) di riprogrammazione.
- 8. Metodo di riprogrammazione secondo la rivendicazione 5, caratterizzato dal fatto che detta fase (b6) di controllo prevede una rilevazione di una corrente di perdita su colonne di dette celle di memoria.
- 9. Metodo di riprogrammazione secondo la rivendicazione 5, caratterizzato dal fatto che detti valori di detta tensione di depletion verify (Vdv) sono ottenuti mediante celle di memoria di riferimento.
- 10. Metodo di riprogrammazione secondo la rivendicazione 5, caratterizzato dal fatto che detti valori di detta tensione di depletion verify (Vdv) sono ottenuti mediante generatori di corrente.
- 11. Metodo di riprogrammazione secondo la rivendicazione 5, caratterizzato dal fatto che detti valori di detta tensione di depletion verify (Vdv) sono ottenuti mediante circuiti a sbilanciamento tra le tensioni di matrice e di riferimento.
- 12. Metodo di riprogrammazione secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto di prevedere una operazione di riprogrammazione su tutta detta matrice di memoria prima di detta sequenza di fasi di riprogrammazione.
- 13. Dispositivo di memoria non volatile, del tipo comprendente una matrice di celle di memoria non volatile suddivisa in righe e colonne, caratterizzato dal fatto di comprendere almeno un circuito di controllo di una corrente parassita di colonna connesso ad un circuito di generazione di valori di una tensione di depletion verìfy (Vdv) per variare detti valori in funzione delle condizioni di detto dispositivo di memoria.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2001MI001232A ITMI20011232A1 (it) | 2001-06-12 | 2001-06-12 | Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di |
| US10/171,078 US6654287B2 (en) | 2001-06-12 | 2002-06-12 | Method of re-programming an array of non-volatile memory cells, in particular of the nor architecture flash type, after an erase operation, and a corresponding memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT2001MI001232A ITMI20011232A1 (it) | 2001-06-12 | 2001-06-12 | Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITMI20011232A0 ITMI20011232A0 (it) | 2001-06-12 |
| ITMI20011232A1 true ITMI20011232A1 (it) | 2002-12-12 |
Family
ID=11447850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT2001MI001232A ITMI20011232A1 (it) | 2001-06-12 | 2001-06-12 | Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6654287B2 (it) |
| IT (1) | ITMI20011232A1 (it) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4262033B2 (ja) * | 2003-08-27 | 2009-05-13 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| US7230851B2 (en) * | 2004-12-23 | 2007-06-12 | Sandisk Corporation | Reducing floating gate to floating gate coupling effect |
| KR100851853B1 (ko) * | 2006-11-22 | 2008-08-13 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법 |
| US7870472B2 (en) * | 2007-01-31 | 2011-01-11 | Sandisk 3D Llc | Methods and apparatus for employing redundant arrays to configure non-volatile memory |
| US7870471B2 (en) * | 2007-01-31 | 2011-01-11 | Sandisk 3D Llc | Methods and apparatus for employing redundant arrays to configure non-volatile memory |
| EP2122627B1 (en) * | 2007-02-20 | 2013-01-30 | SanDisk Technologies Inc. | Dynamic verify based on threshold voltage distribution |
| US7564715B2 (en) * | 2007-02-20 | 2009-07-21 | Sandisk Corporation | Variable initial program voltage magnitude for non-volatile storage |
| US8380314B2 (en) * | 2007-09-26 | 2013-02-19 | Medtronic, Inc. | Patient directed therapy control |
| US8842469B2 (en) | 2010-11-09 | 2014-09-23 | Freescale Semiconductor, Inc. | Method for programming a multi-state non-volatile memory (NVM) |
| US8929139B2 (en) | 2011-04-13 | 2015-01-06 | Macronix International Co., Ltd. | Method and apparatus for leakage suppression in flash memory |
| CN112641720A (zh) | 2014-03-03 | 2021-04-13 | 诺华股份有限公司 | 硫辛酸胆碱酯组合物及使用方法 |
| US10825529B2 (en) | 2014-08-08 | 2020-11-03 | Macronix International Co., Ltd. | Low latency memory erase suspend operation |
| US9443606B2 (en) | 2014-10-28 | 2016-09-13 | Sandisk Technologies Llc | Word line dependent two strobe sensing mode for nonvolatile storage elements |
| KR102393323B1 (ko) | 2015-08-24 | 2022-05-03 | 삼성전자주식회사 | 재사용 주기를 이용하여 사용자 데이터를 쓰기 위한 워드라인을 결정하는 저장 장치의 동작 방법 |
| KR102456104B1 (ko) * | 2015-08-24 | 2022-10-19 | 삼성전자주식회사 | 데이터 신뢰성에 따라 동작 조건을 변경하는 저장 장치의 동작 방법 |
| KR102333746B1 (ko) | 2015-09-02 | 2021-12-01 | 삼성전자주식회사 | 재사용 주기에 따라 마모도를 관리하는 저장 장치의 동작 방법 |
| US10248499B2 (en) | 2016-06-24 | 2019-04-02 | Sandisk Technologies Llc | Non-volatile storage system using two pass programming with bit error control |
| KR102671402B1 (ko) * | 2019-04-16 | 2024-05-31 | 삼성전자주식회사 | 문턱전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0805454A1 (en) * | 1996-04-30 | 1997-11-05 | STMicroelectronics S.r.l. | Sensing circuit for reading and verifying the content of a memory cell |
| JPH1145587A (ja) * | 1997-07-25 | 1999-02-16 | Mitsubishi Electric Corp | 半導体集積回路装置およびプログラム方法 |
| EP1178492B1 (en) * | 2000-07-18 | 2008-12-10 | STMicroelectronics S.r.l. | A method and a circuit structure for modifying the threshold voltages of non-volatile memory cells |
-
2001
- 2001-06-12 IT IT2001MI001232A patent/ITMI20011232A1/it unknown
-
2002
- 2002-06-12 US US10/171,078 patent/US6654287B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020186594A1 (en) | 2002-12-12 |
| ITMI20011232A0 (it) | 2001-06-12 |
| US6654287B2 (en) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITMI20011232A1 (it) | Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di | |
| JP3706146B2 (ja) | 複数デジタル・ビットのための安定化回路 | |
| TWI427634B (zh) | 程式化非揮發性積體記憶體裝置中之單元之系統及方法 | |
| CN101040344B (zh) | 可编程存储器电路及改进其单元阵列中数据保持的方法 | |
| CN100590743C (zh) | 具有锁存器的非易失性存储器装置 | |
| JP2807203B2 (ja) | 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法 | |
| US6741502B1 (en) | Background operation for memory cells | |
| JP3180669B2 (ja) | 不揮発性半導体メモリおよびその書き込み方法 | |
| US7969786B2 (en) | Method of programming nonvolatile memory device | |
| US5930169A (en) | Nonvolatile semiconductor memory device capable of improving of chip's lifetime and method of operating the same | |
| US20080189478A1 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
| US9368220B2 (en) | Non-volatile memory device and method for shortened erase operation during testing | |
| US8054680B2 (en) | Semiconductor device | |
| ITMI20071012A1 (it) | Dispositivo di memoria migliorato a veloce programmazione | |
| US10249376B2 (en) | Flash memory storage device and operating method thereof | |
| EP1543526B1 (en) | Method of recovering overerased bits in a memory device | |
| US6668303B2 (en) | Method for refreshing stored data in an electrically erasable and programmable non-volatile memory | |
| US7830714B2 (en) | Non-volatile memory with high reliability | |
| JP2010033682A (ja) | 不揮発性半導体記憶装置 | |
| JP3795249B2 (ja) | 固定値メモリセルのプログラミング方法 | |
| US6208558B1 (en) | Acceleration circuit for fast programming and fast chip erase of non-volatile memory | |
| TWI566249B (zh) | 快閃記憶體的資料寫入方法與其控制裝置 | |
| US6944061B2 (en) | Single cell erasing method for recovering memory cells under programming disturbs in non volatile semiconductor memory devices | |
| JPH10269793A (ja) | 不揮発性メモリとその管理方法 | |
| CN108122585B (zh) | 半导体器件 |