TW201606776A

TW201606776A - 記憶體電路及其操作方法

Info

Publication number: TW201606776A
Application number: TW104104073A
Authority: TW
Inventors: 郭乃萍; 洪俊雄; 許文銘
Original assignee: 旺宏電子股份有限公司
Priority date: 2014-08-08
Filing date: 2015-02-06
Publication date: 2016-02-16
Also published as: TWI550619B; CN106158033A; US10825529B2; US20160042796A1; CN106158033B

Abstract

揭露一種在非揮發性記憶體陣列上進行抹除操作的方法以及低延遲時間的暫停抹除操作。此非揮發性記憶體陣列，包括複數個記憶胞區塊，且每一該些記憶胞區塊包括複數個記憶胞區段。此方法包括針對一抹除指令以辨識一揮發性記憶體陣列中複數個記憶胞區塊中的其中一個記憶胞區塊，每一該些記憶胞區塊包括複數個記憶胞區段，抹除被辨識的該記憶胞區塊中複數個該些記憶胞區段，並判斷每一該些記憶胞區段中是否有過度抹除記憶胞。此方法包括記錄記憶胞區段中的過渡抹除記憶胞。此方法還包括：針對一暫停抹除指令，在對記憶胞區段施加一溫和寫入脈衝之前，對被記錄的記憶胞施加一更正脈衝。

Description

記憶體電路及其操作方法

【0001】

本發明是有關於一種非揮發性(nonvolatile)記憶體。

【0002】

快閃記憶體是一種典型的非揮發性記憶體技術。快閃記憶體元件的記憶胞包括電荷儲存結構，例如浮置閘(floating gate)或電荷捕捉介電層(dielectric charge trapping layer)。其係藉由控制儲存在電荷儲存結構中的電荷數量，來將資料儲存於快閃記憶體元件的記憶胞中。被儲存電荷的數量對快閃記憶體元件中的記憶胞設定了一個臨界電壓(threshold voltage)，與被儲存資料的數值產生關連。

【0003】

資料可以藉由對快閃記憶胞(flash memory cell)施加寫入電壓脈衝(program voltage pulses)而被寫入快閃記憶胞，使電荷被儲存於記憶胞的電荷儲存結構中。資料可以藉由對快閃記憶胞施加抹除電壓脈衝(erase voltage pulses)而被從快閃記憶胞中抹除，使電荷被從記憶胞的電荷儲存結構中移除。

【0004】

有時當快閃記憶胞被施加抹除電壓脈衝之後，快閃記憶胞可能會被過度抹除(over-erease)而使臨界電壓值過低甚至是負值。因為具有極低的臨界電壓值，因此被過度抹除的記憶胞甚至可能在未被讀取操作選擇時，即已被導通。在與被過度抹除之記憶胞共用位元線(bit line)的其他記憶胞上所進行的讀取操作，可能因為被過度抹除記憶胞的導通而導致資料讀取錯誤。

【0005】

快閃記憶體元件可能被劃分成多個可抹除區塊(erasable blocks)。在被抹除區塊上進行的抹除操作，會對位於被抹除區塊中的記憶胞施加抹除電壓脈衝，並驗證位於被抹除區塊中所有的記憶胞的資料已被抹除。作為抹除操作的一部分，溫和寫入序列(soft program sequence)係在抹除和抹除驗證順序之後，於被抹除區塊上進行，藉由施加寫入電壓來更正位於被抹除區塊中被過度抹除的記憶胞。

【0006】

快閃記憶元件可以支援一個暫停抹除指令(erase suspend command)。暫停抹除指令會促使快閃記憶元件暫停正在被抹除區塊上所進行的抹除操作，並容許另一個操作，例如讀取操作，繼續進行。在暫停抹除操作之前，可以在被抹除區塊上進行溫和寫入序列，藉以更正位於被抹除區塊中被過度抹除的記憶胞。然而，溫和寫入序列的典型操作時間約為1至數毫秒(milliseconds)，比暫停抹除指令所要求的延遲時間(latency) (大約10微秒(microseconds)還要長很多。

【0007】

對一個正在進行抹除操作卻被暫停抹除指令打斷的被抹除區塊來說，可以藉由對被抹除區塊施加一個負壓，來降低位於被抹除區塊中被過度抹除之記憶胞的漏電情況，如美國編號No. 8,482,987號專利案，標題為「暫停抹除操作的方法及裝置」(Method and Apparatus for the Erase Suspend Operation.)所述。美國編號No. 8,482,987號專利案所敘述，藉由施加一個負壓以降低位於被抹除區塊中被過度抹除記憶胞漏電的方法。該方法用來回應暫停抹除指令的延遲時間，可以短於使用溫和寫入程序來更正被過度抹除之記憶胞所需的延遲時間。然而，此藉由施加一個負壓以降低位於被抹除區塊中的被過度抹除記憶胞漏電的方法，還需要使用負壓泵浦電路(negative voltage pump circuits)，而這可能會增加晶粒面積(die area)和成本。

【0008】

因此，有需要提供一種低延遲時間的方法用來降低在進行抹除操作卻被暫停抹除指令打斷的被抹除區塊中被過度抹除記憶胞的漏電問題。也可以在實施低延遲時間的方法時，不需要大幅增加晶粒面積和成本。

【0009】

本說明書所揭露的技術提供一種記憶體電路，其包括包含有複數個記憶胞區塊(blocks of memory cells)的非揮發性記憶體陣列，且每一個區塊包括複數個記憶胞區段(sectors of memory cells)；以及控制邏輯。此控制邏輯係建構來針對一抹除指令(erase command)，在陣列的複數個區塊之中辨識出一區塊，並將被辨識區塊中的複數個區段加以抹除，並且判斷每一個區段內是否有被過度抹除的記憶胞。

【0010】

本說明書還揭露一種電路，其包括非揮發性記憶體陣列以及控制邏輯。此控制邏輯被建構來:

【0011】

(1)針對一抹除指令以執行一抹除操作，來辨識陣列中的某一記憶胞區塊。此抹除操作包括一抹除程序(erase sequence)用來施加抹除偏壓(erase bias)以降低區塊中記憶胞之臨界電壓，以及一抹除驗證程序(erase verify sequence)，用來判斷區塊中的記憶胞是否具有低於一第一抹除驗證位準(erase verify level)的臨界電壓，並用來辨識區塊中具有低於第二抹除驗證位準之臨界電壓的一記憶胞。其中，第二抹除驗證位準異於第一抹除驗證位準。

【0012】

(2)針對一暫停抹除指令以執行一暫停抹除操作將抹除操作暫停。暫停抹除操作包括對已被辨識的記憶胞施加一偏壓處理(bias arrangement)，來增加該已被辨識之記憶胞的臨界電壓，以及容許控制邏輯在記憶體陣列中執行另一操作。

【0013】

本說明書還揭露一種在具有低延遲時間之暫停抹除(low-latency erase suspend)的非揮發性記憶體陣列上進行的抹除操作。此非揮發性記憶體陣列包括複數個記憶胞區。每個區塊包括複數個記憶胞區段。此方法包括針對一抹除指令以辨識位於陣列中複數個區塊之中的某一區塊；抹除已被辨識之記憶胞中的複數個區段；以及判斷每一個區段中是否有被過度抹除的記憶胞。此方法包括記錄區段中被過度抹除的記憶胞。此方法包括針對暫停抹除指令(responsive to suspend)，在對區段施加溫和寫入脈衝(soft programing plus)之前，對被記錄的記憶胞施加一更正脈衝(correction pulse)。

【0014】

本技術的其他層面及優點，可見於下述的圖式、說明書及申請專利範圍，其詳細說明如下：

【0056】

160‧‧‧記憶胞陣列
161‧‧‧位址解碼器
162‧‧‧導線
163‧‧‧頁面緩衝器
164‧‧‧導線
165‧‧‧匯流排
168‧‧‧偏壓安排供給電壓
169‧‧‧控制器
173‧‧‧導線
174‧‧‧週邊電路
175‧‧‧記憶體
191‧‧‧寄存器
210‧‧‧區域
220‧‧‧區段
301、302、304、306、308、310、312‧‧‧步驟
502、504、506、507、508、510、512、514、516、518、520、522、524‧‧‧步驟
602、604、606、607、608、610、612、620‧‧‧步驟
710、720、730、740、750‧‧‧步驟

【0015】

第1圖係繪示一種記憶體的簡化方塊圖。
第2圖係繪示一部分的記憶胞記憶體陣列(memory array of memory cells)。
第3圖係繪示抹除記憶胞區塊的方法流程圖。
第4圖係繪示記憶胞區段中記憶胞臨界電壓的分佈案例。
第5圖係繪示抹除記憶胞區段的方法流程圖。
第6圖係繪示低延遲時間之暫停抹除操作的方法流程圖。
第7圖係繪示抹除和暫停抹除操作的方法流程圖。

【0016】

以下配合圖式提供本發明實施例的詳細說明。

【0017】

第1圖係繪示一種記憶體175範例的簡化方塊圖。記憶體175包括記憶胞陣列(array of memory cells)160。陣列160可以包括NOR快閃記憶胞、NAND快閃記憶胞或其他適合儲存電荷的非揮發性記憶胞。

【0018】

位址解碼器(address decoder) 161經由導線162連接至陣列160。位址由匯流排(bus)165被提供至位址解碼器161。位址解碼器161可以包括字元線解碼器(word line decoders)、位元線解碼器(bit line decoders)或其他適合的解碼器，用來對被提供之位址進行解碼，並且選擇位於陣列160中相對應的記憶胞。

【0019】

位於陣列160中的位元線係經由導線164連接至頁面緩衝器(page buffer)163，頁面緩衝器再經由導線173連接至週邊電路174。

【0020】

週邊電路包含使用非陣列160之一部分的邏輯電路或類比電路，例如，位址解碼器161、控制器169、偏壓安排供給電壓(biasing arrangement supply voltage)方塊168等等，所形成的電路。在本案例中，標示為其他週邊電路的方塊174可以包括輸入/輸出(I/O)電路、快取記憶體(cache memory)、錯誤碼糾正(error-code-correction, ECC)電路或位於記憶體175上的其他電路構件，例如一般用途處理器(general purpose processor)或特殊用途處理器(special purpose processor)，或是由陣列160所支援，可提供系統單晶片(system-on-a-chip)功能的模組組合(combination of modules)。資料經由導線173被提供至輸入/輸出端口(I/O port)或記憶體175的其他內部或外部資料目地位址(data destinations)。傳送至或由陣列160輸出的資料，可以被儲存於(或快取自)快取記憶體。錯誤碼糾正電路可以對快取資料執行錯誤碼糾正(例如，同位檢查(parity check)，以確保傳送至或由陣列160輸出之資料的正確性。

【0021】

控制器169，被實施用來作為例如狀態機(state machine)，提供訊號來控制經由電壓供應器(voltage supply)所產生或提供，或由方塊168所供應的偏壓安排供給電壓(bias arrangement supply voltage)的應用，藉以進行本說明書所述的各項操作。這些操作包括抹除操作、讀取操作以及寫入操作。這些操作也包含此處所述的低延遲時間之暫停抹除操作。控制器連接至位址解碼器161、頁面緩衝器163以及其他的週邊電路174。控制器可以使用該技術領域中所習知的特殊用途處理器來實施。在其他實施例之中，控制器包括一般用途處理器可以被實施於相同的記憶體175之中，以執行電腦程式來控制元件的操作。在另外一些實施例之中，特殊用途處理器和一般用途處理器的組合可以用來實施此一控制器。

【0022】

頁面緩衝器163連接至陣列160的位元線，且可以包括一個或多個儲存單元(例如，鎖存器(latches))與每一被連接的位元線連接。控制器169可以藉由分別將位元線連接至頁面緩衝器163的方式，使位址解碼器161選擇並連接陣列160中特定的記憶胞；也可以使頁面緩衝器163儲存寫入記憶胞或從這些記憶胞中所讀取的資料。

【0023】

第2圖係繪示第1圖所繪示之記憶胞記憶體陣列160的一部分。在第2圖的案例中，X軸解碼器(例如，位址解碼器161的一部分)對輸入的位址(supplied addresses)進行解碼，並且在陣列160中選擇對應的字元線。陣列160包括一個或多個P型(或N型)井區。位元線選擇電晶體(bit line select transistors) 會(例如，基於被位元線解碼器所解碼的位址)而選擇屬於相同井區的記憶胞，並將這些記憶胞連接至全域位元線(global bit line)，且通過Y-解碼電晶體(Y-pass transistors)連接至感測放大器(sense amplifiers)。屬於相同井區的記憶胞(如第2圖所繪示的區域210)，可以被劃分成複數個記憶胞區塊。每一個區塊對應一個由整合記憶體175的主系統(host system)所發出的抹除指令。整合記憶體175主系統中的檔案系統或軟體模組，可以對記憶體175發出含有抹除指令碼(erase instruction code)以及特定區塊之示別碼(identification of a particular block)(例如，藉由提供特定區塊的位址)的抹除指令。

【0024】

因為每一個記憶胞具有不同的電晶體特性，且經歷不同的環境(例如不同電場)，所以一群記憶胞可能具有某個範圍或分佈的臨界電壓，而非單一臨界電壓值。在一記憶胞區塊中，記憶胞臨界電壓分佈的寬度(對應一抹除指令的標的)，可藉由將該區塊劃分成複數個記憶胞區段來加以縮小。例如第2圖中的每一個區塊(例如區塊#2)可劃分成16個區段(220)。每一個區段可以被一或多條記憶體陣列160的字元線所存取。例如，每一個區段可以被一或多條記憶體陣列160的全域字元線(global word line)所存取。全域字元線包括8條局部字元線(local word line)連接至4,096個記憶胞。每一個區段具有一個比整體區塊(包含16個抹除區段)之記憶胞臨界電壓分佈還要窄的記憶胞臨界電壓分佈。區塊的抹除指令可以藉由對區塊的每一個區段施以抹除及抹除驗證序列來執行，如下述之第3圖所繪示。由於，單一區段具有較整體區塊還要窄的記憶胞臨界電壓分佈，因此可能僅需要較少的抹除脈衝即可移動區段的記憶胞臨界電壓分佈，使記憶胞臨界電壓分佈從高於一高臨界電壓值(對應到一寫入狀態)移動到低於一低臨界電壓值(對應到一抹除狀態)。

【0025】

第3圖係繪示第2圖中用來抹除記憶胞區塊的方法流程圖。第3圖係繪示區塊抹除操作的案例，其係以一區段一區段方式，對每一區段施以抹除、抹除驗證和溫和寫入步驟，反覆地抹除區塊。第3圖的案例包括，針對一抹除指令來辨識一記憶胞區塊；在該區塊的每一個區段執行抹除操作。每一區段的抹除操作包括執行一抹除續列，其包括施加一偏壓以降低區段中的記憶胞臨界電壓。區段的抹除操作還包括執行一抹除驗證序列。抹除驗證序列包括：判斷區段中的記憶胞是否具有低於第一抹除驗證位準的臨界電壓值。抹除驗證序列還包括：辨識區段中具有低於第二驗證位準之臨界電壓值的記憶胞。其中第二驗證位準與第一驗證位準不同。區段的抹除操作還包括在抹除驗證序列之後施加溫和寫入序列。

【0026】

第3圖所繪示的方法可以藉由控制器169、偏壓安排供給電壓方塊168和記憶體175的其他構件來實施。在本案例中，抹除記憶胞區塊的方法由步驟301開始。在步驟301中，記憶體175接收一個抹除指令以抹除記憶胞區塊。例如，記憶體175接收一個整合記憶體175的主系統所發出的抹除指令。抹除指令可以包括抹除指令碼以及要被抹除之記憶胞區塊的位址。

【0027】

針對抹除指令，控制器169在記憶體區塊上執行了一個抹除操作。作為抹除操作的一部分，控制器169首先執行一預寫入程序(re-program sequence)(步驟302)。預寫入程序用來寫入抹除單元(erase unit)中的記憶胞，使其具有幾乎相同的臨界電壓範圍，進而使後續施加於記憶胞上的抹除及抹除驗證序列具有相似的臨界電壓。

【0028】

作為記憶體區塊上抹除操作的一部分，控制器169在記憶體區塊上執行一抹除程序及抹除驗證序列。控制器169係藉由設定一區段指數(sector index)以辨識抹除單元的第一抹除區段(例如第2圖所繪示的區段(0))來開始執行本案例中的抹除程序及抹除驗證序列(步驟304)。之後，使用抹除程序及抹除驗證序列將被區段索引所辨識的區段抹除(步驟306)。如將於下述之第4圖和第5圖中詳細討論的內容，抹除程序係施加一連串電壓脈衝程序(a sequence of voltage pulses)，來降低區段中記憶胞的臨界電壓。抹除驗證程序包括判斷區段中的記憶胞是否具有低於第一抹除驗證位準之臨界電壓值。抹除驗證程序還包括辨識區段中具有低於第二抹除驗證位準之臨界電壓值的記憶胞。在這裡，第二抹除驗證位準低於第一抹除驗證位準。在抹除此區段之後，再檢查區段指數，以判斷抹除單元中的最後一個區段是否已經被抹除(步驟308)。如果沒有，區段指數將會增加(步驟310)，且程序會返回至步驟306。藉由此一方式，在抹除單元中的所有抹區段上執行抹除程序及抹除驗證程序，直到最後抹除區段(例如第2圖所繪示的區段(15))的記憶胞被抹除，才停止程序(步驟312)。

【0029】

第4圖係繪示記憶胞區段中記憶胞的臨界電壓分佈範例。施加在區段中記憶胞上的每一個抹除電壓脈衝(於第3圖的步驟306)，會降低區段中記憶胞的臨界電壓。第4圖分別繪示出尚未施加抹除脈衝之前、施加第N個抹除脈衝之後以及施加第N+1個抹除脈衝之後，位於區段中之記憶胞的記憶胞臨界電壓分佈狀況。連續的抹除電壓脈衝使記憶胞臨界電壓分佈向左移動，如第4圖中的箭號所示。

【0030】

抹除記憶胞區段的目標是將記憶胞的臨界電壓分佈從高於寫入狀態的對應位準移動至低於抹除狀態的對應位準。詳言之，抹除記憶胞區段的目標是將臨界電壓分佈移動至低於第4圖所繪示的第1抹除驗證位準EV。當每一個抹除脈衝施加給此區段之後，位於此區段中的記憶胞其臨界電壓都會被以第一抹除驗證位準EV來加以驗證。如第4圖所繪示，由於在施加第N+1個抹除脈衝之後，臨界電壓分佈已移動至第一抹除驗證位準EV的左邊，可判斷在施加第N+1個抹除脈衝之後，區段中所有的記憶胞都已遭抹除。

【0031】

另外，在每一個抹除脈衝施加給此區段之後，此區段中記憶胞的臨界電壓都會被以第二抹除驗證位準VL來加以驗證。值得注意的是，至少在最後的抹除脈衝程序之中，第二抹除驗證位準VL係低於第一抹除驗證位準EV。第二抹除驗證位準VL係用來在抹除程序中的特定脈衝之後，以低於一記憶胞預期門檻值的臨界電壓來辨識區段中的記憶胞。且在至少一些週期之後，此預期門檻值會低於第一抹除驗證位準EV(也就是，已經抹除)。被第二抹除驗證位準VL所辨識的記憶胞，或者所謂的快速記憶胞(fast cells)，更可能需要一溫和寫入脈衝(soft program pulse)以防止過度抹除狀態的發生。這些記憶胞的辨識符號(identifier)，例如偏移位址(offset address)，至少在區段抹除的程序期間內會被儲存在控制器可讀取的寄存器(register)中。例如，第4圖係繪示在第N個抹除脈衝之後被辨識的快速記憶胞，以及在第N+1個抹除脈衝之後被辨識的快速記憶胞。如第4圖所繪示，快速記憶胞具有一個相對於抹除區段中之其他記憶胞的臨界電壓更「偏離本體(outlier)」的臨界電壓。

【0032】

在第4圖的案例之中，在抹除程序的後繼抹除脈衝之後，使用不同且更小的第二抹除驗證位準VL來辨識快速記憶胞。在一個說明性的案例中，在程序中與第一抹除脈衝一起使用的第一抹除驗證位準EV可以是4伏特(V)。第二抹除脈衝之後的第二抹除驗證位準VL可以是3.5伏特；第三抹除脈衝之後，可以是3伏特；第四抹除脈衝以及後續抹除脈衝之後，則可以是2.5伏特。在另一個案例中，在每一個抹除脈衝之後，可以採用單一種數值的第二抹除驗證位準VL來辨識快速記憶胞。例如第一抹除驗證位準EV可以是5伏特，同時對後續的每一個抹除脈衝，第二抹除驗證位準VL都是1.3伏特。

【0033】

第5圖係根據一案例繪示記憶胞區段的抹除程序和抹除驗證程序(第3圖的步驟306)的流程圖。在此一案例中，流程圖由步驟502開始。在步驟502之中，控制器169初始化一個旗標(flag)，為了辨識將其命名為溫和寫入驗證(soft program verify, SPV)旗標，使其數值等於1。SPV旗標可被儲存於第1圖所繪示之記憶體175的寄存器191之中。

【0034】

控制器169在記憶胞區段上執行抹除程序和抹除驗證程序。作為抹除程序的一部分，控制器169促使偏壓安排供給電壓方塊168施加抹除脈衝至位於區段中的記憶胞(步驟504)。抹除脈衝會降低位於區段中記憶胞的臨界電壓。

【0035】

在施加抹除脈衝至位於區段中的記憶胞之後，控制器169在區段上執行抹除驗證程序。控制器169首先判斷SPV旗標的數值是否設定為0(步驟506)。假如已經設定為0(例如，當有一個或多個快速記憶胞在目前的區段中被辨識)，控制器169即進行步驟512，以驗證位於此區段中的所有記憶胞都已被第一抹除驗證位準抹除，詳細內容將於後續說明。

【0036】

作為抹除驗證程序的一部分，假如SPV旗標的數值並未設定為0(意即，SPV旗標的數值為1)，在當前的抹除脈衝之後，控制器169會辨識區段中具有低於第二抹除驗證位準VL之臨界電壓的快速記憶胞。控制器169會進行一或多個建構來辨識位於區段中之記憶胞的溫和寫入(SPV)驗證步驟。

【0037】

在步驟507中，控制器169初始化第二抹除驗證位準VL(即VL=1.3伏特低於第一抹除驗證位準)。如同先前第4圖所述，第二抹除驗證位準VL低於第一抹除驗證位準EV(在步驟512中)。控制器169藉由施加第二抹除驗證位準VL偏壓至區段的字元線，來進行具有第二抹除驗證位準VL的第二驗證步驟(步驟508)。臨界電壓高過第二抹除驗證位準VL的記憶胞將不會被導通(conduct)。臨界電壓低於第二抹除驗證位準VL的記憶胞才會被導通。

【0038】

在步驟510中，控制器169會判斷該區段中是否具有臨界電壓低於第二抹除驗證位準VL的記憶胞。假如抹除區段中的所有記憶胞都具有高於第二抹除驗證位準VL的臨界電壓(即，沒有一個被導通)，控制器169才會繼續進行步驟512，以驗證位於此區段中的所有記憶胞都已被抹除，而處於第一抹除驗證位準EV。

【0039】

假如在步驟510中發現任何一個記憶胞具有低於第二抹除驗證位準VL的臨界電壓(意即，他們正在低於第二抹除驗證位準VL的字元線偏壓下被導通)。控制器169會繼續辨識一或多個具有低於第二抹除驗證位準VL之臨界電壓的記憶胞。控制器169並非辨識該區段中所有記憶胞是否具有低於第二抹除驗證位準VL之臨界電壓，相反的，控制器169是辨識具有低於第二抹除驗證位準VL之臨界電壓之(例如，一個、二個或五個)記憶胞(快速記憶胞)所構成的子集(subset)。被辨識記憶胞的數目是一種權衡設計，因為這樣較易於一次管理記錄一或多個快速記憶胞，而不需要大幅增加晶粒面積和成本。

【0040】

在第5圖的案例中，一個快速記憶胞被辨識出來，並藉由儲存的方式，將其辨識符號記錄於，例如寄存器，中。在步驟510中，判斷位於區段中的記憶胞，是否有一或多個記憶胞具有低於第二抹除驗證位準VL之臨界電壓之後，控制器169會判斷這一個或多個記憶胞是否已經經過步驟514的偵測。假如有一個以上具有低於第二抹除驗證位準VL之臨界電壓的記憶胞已通過偵測，控制器169會在步驟516中(以0.1伏特的幅度)降低第二抹除驗證位準VL，然後回到步驟508。控制器169會重複步驟516、508、510和514的迴圈(loop)，直到單一快速記憶胞被辨識出來為止。例如，控制器169會以(步驟507中)初始電壓為1.3伏特的第二抹除驗證位準VL開始第二驗證步驟(步驟508)，並且以0.1伏特的幅度降低第二抹除驗證位準VL，直到單一快速記胞被辨識出來為止。被辨識出來的單一快速記憶胞具有抹除區段中所有臨界電壓低於初始第二抹除驗證位準VL之記憶胞中最低的臨界電壓。同樣地，控制器169會藉由重覆類似步驟508、510、514和516之迴圈的步驟，來記錄多個位於區段中的快速記憶胞，直到寄存器組被存滿為止，或者直到不超過五個，在一個任意的案例中，記憶胞被辨識和記錄為止。在一個實施例中，控制器169會記錄位於抹除區段中具有低於初始第二抹除驗證位準VL之臨界電壓的所有記憶胞。也就是說，控制器169會跳過返回步驟514和516的迴圈。

【0041】

在步驟518中，控制器169會將已被辨識之快速記憶胞的位址或辨識符號記錄在寄存器191中。在步驟520中，控制器169會將SPV旗標的數值設定為0，以顯示有一個位於抹除區段中的快速記憶胞已被辨識出來，且成為暫停抹除操作中溫和寫入的候選標的。然後，控制器169再進行步驟512。

【0042】

在步驟512中，控制器169會驗證位於抹除區段中已經被抹除而位於第一抹除驗證位準EV的所有記憶胞。(例如，藉由偏壓安排供給電壓方塊168)施加具有第一抹除驗證位準EV的偏壓至區段的字元線。假如記憶胞的臨界電壓低於第一抹除驗證位準EV，且可以在用於讀取的字元線偏壓下被導通，該記憶胞會被判斷為已被抹除。

【0043】

在步驟522中，控制器169會判斷位於區段中的所有記憶胞是否被第一抹除驗證位準EV(例如5伏特)抹除。假如位於抹除區段中的所有記憶胞都具有低於第一抹除驗證位準EV的臨界電壓，則在字元線偏壓下會被導通，控制器169會判定抹除區段中的所有記憶胞都已被抹除。控制器169之後會進行步驟524中的溫和寫入步驟。假如並非所有抹除區段中的記憶胞都被驗證已被第一抹除驗證位準EV抹除(意即，有一部分並未在字元線偏壓下進行下一個步驟)，控制器169會重覆抹除和抹除驗證程序，包括辨識一或多個快速記憶胞，如返回至步驟504的迴圈，直到所有抹除區段中的記憶胞都被驗證已被第一抹除驗證位準EV抹除為止。

【0044】

在所有抹除區段中的記憶胞都已確認在步驟522中被抹除之後，控制器169會接著執行溫和寫入程序，以更正區段中被過度抹除的記憶胞(步驟524)。溫和寫入程序包括以第三抹除驗證位準辨識被過度抹除的記憶胞。第三抹除驗證位準係低於第一抹除驗證位準EV。例如，第一抹除驗證位準EV可以是5伏特；同時第三抹除驗證位準可以是3伏特。溫和寫入程序也包括藉由(例如，以偏壓安排供給電壓方塊168)施加溫和寫入電壓脈衝程序至區段中已被辨識的過度抹除記憶胞，以更正已被辨識的過渡抹除記憶胞。溫和寫入電壓脈衝會增加已被辨識之過度抹除記憶胞的臨界電壓(使已被辨識的過度抹除記憶胞在其他記憶胞處於一般讀取偏壓狀態的期間內較不易被導通或造成漏電)。

【0045】

第6圖係繪示低延遲時間之暫停抹除操作的方法流程圖。第6圖所繪示的方法，可以藉由控制器169、偏壓安排供給電壓方塊168和記憶體175的其他構件來實施。在本案例中，低延遲時間之暫停抹除操作的方法由步驟602開始。在步驟602中，記憶體175接收一個(例如，從一個整合記憶體175的主系統所發出的)暫停抹除指令。暫停抹除指令命令記憶體175暫停位於記憶體陣列161中記憶胞區塊的抹除操作。暫停抹除指令可以容許控制器169(或者記憶體175的其他構件)在安全地停止抹除操作之後，在記憶體陣列161上進行一個不同的操作，例如讀取操作。

【0046】

針對停抹除指令，控制器169判斷區塊上抹除操作的當前步驟(current step)(步驟604)。控制器169可以根據當前步驟安全地停止區塊上抹除操作的執行。在步驟606中，控制器169判斷當前步驟是否為區塊之區段上所進行之抹除以及抹除驗證程序的一部分(即第3圖的步驟306，或第4圖之流程圖的一部分)，即抹除操作中區段抹除週期的部分。當然，其他暫停邏輯也可以運用於抹除操作中的其他部分。在本案例中，假如當前步驟不是區塊之區段上所進行之抹除以及抹除驗證程序的一部分，則控制器169會將區塊上的抹除操作暫停在當前步驟(步驟620)。例如，假如當前步驟是在抹除區塊中的一區段之前(在第3圖的步驟306之前)，由於尚未有抹除脈衝被施加至區塊中的記憶胞，因此沒有過度抹除區塊記憶胞或快速記憶胞的風險。控制器169 可以安全地暫停區塊上抹除操作的執行。

【0047】

假如當前步驟已是在區塊之區段上所進行之抹除以及抹除驗證程序的一部分，假如抹除驗證並未完成，控制器169會完成該區段上所進行的抹除驗證程序(步驟607)。抹除驗證只在當前的區段上執行，而非針對整個區塊的所有區段。

【0048】

在步驟608中，控制器169會判斷SPV旗標的數值是否設定為0，其顯示在當前被抹除的區段中已經辨識出一或多個快速記憶胞。假如SPV旗標的數值為1，控制器169會暫停區塊上的抹除操作(步驟620)。假如有快速記憶胞在抹除區段被辨識出來(即，SPV旗標的數值為0)，控制器169會存取寄存器191以查找(look up)被辨識之快速記憶胞的位址(步驟610)。在步驟612中，控制器169會執行一個輕微寫入程序(weak program sequence)，只針對被辨識之快速記憶胞進行更正。此輕微寫入程序包括(例如，藉由偏壓安排供給電壓方塊168)施加一或多個電壓脈衝至被辨識之快速記憶胞。輕微寫入程序的偏壓脈衝可增加被辨識之快速記憶胞的臨界電壓。因此，快速記憶胞較不易在其他記憶胞處於一般讀取偏壓狀態的期間內被導通(而造成漏電)。在完成輕微寫入程序之後，控制器169會繼續暫停區塊上的抹除操作(步驟620)。在步驟620暫停區塊上的抹除操作之後，控制器169(或記憶體175中的其他模組)可以安全地在記憶體175中進行其他操作。

【0049】

由於輕微寫入操作(步驟612)只會花費約數微秒(microseconds)的時間，因此第6圖所例示的暫停抹除操作方法滿足暫停抹除指令對延遲時間的需求(約10微秒)。

【0050】

在進行步驟620暫停區塊上的抹除操作之前，控制器169可以在寄存器191中儲存一狀態指示器(status indicator)，其係用來顯示區塊上的抹除操作要被暫停的步驟。例如，狀態指示器可以顯示：抹除操作被暫停之前的步驟是預寫入程序(第3圖的步驟302)。狀態指示器可以顯示抹除操作被暫停之前正要被抹除的區段。狀態指示器也可以包括抹除操作被暫停之前，被施加至抹除區段之抹除脈衝的數目。在暫停完成之後，控制器可以由狀態指示器所顯示的步驟，重新繼續被暫停的抹除操作。

【0051】

第7圖係繪示在非揮法性記憶體陣列，例如第1圖和第2圖所繪示之記憶體175中的陣列160，上進行抹除和暫停抹除操作的方法流程圖。此記憶體陣列包括複數個記憶胞區塊。每一區塊可以被整合記憶體175的主系統所發出的抹除指令加以辨識。每個區塊包括複數個記憶胞區段。第7圖所繪示的方法可以藉由控制器169、偏壓安排供給電壓方塊168和記憶體175的其他構件來實施。在本案例中，在非揮法性記憶體陣列上進行抹除和暫停抹除操作的方法由步驟710開始。在步驟710中，控制器169會判斷記憶體175是否接收了(由整合記憶體175的主系統所發出的)抹除指令，用來辨識陣列160中複數個區塊中的其中一個區塊，例如第2圖所繪示的區塊#2。假如記憶體175接收了抹除指令，用來辨識陣列160中複數個區塊中的其中一個區塊。控制器169會(隨同記憶體175的其他構件)會抹除被辨識之區塊中的複數個區段(例如第2圖所繪示之區塊#2中的區段(0)到區段(15))。控制器169會促使位址解碼器161選擇位於被辨識之區塊中每一區段裏的記憶胞，並促使偏壓安排供給電壓方塊168施加抹除電壓，藉以降低區段中記憶胞的臨界電壓(例如，第4圖所述的內容)。

【0052】

控制器169也會判斷每一區段中是否有過度抹除的記憶胞。如第5圖所描述的內容，控制器169會驗證位於區段中的記憶胞是否具有低於第一抹除驗證位準EV的臨界電壓(例如第5圖的步驟512)。控制器169也會判斷區段中是否有過度抹除的記憶胞，其具有低於第二抹除驗證位準VL的臨界電壓(例如第5圖的步驟508和510)。第二抹除驗證位準VL低於第一抹除驗證位準EV。在步驟730中，控制器169會紀錄區段中的過度抹除記憶胞。例如，控制器169可以紀錄區段中的單一過度抹除記憶胞(例如，第5圖的步驟518所述，記錄快速記憶胞的位址)。

【0053】

在判斷區段中是否有過度抹除的記憶胞之後，控制器169可以促使偏壓安排供給電壓方塊168施加溫和寫入脈衝至區段(例如第5圖的步驟524)。在步驟740中，在施加溫和寫入脈衝至區段之前，控制器169會判斷記憶體175是否接收了暫停抹除指令。假如記憶體175接收暫停抹除指令是在施加溫和寫入脈衝被施加至區段之前，在步驟750中，控制器169會促使偏壓安排供給電壓方塊168施加更正脈衝至被記錄的記憶胞。如第6圖所述，更正脈衝會增加被記錄(被過度抹除)之記憶胞的臨界電壓。

【0054】

一種形成記憶體的方法，包括提供非揮發性記憶體陣列，其包括複數個記憶胞區塊，且每一區塊包括複數個記憶胞區段；以及提供控制邏輯，其係建構來針對抹除指令以辨識陣列中複數個區塊中的其中一個區塊，抹除被辨識區塊中複數個區段，並判斷每個區段中是否有過度抹除記憶胞。

【0055】

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

160‧‧‧記憶胞陣列

161‧‧‧位址解碼器

162‧‧‧導線

163‧‧‧頁面緩衝器

164‧‧‧導線

165‧‧‧匯流排

168‧‧‧偏壓安排供給電壓

169‧‧‧控制器

173‧‧‧導線

174‧‧‧週邊電路

175‧‧‧記憶體

191‧‧‧寄存器

Claims

【第1項】

一種記憶體電路，包括：
一非揮發性記憶體陣列，包括複數個記憶胞區塊，且每一該些記憶胞區塊(blocks of memory cells)包括複數個記憶胞區段(sectors of memory cells)；以及
一控制邏輯，建構來針對一抹除指令以辨識該揮發性記憶體陣列中複數個該些記憶胞區塊中的其中一個該記憶胞區塊，抹除被辨識的該記憶胞區塊中的複數個該些記憶胞區段，並判斷每一該些記憶胞區段中是否有過度抹除記憶胞(over-erased cells)。
【第2項】

如申請專利範圍第1項所述之記憶體電路，其中在判斷該些記憶胞區段中是否有該過度抹除記憶胞之後，該控制邏輯係建構來施加一溫和寫入脈衝(soft programing plus)至每一該些記憶胞區段；記錄該過度抹除記憶胞，並針對一暫停抹除指令，在施加該溫和寫入脈衝至該些記憶胞區段之前，對被記錄的該過度抹除記憶胞施加一更正脈衝(correction pulse)。
【第3項】

如申請專利範圍第2項所述之記憶體電路，其中該更正脈衝是為了增加被記錄的該過度抹除記憶胞的一臨界電壓；且在該記憶胞區段中只有單一個該過度抹除記憶胞被記錄。
【第4項】

如申請專利範圍第1項所述之記憶體電路，其中該控制邏輯係建構來施加一抹除偏壓來降低該些記憶胞區段中該些記憶胞的臨界電壓，以抹除每一該些記憶胞區段；並驗證位於該些記憶胞區段中的該些記憶胞是否具有低於一第一抹除驗證位準的一臨界電壓；該些過度抹除記憶胞係該記憶胞區段中的一記憶胞子集(subset)，具有低於一第二抹除驗證位準的一臨界電壓，且該第二抹除驗證位準低於該第一抹除驗證位準。
【第5項】

一種記憶體操作方法，包括:
針對一抹除指令(erase command)以辨識一非揮發性記憶體陣列中複數個記憶胞區塊中的其中一該記憶胞區塊，每一該些記憶胞區塊包括複數個記憶胞區段，抹除被辨識的該記憶胞區塊中複數個該些記憶胞區段，並判斷每一該些記憶胞區段中是否有過度抹除記憶胞。
【第6項】

如申請專利範圍第5項所述之記憶體操作方法，在判斷該些記憶胞區段中是否有該過度抹除記憶胞之後，更包括：
記錄該過度抹除記憶胞，並針對一暫停抹除指令，對被記錄的該過度抹除記憶胞施加一更正脈衝；以及
施加一溫和寫入脈衝至每一該些記憶胞區段
【第7項】

如申請專利範圍第6項所述之記憶體操作方法，其中該更正脈衝是為了增加被記錄的該些過度抹除記憶胞的臨界電壓；且在該記憶胞區段中只有單一個過度抹除記憶胞被記錄。
【第8項】

如申請專利範圍第5項所述之記憶體操作方法，更包括：
施加一抹除偏壓來降低該些記憶胞區段中該些記憶胞的臨界電壓，以抹除每一該些記憶胞區段；以及驗證位於每一該記憶胞區段中的該些記憶胞是否具有低於一第一抹除驗證位準的臨界電壓；其中該些過度抹除記憶胞係位於每一該記憶胞區段中的一記憶胞子集(subset of memory cells)，該些過度抹除記憶胞具有低於一第二抹除驗證位準的臨界電壓，且該第二抹除驗證位準低於該第一抹除驗證位準。
【第9項】

一種記憶體電路，包括：
一非揮發性記憶體陣列；以及
一控制邏輯，建構來:
針對一抹除指令以辨識該揮發性記憶體陣列中的一記憶胞區塊，執行一抹除操作，此抹除操作包括一抹除續列(erase sequence)，其係施加一抹除偏壓(erase bias)以降低該記憶胞區塊中複數個記憶胞的複數個臨界電壓，以及一抹除驗證程序(erase verify sequence)，其係用來判斷該記憶胞區塊中的該些記憶胞是否具有低於一第一抹除驗證位準的臨界電壓，並用來辨識該記憶胞區塊中具有低於一第二抹除驗證位準之一臨界電壓的一記憶胞。其中，該第二抹除驗證位準異於該第一抹除驗證位準；以及
針對一暫停抹除指令以執行一暫停抹除操作將該抹除操作暫停；該暫停抹除操作包括對已被辨識的該記憶胞施加一偏壓處理(bias arrangement)來降低已被辨識之該記憶胞的一臨界電壓，以及容許該控制邏輯在該記憶體陣列中執行另一操作。
【第10項】

如申請專利範圍第9項所述之記憶體電路，其中該抹除操作包括在該抹除續列之前的一預寫入程序(pre-program sequence)；以及在該抹除驗證續列之後施加一溫和寫入程序(soft program sequence)。
【第11項】

如申請專利範圍第9項所述之記憶體電路，其中
該抹除操作包括複數個週期(cycles)，每一該些週期包括施加該抹除續列和該抹除驗證序列至該記憶胞區塊的一對應該記憶胞區段，直到該記憶胞區塊的所有該些記憶胞區段被抹除為止；且該抹除操作包括在該抹除驗證續列之後，對該記憶胞區塊的每一該憶胞區區段施加一溫和寫入程序。
【第12項】

如申請專利範圍第9項所述之記憶體電路，其中該抹除驗證序列重覆地辨識位於該記憶胞區塊中具有低於該第二抹除驗證位準之臨界電壓的一記憶胞子集；並辨識位於該記憶胞區塊中具有低於該第二抹除驗證位準之該些記憶胞之中具有最低臨界電壓的該記憶胞子集。