KR20170097551A - 전자부품의 제조 방법 - Google Patents

전자부품의 제조 방법 Download PDF

Info

Publication number
KR20170097551A
KR20170097551A KR1020170007090A KR20170007090A KR20170097551A KR 20170097551 A KR20170097551 A KR 20170097551A KR 1020170007090 A KR1020170007090 A KR 1020170007090A KR 20170007090 A KR20170007090 A KR 20170007090A KR 20170097551 A KR20170097551 A KR 20170097551A
Authority
KR
South Korea
Prior art keywords
sheet
dielectric
covering
dielectric sheet
covering dielectric
Prior art date
Application number
KR1020170007090A
Other languages
English (en)
Other versions
KR101971870B1 (ko
Inventor
코지 모리야마
다이키 후쿠나가
히데아키 타나카
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170097551A publication Critical patent/KR20170097551A/ko
Application granted granted Critical
Publication of KR101971870B1 publication Critical patent/KR101971870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

적층된 복수의 유전체층과 복수의 내부전극층을 포함하고, 복수의 내부전극층이 측면에 노출되어 있는 칩을 준비하는 공정과, 복수의 피복용 유전체 시트를 서로 접합하여 유전체 적층 시트를 형성하는 공정(S7)과, 칩의 측면에 유전체 적층 시트를 붙이는 공정(S8)을 포함한다.

Description

전자부품의 제조 방법{METHOD FOR MANUFACTURING ELECTRONIC COMPONENT}
본 발명은 전자부품의 제조 방법에 관한 것이고, 특히 소형 전자부품의 제조 방법에 관한 것이다.
전자부품인 적층 세라믹 콘덴서의 구성을 개시한 선행문헌으로 일본 공개특허공보 소62-237714호가 있다. 특허문헌 1에 기재된 적층 세라믹 콘덴서에서는, 복수의 내부전극은 적층체의 각 측면에 대하여 각각 사이드 마진을 남기도록 형성되어 있다. 적층체의 사이드 마진을 구성하는 피복 유전체부는, 적층체의 미(未)소성 단계에서 적층체의 사이드 마진을 제외하는 부분인 칩에, 칩을 구성하는 세라믹 재료와 동일한 성분의 세라믹 슬러리가 부가됨으로써 형성된다. 피복 유전체부가 마련된 칩이 일체로 소성됨으로써 적층체가 형성된다. 사이드 마진의 두께는 200㎛ 이하이다.
최근, 적층 세라믹 콘덴서 등의 전자부품은 소형화 및 대용량화가 도모되고 있어, 사이드 마진의 박형화(薄型化)가 요구되고 있다. 사이드 마진을 얇게 함에 따라, 사이드 마진으로부터 적층체의 내부로 수분이 침입하기 쉬워진다. 따라서, 사이드 마진에서의 내습성을 높이기 위해, 사이드 마진을 구성하는 피복 유전체부에 포함되는 수지 성분을 적게 하여 세라믹 입자의 밀도를 높게 한 경우, 피복 유전체부의 점착성이 저하되어, 칩의 측면 전체에 피복 유전체부를 부착시키는 것이 곤란해진다. 칩의 측면에서 피복 유전체부가 부착되어 있지 않은 부분이 있는 경우, 사이드 마진에서의 내습성이 저하된다.
본 발명의 주된 목적은, 사이드 마진의 내습성의 저하를 억제하면서 사이드 마진을 박형화함으로써 전자부품의 소형화 및 대용량화를 도모할 수 있는, 전자부품의 제조 방법을 제공하는 것이다.
본 발명에 기초하는 전자부품의 제조 방법은, 적층된 복수의 유전체층과 복수의 내부전극층을 포함하고, 복수의 내부전극층이 측면에 노출되어 있는 칩을 준비하는 공정과, 복수의 피복용 유전체 시트를 서로 접합하여 유전체 적층 시트를 형성하는 공정과, 칩의 측면에 유전체 적층 시트를 붙이는 공정을 포함한다.
본 발명의 한 형태에서는, 유전체 적층 시트는 제1 피복용 유전체 시트와 제2 피복용 유전체 시트로 구성되어 있다. 유전체 적층 시트를 형성하는 공정에서, 제1 피복용 유전체 시트와 제2 피복용 유전체 시트를 제1 가압체와 제2 가압체로 협지(挾持)하여 가압함으로써, 서로 접합하여 유전체 적층 시트를 형성한다.
본 발명의 한 형태에서는, 제1 피복용 유전체 시트는 제2 피복용 유전체 시트보다 많은 수지 성분을 포함한다. 유전체 적층 시트를 붙이는 공정에서 제1 피복용 유전체 시트를 칩의 측면에 접촉시킨다.
본 발명의 한 형태에서는, 제1 가압체 및 제2 가압체 각각이 롤러이다.
본 발명의 한 형태에서는, 제1 가압체는 제1 피복용 유전체 시트 측에 위치하고 있다. 제2 가압체는 제2 피복용 유전체 시트 측에 위치하고 있다. 제1 가압체의 온도가 80℃ 이상 100℃ 이하이다.
본 발명의 한 형태에서는, 유전체 적층 시트를 형성하는 공정에서 제1 가압체 및 제2 가압체 각각은 축회전으로 30m/분 이하의 회전속도로 회전한다.
본 발명의 한 형태에서는, 제1 피복용 유전체 시트는 제1 수지 필름에 배접되어 있다. 제2 피복용 유전체 시트는 제2 수지 필름에 배접되어 있다. 제1 피복용 유전체 시트의 폭은 제2 피복용 유전체 시트의 폭보다 좁다. 유전체 적층 시트를 형성하는 공정에서, 제1 피복용 유전체 시트와 제2 피복용 유전체 시트를, 제1 가압체와 제2 가압체로 협지하여 가압한 후, 제2 수지 필름에 배접되어 있는 제2 피복용 유전체 시트와 접합된 제1 피복용 유전체 시트를 제1 수지 필름으로부터 박리시킨다.
본 발명에 의하면, 사이드 마진의 내습성의 저하를 억제하면서 사이드 마진을 박형화함으로써, 전자부품의 소형화 및 대용량화를 도모할 수 있다.
이 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부한 도면과 관련하여 이해되는 이 발명에 관한 다음 상세한 설명으로부터 분명해질 것이다.
도 1은 본 발명의 한 실시형태에 따른 전자부품의 제조 방법에 의해 제조되는 적층 세라믹 콘덴서의 외관을 나타내는 사시도이다.
도 2는 도 1의 적층 세라믹 콘덴서를 II-II선 화살표방향에서 본 단면도이다.
도 3은 도 1의 적층 세라믹 콘덴서를 III-III선 화살표방향에서 본 단면도이다.
도 4는 도 1의 적층 세라믹 콘덴서에 포함되는 적층체의 외관을 나타내는 사시도이다.
도 5는 도 1의 적층 세라믹 콘덴서에 포함되는 적층체의 주요부의 구성을 나타내는 사시도이다.
도 6은 본 발명의 한 실시형태에 따른 전자부품의 제조 방법을 나타내는 순서도이다.
도 7은 내부전극 패턴이 마련된 머더 시트의 구성을 나타내는 평면도이다.
도 8은 내부전극 패턴이 마련된 머더 시트를 적층한 상태를 나타내는 분해 측면도이다.
도 9는 유전체 블록이 분단되는 분단 라인을 나타내는 단면도이다.
도 10은 도 9의 유전체 블록을 화살표(X)방향에서 보아, 분단 라인을 나타내는 평면도이다.
도 11은 제1 피복용 유전체 시트와 제2 피복용 유전체 시트를 접합하여, 유전체 적층 시트를 형성하고 있는 상태를 나타내는 측면도이다.
도 12는 도 11의 제1 피복용 유전체 시트 및 제2 피복용 유전체 시트를 XII-XII선 화살표방향에서 본 단면도이다.
도 13은 탄성체 상에 올려 놓여진 유전체 적층 시트의 상방(上方)에서 복수의 칩을 유지판으로 유지하고 있는 상태를 나타내는 단면도이다.
도 14는 복수의 칩이 유전체 적층 시트에 프레스되어 있는 상태를 나타내는 단면도이다.
도 15는 유전체 적층 시트에 프레스된 복수의 칩이 끌어 올려진 상태를 나타내는 단면도이다.
이하, 본 발명의 한 실시형태에 따른 전자부품의 제조 방법에 대해, 도면을 참조하여 상세하게 설명한다. 또한, 이하에 나타내는 실시형태에서는 동일 또는 상당하는 부분에 대해 도면 중 동일 부호를 붙이고, 그 설명은 반복하지 않는다.
우선, 본 발명의 한 실시형태에 따른 전자부품의 제조 방법에 의해 제조되는 전자부품의 일례인 적층 세라믹 콘덴서의 구성에 대해 설명한다. 단, 전자부품은 적층 세라믹 콘덴서에 한정되지 않고, 적층 세라믹 인덕터 등이어도 된다.
도 1은 본 발명의 한 실시형태에 따른 전자부품의 제조 방법에 의해 제조되는 적층 세라믹 콘덴서의 외관을 나타내는 사시도이다. 도 2는 도 1의 적층 세라믹 콘덴서를 II-II선 화살표방향에서 본 단면도이다. 도 3은 도 1의 적층 세라믹 콘덴서를 III-III선 화살표방향에서 본 단면도이다. 도 4는 도 1의 적층 세라믹 콘덴서에 포함되는 적층체의 외관을 나타내는 사시도이다. 도 5는 도 1의 적층 세라믹 콘덴서에 포함되는 적층체의 주요부의 구성을 나타내는 사시도이다. 도 1~5에서는 후술하는 적층체의 길이방향을 L, 적층체의 폭방향을 W, 적층체의 적층방향을 T로 나타내고 있다.
도 1~5에 나타내는 바와 같이, 본 발명의 한 실시형태에 따른 전자부품의 제조 방법에 의해 제조되는 적층 세라믹 콘덴서(100)는, 적층체(110)와 제1 외부전극(121)과 제2 외부전극(122)을 포함하고 있다. 적층체(110)는 적층된 복수의 유전체층(130)과 복수의 내부전극층(140)을 포함한다.
적층체(110)는 대략 직방체상의 외형을 가지고 있다. 적층체(110)는, 적층방향(T)에서 마주보는 제1 주면(主面)(111) 및 제2 주면(112)과, 적층방향(T)에 직교하는 폭방향(W)에서 마주보는 제1 측면(113) 및 제2 측면(114)과, 적층방향(T) 및 폭방향(W) 양쪽에 직교하는 길이방향(L)에서 마주보는 제1 단면(端面)(115) 및 제2 단면(116)을 포함한다.
상기와 같이 적층체(110)는 대략 직방체상의 외형을 가지고 있지만, 각(角)부 및 능선부에 둥그스름함이 형성되어 있는 것이 바람직하다. 각부는 적층체(110)의 ３면이 교차하는 부분이고, 능선부는 적층체(110)의 2면이 교차하는 부분이다. 제1 주면(111), 제2 주면(112), 제1 측면(113), 제2 측면(114), 제1 단면(115) 및 제2 단면(116) 중 적어도 어느 하나의 면에 요철이 형성되어 있어도 된다.
도 1, 3에 나타내는 바와 같이, 적층체(110)는, 주요부(110a)와, 주요부(110a)의 한쪽의 측면(113a)을 덮어 제1 측면(113)을 규정하는 제1 피복부(110b)와, 주요부(110a)의 다른 쪽의 측면(114a)을 덮어 제2 측면(114)을 규정하는 제2 피복부(110c)로 구성되어 있다.
제1 피복부(110b)는, 주요부(110a)의 한쪽의 측면(113a)을 직접 덮는 제1 내측 피복부(150b)와, 제1 내측 피복부(150b)를 외측에서 덮는 제1 외측 피복부(151b)로 구성되어 있다.
제2 피복부(110c)는, 주요부(110a)의 다른 쪽의 측면(114a)을 직접 덮는 제2 내측 피복부(150c)와, 제2 내측 피복부(150c)를 외측에서 덮는 제2 외측 피복부(151c)로 구성되어 있다.
도 2에 나타내는 바와 같이, 적층체(110)는, 적층방향(T)에서 내층부와 1쌍의 외층부로 구분된다. 1쌍의 외층부 중 한쪽은 적층체(110)의 제1 주면(111)을 포함하는 부분이고, 제1 주면(111)과 제1 주면(111)에 가장 가까운 제1 내부전극층(141) 사이에 위치하는 유전체층(130)으로 구성되어 있다. 1쌍의 외층부 중 다른 쪽은 적층체(110)의 제2 주면(112)을 포함하는 부분이고, 제2 주면(112)과 제2 주면(112)에 가장 가까운 제2 내부전극층(142) 사이에 위치하는 유전체층(130)으로 구성되어 있다.
내층부는 1쌍의 외층부에 끼인 영역이다. 즉, 내층부는 외층부를 구성하지 않는 복수의 유전체층(130)과, 모든 내부전극층(140)으로 구성되어 있다.
복수의 유전체층(130)의 적층 매수는 100매 이상 500매 이하인 것이 바람직하다. 1쌍의 외층부 각각의 두께는 10㎛ 이상 30㎛ 이하인 것이 바람직하다. 내층부에 포함되는 복수의 유전체층(130) 각각의 두께는 0.2㎛ 이상 10㎛ 이하인 것이 바람직하다.
유전체층(130)은 Ba 또는 Ti를 포함하는 페로브스카이트형 화합물로 구성되어 있다. 유전체층(130)을 구성하는 재료로는 BaTiO3, CaTiO3, SrTiO3 또는 CaZrO3 등을 주성분으로 하는 유전체 세라믹스를 사용할 수 있다. 또한, 이들 주성분에 부성분으로 Mn 화합물, Mg 화합물, Si 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물, Al 화합물, V 화합물 또는 희토류 화합물 등이 첨가된 재료를 사용해도 된다.
복수의 내부전극층(140)은, 제1 외부전극(121)에 전기적으로 접속된 복수의 제1 내부전극층(141)과, 제2 외부전극(122)에 전기적으로 접속된 복수의 제2 내부전극층(142)을 포함한다.
복수의 내부전극층(140)의 적층 매수는 100매 이상 500매 이하인 것이 바람직하다. 복수의 내부전극층(140) 각각의 두께는 0.3㎛ 이상 2.0㎛ 이하인 것이 바람직하다. 복수의 내부전극층(140) 각각이 유전체층(130)을 빈틈없이 덮고 있는 피복률은 70% 이상 100% 이하인 것이 바람직하다.
내부전극층(140)을 구성하는 재료로는 Ni, Cu, Ag, Pd 및 Au로 이루어지는 군으로부터 선택되는 1종의 금속, 또는 이 금속을 포함하는 합금으로 구성되어 있고, 예를 들면 Ag와 Pd의 합금 등을 사용할 수 있다. 내부전극층(140)은 유전체층(130)에 포함되는 유전체 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다.
제1 내부전극층(141) 및 제2 내부전극층(142) 각각은, 제1 내부전극층(141) 및 제2 내부전극층(142)의 주면에 수직인 방향으로 봤을 때 대략 직사각형상이다. 제1 내부전극층(141)과 제2 내부전극층(142)은 적층체(110)의 적층방향(T)으로 등간격으로 교대로 배치되어 있다. 또한, 제1 내부전극층(141)과 제2 내부전극층(142)은 유전체층(130)을 사이에 끼워 서로 대향하도록 배치되어 있다. 제1 내부전극층(141) 및 제2 내부전극층(142) 각각은, 서로 대향하고 있는 대향전극부와, 대향전극부로부터 적층체(110)의 제1 단면(115) 측 또는 제2 단면(116) 측으로 인출되어 있는 인출전극부로 구성되어 있다. 대향전극부끼리의 사이에 유전체층(130)이 위치함으로써 정전 용량이 형성되어 있다. 이로써, 콘덴서의 기능이 생긴다.
적층체(110)에서는, 적층방향(T)에서 보아, 대향전극부와 제1 측면(113) 사이의 위치가 제1 사이드 마진, 대향전극부와 제2 측면(114) 사이의 위치가 제2 사이드 마진, 대향전극부와 제1 단면(115) 사이의 위치가 제1 엔드 마진, 대향전극부와 제2 단면(116) 사이의 위치가 제2 엔드 마진이다.
제1 사이드 마진은 제1 피복부(110b)에 의해 구성되어 있다. 제2 사이드 마진은 제2 피복부(110c)에 의해 구성되어 있다. 제1 엔드 마진은 복수의 제1 내부전극층(141) 각각의 인출전극부, 및 이들 인출전극부 각각에 인접하고 있는 복수의 유전체층(130)에 의해 구성되어 있다. 제2 엔드 마진은 복수의 제2 내부전극층(142) 각각의 인출전극부, 및 이들 인출전극부 각각에 인접하고 있는 복수의 유전체층(130)에 의해 구성되어 있다.
제1 외부전극(121)은, 적층체(110)의 제1 단면(115)으로부터 제1 주면(111), 제2 주면(112), 제1 측면(113) 및 제2 측면(114) 각각에 걸쳐 마련되어 있다. 제2 외부전극(122)은, 적층체(110)의 제2 단면(116)으로부터 제1 주면(111), 제2 주면(112), 제1 측면(113) 및 제2 측면(114) 각각에 걸쳐 마련되어 있다.
제1 외부전극(121) 및 제2 외부전극(122) 각각은, 하지(下地)전극층과, 하지전극층 상에 배치된 도금층을 포함한다. 하지전극층은 베이킹층, 수지층 및 박막층 중 적어도 하나를 포함한다.
베이킹층은 유리와 금속을 포함한다. 베이킹층에 포함되는 금속재료는 Ni, Cu, Ag, Pd 및 Au로 이루어지는 군으로부터 선택되는 1종의 금속, 또는 이 금속을 포함하는 합금으로 구성되어 있고, 예를 들면 Ag와 Pd의 합금 등을 사용할 수 있다. 베이킹층은 적층된 복수의 층으로 구성되어 있어도 된다. 베이킹층으로는 적층체(110)에 도전성 페이스트가 도포되어 베이킹된 층, 또는 내부전극층(140)과 동시에 소성된 층이어도 된다. 베이킹층의 두께는 10㎛ 이상 30㎛ 이하인 것이 바람직하다.
수지층은 도전성 입자와 열경화성 수지를 포함한다. 수지층이 마련되는 경우는 베이킹층이 마련되지 않고, 수지층이 적층체(110) 상에 직접 마련되어도 된다. 수지층은 적층된 복수의 층으로 구성되어 있어도 된다. 수지층의 두께는 10㎛ 이상 50㎛ 이하인 것이 바람직하다.
박막층은 스퍼터법 또는 증착법 등의 박막 형성법에 의해 형성된다. 박막층은 금속 입자가 퇴적된 1㎛ 이하의 층이다.
도금층을 구성하는 재료는 Ni, Cu, Ag, Pd, Au로 이루어지는 군으로부터 선택되는 1종의 금속, 또는 이 금속을 포함하는 합금으로 구성되어 있고, 예를 들면 Ag와 Pd의 합금 등을 사용할 수 있다.
도금층은 적층된 복수의 층으로 구성되어 있어도 된다. 이 경우, 도금층으로는 Ni 도금층 상에 Sn 도금층이 형성된 2층 구조인 것이 바람직하다. Ni 도금층은 하지전극층이 세라믹 전자부품을 실장할 때의 솔더에 의해 침식되는 것을 방지하는 기능을 가진다. Sn 도금층은 세라믹 전자부품을 실장할 때의 솔더와의 젖음성을 향상시켜, 세라믹 전자부품의 실장을 용이하게 하는 기능을 가진다. 도금층의 1층당 두께는 1㎛ 이상 10㎛ 이하인 것이 바람직하다.
적층 세라믹 콘덴서(100)에서 길이방향(L)의 외형 치수, 폭방향(W)의 외형 치수 및 적층방향(T)의 외형 치수 각각은, 예를 들면 1.6㎜×0.8㎜×0.8㎜, 1.0㎜×0.5㎜×0.5㎜, 0.6㎜×0.3㎜×0.3㎜, 0.4㎜×0.2㎜×0.2㎜, 또는 0.2㎜×0.1㎜×0.1㎜이다. 적층 세라믹 콘덴서(100)의 외형 치수는 마이크로미터를 이용함으로써, 또는 적층 세라믹 콘덴서(100)를 현미경에 의해 관찰함으로써 측정할 수 있다.
이하, 본 발명의 한 실시형태에 따른 전자부품의 제조 방법에 대해 도면을 참조하여 설명한다. 도 6은 본 발명의 한 실시형태에 따른 전자부품의 제조 방법을 나타내는 순서도이다.
도 6에 나타내는 바와 같이, 본 발명의 한 실시형태에 따른 전자부품의 제조 방법에 의해 적층 세라믹 콘덴서(100)를 제조할 때에, 우선 세라믹 유전체 슬러리가 조제된다(공정(S1)). 구체적으로는 세라믹 유전체 분말, 첨가 분말, 바인더 수지 및 용해액 등이 분산 혼합되고, 이로써 세라믹 유전체 슬러리가 조제된다. 세라믹 유전체 슬러리는 용제계 또는 수계의 어느 것이어도 된다. 세라믹 유전체 슬러리를 수계 도료로 하는 경우, 수용성 바인더 및 분산제 등과 물에 용해시킨 유전체 원료를 혼합함으로써 세라믹 유전체 슬러리를 조제한다.
다음으로, 세라믹 유전체 시트가 형성된다(공정(S2)). 구체적으로는 세라믹 유전체 슬러리가 캐리어 필름 상에서 다이 코터, 그라비어 코터 또는 마이크로 그라비어 코터 등을 이용하여 시트 형상으로 성형되어 건조됨으로써, 세라믹 유전체 시트가 형성된다. 세라믹 유전체 시트의 두께는 적층 세라믹 콘덴서(100)의 소형화 및 고용량화의 관점에서 3㎛ 이하인 것이 바람직하다.
다음으로, 머더 시트가 형성된다(공정(S3)). 구체적으로는 세라믹 유전체 시트에 도전성 페이스트가 소정 패턴을 가지도록 도포됨으로써, 세라믹 유전체 시트 상에 소정 내부전극 패턴이 마련된 머더 시트가 형성된다. 도전성 페이스트의 도포 방법으로는 스크린 인쇄법, 잉크젯법 또는 그라비어 인쇄법 등을 이용할 수 있다. 내부전극 패턴의 두께는 적층 세라믹 콘덴서(100)의 소형화 및 고용량화의 관점에서 1.5㎛ 이하인 것이 바람직하다. 또한, 머더 시트로는 내부전극 패턴을 가지는 머더 시트 외에, 상기 공정(S3)을 거치지 않은 세라믹 유전체 시트도 준비된다.
도 7은 내부전극 패턴이 마련된 머더 시트의 구성을 나타내는 평면도이다. 도 7에 나타내는 바와 같이, 머더 시트에서는 세라믹 유전체 시트(130g) 상에 띠 형상의 내부전극 패턴(140g)이 서로 간격을 두고 등(等)피치로 마련되어 있다.
도 6에 나타내는 바와 같이, 복수의 머더 시트가 적층된다(공정(S4)). 구체적으로는 내부전극 패턴이 형성되어 있지 않고, 세라믹 유전체 시트(130g)로만 이루어지는 머더 시트가 소정 매수 적층된다. 그 위에 내부전극 패턴(140g)이 마련된 머더 시트가, 길이방향(L)에서 반(半)피치 어긋나게 하여 소정 매수 적층된다.
도 8은 내부전극 패턴이 마련된 머더 시트를 적층한 상태를 나타내는 분해 측면도이다. 도 8에 나타내는 바와 같이, 머더 시트가 길이방향(L)에서 반피치 어긋나게 하여 적층됨으로써, 내부전극 패턴(140g)이 반피치씩 어긋난 상태로 적층된다. 구체적으로는 제1 내부전극층(141)이 되는 제1 내부전극 패턴(141g)과, 제2 내부전극층(142)이 되는 제2 내부전극 패턴(142g)이, 길이방향(L)에서 반피치씩 어긋난 상태로 적층된다.
또한, 그 위에 내부전극 패턴이 형성되어 있지 않고, 세라믹 유전체 시트(130g)로만 이루어지는 머더 시트가 소정 매수 적층된다. 이로써, 머더 시트군이 구성된다.
다음으로, 머더 시트군이 압착됨으로써 유전체 블록이 형성된다(공정(S5)). 구체적으로는 정수압 프레스 또는 강체 프레스에 의해 머더 시트군이 적층방향으로 가압되어 압착됨으로써, 유전체 블록이 형성된다.
다음으로, 유전체 블록이 분단되어 칩이 형성된다(공정(S6)). 구체적으로는 프레스 커팅, 다이싱 또는 레이저 커팅에 의해 유전체 블록이 매트릭스 형상으로 분단되어, 복수의 칩으로 개편화된다. 칩은 후술하는 바와 같이 소성됨으로써 주요부(110a)가 된다.
도 9는 유전체 블록이 분단되는 분단 라인을 나타내는 단면도이다. 도 10은 도 9의 유전체 블록을 화살표(X)방향에서 보아, 분단 라인을 나타내는 평면도이다. 도 9에서는 길이방향(L) 및 적층방향(T) 각각을 따르는 절단면을 나타내고 있다.
도 9, 10에 나타내는 바와 같이, 길이방향(L)에서 등간격으로 분단 라인(L10)과 분단 라인(L11)이 교대로 마련된다. 분단 라인(L10)에서 제1 내부전극 패턴(141g)이 분단된다. 분단 라인(L11)에서 제2 내부전극 패턴(142g)이 분단된다. 폭방향(W)에서 등간격으로 분단 라인(L20)이 마련된다. 분단 라인(L10)과 분단 라인(L11)과 서로 인접하는 2개의 분단 라인(L20)에 의해 둘러싸인 부분이 하나의 칩이 된다.
칩의 한쪽의 단면에 제1 내부전극 패턴(141g)의 단부(端部)가 노출되고, 칩의 다른 쪽의 단면에 제2 내부전극 패턴(142g)의 단부가 노출되며, 칩의 양쪽의 측면에 제1 내부전극 패턴(141g) 및 제2 내부전극 패턴(142g) 각각의 측부가 노출되어 있다.
다음으로, 제1 피복용 유전체 시트와 제2 피복용 유전체 시트를 접합하여 유전체 적층 시트를 형성한다(공정(S7)). 도 11은 제1 피복용 유전체 시트와 제2 피복용 유전체 시트를 접합하여, 유전체 적층 시트를 형성하고 있는 상태를 나타내는 측면도이다. 도 12는 도 11의 제1 피복용 유전체 시트 및 제2 피복용 유전체 시트를 XII-XII선 화살표방향에서 본 단면도이다.
제1 피복용 유전체 시트는, 후술하는 바와 같이 제1 내측 피복부(150b) 및 제2 내측 피복부(150c)를 구성한다. 제2 피복용 유전체 시트는, 후술하는 바와 같이 제1 외측 피복부(151b) 및 제2 외측 피복부(151c)를 구성한다.
도 11에 나타내는 바와 같이, 본 실시형태에서는, 제1 피복용 유전체 시트(150g)는 장척(長尺)의 제1 수지 필름(160)에 배접되어 있다. 제2 피복용 유전체 시트(151g)는 장척의 제2 수지 필름(161)에 배접되어 있다.
제1 피복용 유전체 시트(150g)는, 세라믹 유전체 슬러리가 제1 수지 필름(160) 상에서 다이 코터, 그라비어 코터 또는 마이크로 그라비어 코터 등을 이용하여 시트 형상으로 성형되어 건조됨으로써 형성된다. 제1 피복용 유전체 시트(150g)의 두께는 1㎛ 이상 5㎛ 이하인 것이 바람직하다.
제2 피복용 유전체 시트(151g)는, 세라믹 유전체 슬러리가 제2 수지 필름(161) 상에서 다이 코터, 그라비어 코터 또는 마이크로 그라비어 코터 등을 이용하여 시트 형상으로 성형되어 건조됨으로써 형성된다. 제2 피복용 유전체 시트(151g)의 두께는 4㎛ 이상 20㎛ 이하인 것이 바람직하다.
또한, 제2 피복용 유전체 시트(151g)는, 바인더 수지를 많이 포함하는 제1 피복용 유전체 시트(150g)보다 두꺼운 쪽이, 사이드 마진의 내습성을 확보할 수 있기 때문에 바람직하다. 또한, 제1 피복용 유전체 시트(150g) 및 제2 피복용 유전체 시트(151g)의 제작에 사용되는 세라믹 유전체 슬러리는, 주요부(110a)의 유전체층(130)이 되는 세라믹 유전체 시트의 제작에 사용되는 세라믹 유전체 슬러리와는 다른 성분을 포함하고 있어도 된다.
도 12에 나타내는 바와 같이, 제1 피복용 유전체 시트(150g)의 폭(W1)은 제2 피복용 유전체 시트(151g)의 폭(W2)보다 좁다.
제1 피복용 유전체 시트(150g) 및 제2 피복용 유전체 시트(151g) 각각의 재료가 되는 세라믹 유전체 슬러리는, 상기의 공정(S1)과 동일한 방법에 의해 조정되며, 바인더로서 폴리비닐부티랄 또는 폴리비닐알코올을 포함한다.
제1 피복용 유전체 시트(150g)는 제2 피복용 유전체 시트(151g)보다 많은 바인더 수지를 포함한다. 이로써, 제1 피복용 유전체 시트(150g)의 점착성은 제2 피복용 유전체 시트(151g)의 점착성보다 높다. 또한, 제2 피복용 유전체 시트(151g)에서의 세라믹 입자의 밀도는, 제1 피복용 유전체 시트(150g)에서의 세라믹 입자의 밀도보다 높다.
도 11에 나타내는 바와 같이, 본 실시형태에서는 제1 수지 필름(160)에 배접된 제1 피복용 유전체 시트(150g)가 감겨 있는 롤(R1)과, 제2 수지 필름(161)에 배접된 제2 피복용 유전체 시트(151g)가 감겨 있는 롤(R2)이 준비된다.
롤(R1)에서 공급된 제1 수지 필름(160)에 배접된 제1 피복용 유전체 시트(150g)와, 롤(R2)에서 공급된 제2 수지 필름(161)에 배접된 제2 피복용 유전체 시트(151g)는, 도 11, 12에 나타내는 바와 같이, 제1 가압체(170)와 제2 가압체(171)로 협지되어 가압된다. 제1 가압체(170)는 제1 수지 필름(160)과 접촉하고, 제2 가압체(171)는 제2 수지 필름(161)과 접촉한다. 즉, 제1 가압체(170)는 제1 피복용 유전체 시트(150g) 측에 위치하고 있다. 제2 가압체(171)는 제2 피복용 유전체 시트(151g) 측에 위치하고 있다.
본 실시형태에서는, 제1 가압체(170)는 금속제 롤러이다. 제2 가압체(171)는 금속제 롤러의 외주면이 실리콘 고무 등의 탄성체에 의해 덮여 구성되어 있다. 단, 제1 가압체(170)는 금속제 롤러에 한정되지 않고, 금속제 평판이어도 된다. 제2 가압체(171)는, 금속제 평판의 표면이 실리콘 고무 등의 탄성체에 의해 덮여 구성되어 있어도 된다.
제1 가압체(170) 및 제2 가압체(171) 각각은 축회전으로 30m/분 이하의 회전속도로 회전한다. 제1 가압체(170)는 화살표(1)로 나타내는 바와 같이, 좌회전으로 회전한다. 제2 가압체(171)는 화살표(2)로 나타내는 바와 같이, 우회전으로 회전한다. 제1 가압체(170)의 온도는 80℃ 이상 100℃ 이하이다. 제1 가압체(170)에는 도시하지 않은 히터가 마련되어 있다. 제1 가압체(170) 및 제2 가압체(171) 각각에는 도시하지 않은 모터가 접속되어 있다.
제1 수지 필름(160)에 배접된 제1 피복용 유전체 시트(150g) 및 제2 수지 필름(161)에 배접된 제2 피복용 유전체 시트(151g)는, 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)가 서로 접촉된 상태에서 제1 가압체(170)와 제2 가압체(171)로 협지됨으로써, 도 12에 나타내는 바와 같이 제1 가압체(170)로부터 화살표(1p)로 나타내는 바와 같이 가압되고, 제2 가압체(171)로부터 화살표(2p)로 나타내는 바와 같이 가압된다. 제1 가압체(170)와 제2 가압체(171) 사이에 작용하는 선압(線壓)은 150N/㎝ 이상 300N/㎝ 이하인 것이 바람직하다.
상기와 같이, 제1 피복용 유전체 시트(150g)의 폭(W1)이 제2 피복용 유전체 시트(151g)의 폭(W2)보다 좁음으로써, 폭방향에서 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)의 서로의 위치가 어긋난 경우에도, 폭방향에서의 제1 피복용 유전체 시트(150g)의 전체를 제2 피복용 유전체 시트(151g)에 프레스하기 쉽게 할 수 있다. 폭방향에서의 제1 피복용 유전체 시트(150g)의 전체를 제2 피복용 유전체 시트(151g)에 프레스함으로써, 제1 피복용 유전체 시트(150g)의 미가압 부분이 없어져, 제2 피복용 유전체 시트(151g)로부터 제1 피복용 유전체 시트(150g)가 박리되는 것을 억제할 수 있다.
제1 가압체(170)와 제2 가압체(171)로 협지하여 가압한 후, 제2 수지 필름(161)에 배접되어 있는 제2 피복용 유전체 시트(151g)와 접합된 제1 피복용 유전체 시트(150g)를, 화살표(3)로 나타내는 바와 같이 제1 수지 필름(160)으로부터 박리시킨다.
그 결과, 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)가 서로 접합되어 구성된 유전체 적층 시트가 제2 수지 필름(161)에 배접된 상태로 감긴 롤(R3)과, 제1 수지 필름(160)이 감긴 롤(R4)이 형성된다.
본 실시형태에서는 2매의 피복용 유전체 시트를 서로 접합하여 유전체 적층 시트를 구성하고 있지만, 이것에 한정되지 않고 상기의 공정(S7)을 복수 회 반복함으로써, 3매 이상의 피복용 유전체 시트를 서로 접합하여 유전체 적층 시트를 구성해도 된다.
다음으로, 칩의 측면에 유전체 적층 시트를 붙인다(공정(S8)). 도 13은 탄성체 상에 올려 놓여진 유전체 적층 시트의 상방에서 복수의 칩을 유지판으로 유지하고 있는 상태를 나타내는 단면도이다.
도 13에 나타내는 바와 같이, 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)로 구성되어 있는 유전체 적층 시트는, 제2 수지 필름(161)으로부터 박리시켜진 후, 탄성체(93) 상에 올려 놓여진다. 탄성체(93)는 테이블(91) 상에 올려 놓여져 있다. 또한, 유전체 적층 시트가 얇아 다루기 어려운 경우, 유전체 적층 시트를 다루기 쉽게 하기 위해, 제2 수지 필름(161)이 유전체 적층 시트에 부착된 상태인 채로 탄성체(93) 상에 올려 놓아도 된다.
복수의 칩(110ag) 각각은, 유지판(90)의 하면(下面)에 붙여진 발포 박리 시트(92)에 서로 간격을 두고 붙여져 있다. 복수의 칩(110ag) 각각의 다른 쪽의 측면이 발포 박리 시트(92)와 접하고 있다. 복수의 칩(110ag) 각각의 한쪽의 측면이 유전체 적층 시트와 대향하고 있다. 복수의 칩(110ag) 각각의 한쪽의 측면에는 접착제(80)가 도포되어 있다. 단, 복수의 칩(110ag) 각각의 한쪽의 측면에 반드시 접착제(180)가 도포되어 있지 않아도 된다.
다음으로, 유지판(90)이 화살표(4)로 나타내는 바와 같이 하강시켜짐으로써, 복수의 칩(110ag) 각각이 유전체 적층 시트에 프레스된다. 도 14는 복수의 칩이 유전체 적층 시트에 프레스되어 있는 상태를 나타내는 단면도이다. 도 14에 나타내는 바와 같이, 복수의 칩(110ag) 각각은, 상기 복수의 칩(110ag)에 유전체 적층 시트를 사이에 끼워 간접적으로 접촉하는 부분의 탄성체(93)가 각각 그 근방에서 탄성 변형하는 정도의 프레싱력(力)으로 유전체 적층 시트에 프레스된다.
이로써, 유전체 적층 시트에서 복수의 칩(110ag)과 탄성체(93)에 의해 끼워진 부분이 복수의 칩(110ag)의 한쪽의 측면에 각각 압착된다. 또한, 복수의 칩(110ag)의 한쪽의 측면을 둘러싸는 능선부에서 전단력이 유전체 적층 시트에 작용함으로써 유전체 적층 시트가 펀칭된다.
도 15는 유전체 적층 시트에 프레스된 복수의 칩이 끌어 올려진 상태를 나타내는 단면도이다. 도 15에 나타내는 바와 같이, 유지판(90)이 화살표(5)로 나타내는 바와 같이 상승시켜짐에 따라, 복수의 칩(110ag) 각각이 유전체 적층 시트로부터 끌어 올려진다.
이 상태에서, 유전체 적층 시트의 펀칭된 부분이 칩(110ag)의 한쪽의 측면에 붙여져 있다. 상기와 동일한 방법으로 칩(110ag)의 다른 쪽의 측면에 유전체 적층 시트를 붙일 수 있다. 유전체 적층 시트 중 제1 피복용 유전체 시트(150g)가 칩(110ag)의 양쪽의 측면에 접촉되어 있다.
다음으로, 유전체 적층 시트가 칩에 압착됨으로써 피복 칩이 형성된다(공정(S9)). 구체적으로는 제1 피복용 유전체 시트(150g) 및 제2 피복용 유전체 시트(151g)를, 가열된 테이블(91)에서 유지한 상태로 칩(110ag) 측으로 가압함으로써, 제1 피복용 유전체 시트(150g) 및 제2 피복용 유전체 시트(151g)가 칩(110ag)에 열압착되어, 도 4에 나타내는 적층체(110)가 되는 피복 칩이 형성된다.
다음으로, 피복 칩의 배럴 연마가 실시된다(공정(S10)). 구체적으로는 피복 칩이, 배럴이라고 불리는 작은 상자 내에 유전체 재료보다 경도가 높은 미디어 볼과 함께 봉입되어, 상기 배럴을 회전시킴으로써 피복 칩의 연마가 실시된다. 이로써, 피복 칩의 각부 및 능선부에 둥그스름함이 형성된다.
다음으로, 피복 칩의 소성이 실시된다(공정(S11)). 구체적으로는 피복 칩이 가열되고, 이로써 피복 칩에 포함되는 유전체 재료 및 도전성 재료가 소성되어 적층체(110)가 형성된다. 소성됨으로써, 제1 피복용 유전체 시트(150g)는 제1 내측 피복부(150b) 및 제2 내측 피복부(150c)가 된다. 소성됨으로써, 제2 피복용 유전체 시트(151g)는 제1 외측 피복부(151b) 및 제2 외측 피복부(151c)가 된다. 소성 온도는 유전체 재료 및 도전성 재료에 대응하여 적절히 설정된다.
다음으로, 제1 외부전극(121) 및 제2 외부전극(122)이 형성된다(공정(S12)). 예를 들면, 적층체(110)에서의 제1 단면(115)을 포함하는 단부 및 제2 단면(116)을 포함하는 단부의 양쪽에 도포된 도전 페이스트가 소성됨으로써 하지전극층이 형성되고, 하지전극층에 Ni 도금 및 Sn 도금이 이 순으로 입혀져 도금층이 형성됨으로써, 적층체(110)의 외표면 상에 제1 외부전극(121) 및 제2 외부전극(122)이 형성된다.
상술한 일련의 공정을 거침으로써 적층 세라믹 콘덴서(100)를 제조할 수 있다.
본 실시형태에 따른 전자부품의 제조 방법에 의해 제조된 적층 세라믹 콘덴서(100)는, 제1 피복용 유전체 시트(150g) 및 제2 피복용 유전체 시트(151g)로 이루어지는 유전체 적층 시트를 칩의 측면에 붙임으로써, 제1 피복용 유전체 시트(150g)와 칩의 밀착성을 확보하여 칩의 측면 전체에 유전체 적층 시트를 부착시켜 사이드 마진의 내습성의 저하를 억제할 수 있다. 또한, 제2 피복용 유전체 시트(151g)의 세라믹 입자의 밀도가 높은 것에 의해서도 사이드 마진의 내습성의 저하를 억제할 수 있다.
상기와 같이, 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)의 특성을 서로 다르게 함으로써, 사이드 마진의 내습성의 저하를 억제하면서 유전체 적층 시트를 박형화할 수 있다. 그 결과, 적층체(110)의 사이드 마진을 박형화할 수 있다. 이로써, 적층 세라믹 콘덴서(100)를 소형화할 수 있다. 또한, 적층체(110)의 주요부(110a)의 폭을 크게 함으로써, 내부전극층(140)끼리의 대향 면적을 늘려 적층 세라믹 콘덴서(100)를 대용량화할 수 있다.
여기서, 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)를 서로 접합하여 유전체 적층 시트를 형성할 때의 조건을 검증한 실험예에 대해 설명한다.
(실험예)
실험 조건으로, 제1 가압체(170)의 온도, 제1 가압체(170) 및 제2 가압체(171) 각각의 회전속도, 및 제1 가압체(170)와 제2 가압체(171) 사이에 작용하는 선압 각각을 변화시키고, 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)의 접합의 안정성을 검증했다. 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)의 접합의 안정성으로는 접합 계면에 박리되어 있는 부분이 인정되지 않는 경우를 양(良), 접합 계면에 박리되어 있는 부분이 약간 인정된 경우를 가(可), 접합 계면이 전체적으로 박리되어 있는 경우를 불가(不可)로 하여 판정했다.
Figure pat00001
표 1은 실험 결과를 정리한 표이다. 표 1에 나타내는 바와 같이, 제1 가압체(170)의 온도가 80℃ 이상 100℃ 이하의 범위이면서, 제1 가압체(170) 및 제2 가압체(171) 각각의 회전속도가 30m/분 이하이면서, 제1 가압체(170)와 제2 가압체(171) 사이에 작용하는 선압이 150N/㎝ 이상 300N/㎝ 이하의 범위인 경우에, 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)의 접합의 안정성이 양이었다.
상기의 조건을 충족하도록 제1 피복용 유전체 시트(150g)와 제2 피복용 유전체 시트(151g)를 서로 접합하여 유전체 적층 시트를 형성함으로써, 사이드 마진의 내습성의 저하를 안정적으로 억제할 수 있다.
본 발명의 실시형태에 대해 설명했지만, 이번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타내고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (7)

  1. 적층된 복수의 유전체층과 복수의 내부전극층을 포함하고, 상기 복수의 내부전극층이 측면에 노출되어 있는 칩을 준비하는 공정과,
    복수의 피복용 유전체 시트를 서로 접합하여 유전체 적층 시트를 형성하는 공정과,
    상기 칩의 측면에 상기 유전체 적층 시트를 붙이는 공정을 포함하는 것을 특징으로 하는 전자부품의 제조 방법.
  2. 제1항에 있어서,
    상기 유전체 적층 시트는 제1 피복용 유전체 시트와 제2 피복용 유전체 시트로 구성되어 있고,
    상기 유전체 적층 시트를 형성하는 공정에 있어서, 상기 제1 피복용 유전체 시트와 상기 제2 피복용 유전체 시트를 제1 가압체와 제2 가압체로 협지(挾持)하여 가압함으로써, 서로 접합하여 상기 유전체 적층 시트를 형성하는 것을 특징으로 하는 전자부품의 제조 방법.
  3. 제2항에 있어서,
    상기 제1 피복용 유전체 시트는 상기 제2 피복용 유전체 시트보다 많은 수지 성분을 포함하고,
    상기 유전체 적층 시트를 붙이는 공정에 있어서, 상기 제1 피복용 유전체 시트를 상기 칩의 상기 측면에 접촉시키는 것을 특징으로 하는 전자부품의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 가압체 및 상기 제2 가압체 각각이 롤러인 것을 특징으로 하는 전자부품의 제조 방법.
  5. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 제1 가압체는 제1 피복용 유전체 시트 측에 위치하고,
    상기 제2 가압체는 제2 피복용 유전체 시트 측에 위치하며,
    상기 제1 가압체의 온도가 80℃ 이상 100℃ 이하인 것을 특징으로 하는 전자부품의 제조 방법.
  6. 제4항에 있어서,
    상기 유전체 적층 시트를 형성하는 공정에 있어서, 상기 제1 가압체 및 상기 제2 가압체 각각은, 축회전으로 30m/분 이하의 회전속도로 회전하는 것을 특징으로 하는 전자부품의 제조 방법.
  7. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 제1 피복용 유전체 시트는 제1 수지 필름에 배접되어 있고,
    상기 제2 피복용 유전체 시트는 제2 수지 필름에 배접되어 있으며,
    상기 제1 피복용 유전체 시트의 폭은 상기 제2 피복용 유전체 시트의 폭보다 좁고,
    상기 유전체 적층 시트를 형성하는 공정에 있어서, 상기 제1 피복용 유전체 시트와 상기 제2 피복용 유전체 시트를, 상기 제1 가압체와 상기 제2 가압체로 협지하여 가압한 후, 상기 제2 수지 필름에 배접되어 있는 상기 제2 피복용 유전체 시트와 접합된 상기 제1 피복용 유전체 시트를 상기 제1 수지 필름으로부터 박리시키는 것을 특징으로 하는 전자부품의 제조 방법.
KR1020170007090A 2016-02-18 2017-01-16 전자부품의 제조 방법 KR101971870B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-028668 2016-02-18
JP2016028668A JP6500801B2 (ja) 2016-02-18 2016-02-18 電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20170097551A true KR20170097551A (ko) 2017-08-28
KR101971870B1 KR101971870B1 (ko) 2019-04-24

Family

ID=59646438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170007090A KR101971870B1 (ko) 2016-02-18 2017-01-16 전자부품의 제조 방법

Country Status (3)

Country Link
JP (1) JP6500801B2 (ko)
KR (1) KR101971870B1 (ko)
CN (1) CN107093530B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121223A (ko) * 2018-11-19 2019-10-25 삼성전기주식회사 커패시터 부품 및 그 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7304686B2 (ja) * 2018-09-10 2023-07-07 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP7328749B2 (ja) * 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7306051B2 (ja) 2019-05-16 2023-07-11 株式会社村田製作所 電子部品の製造方法
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116131A (ko) 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116132A (ko) 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102671970B1 (ko) 2019-08-16 2024-06-05 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102671969B1 (ko) 2019-08-16 2024-06-05 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7176494B2 (ja) * 2019-08-28 2022-11-22 株式会社村田製作所 積層型電子部品
JP7404377B2 (ja) * 2019-08-30 2023-12-25 株式会社村田製作所 フィルムコンデンサ
JP7192741B2 (ja) 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US11373810B2 (en) 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11367573B2 (en) 2019-12-27 2022-06-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11508524B2 (en) 2019-12-27 2022-11-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11450484B2 (en) 2019-12-27 2022-09-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102575247B1 (ko) 2019-12-27 2023-09-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084284A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP7484047B2 (ja) 2020-01-28 2024-05-16 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2022075308A (ja) 2020-11-06 2022-05-18 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR20230090738A (ko) 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001721A (ja) * 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244405A (ja) * 1985-08-22 1987-02-26 三菱電機株式会社 セラミツクグリ−ンシ−トのラミネ−ト装置
JPH06175516A (ja) * 1992-12-07 1994-06-24 Fuji Xerox Co Ltd 画像形成方法及びその装置
JPH08273973A (ja) * 1995-03-29 1996-10-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP5169316B2 (ja) * 2008-03-04 2013-03-27 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP4788752B2 (ja) * 2008-10-01 2011-10-05 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
WO2014178134A1 (ja) * 2013-05-01 2014-11-06 小島プレス工業株式会社 フィルムコンデンサ
JP6179480B2 (ja) * 2013-09-20 2017-08-16 株式会社村田製作所 コンデンサ素子の製造方法および製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001721A (ja) * 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121223A (ko) * 2018-11-19 2019-10-25 삼성전기주식회사 커패시터 부품 및 그 제조 방법
US11355286B2 (en) 2018-11-19 2022-06-07 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor component

Also Published As

Publication number Publication date
CN107093530B (zh) 2019-10-01
JP6500801B2 (ja) 2019-04-17
CN107093530A (zh) 2017-08-25
KR101971870B1 (ko) 2019-04-24
JP2017147358A (ja) 2017-08-24

Similar Documents

Publication Publication Date Title
KR101971870B1 (ko) 전자부품의 제조 방법
JP5751080B2 (ja) 積層セラミック電子部品
KR101699388B1 (ko) 적층 세라믹 콘덴서
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
US20240312712A1 (en) Electronic component
JP5532027B2 (ja) 積層セラミック電子部品およびその製造方法
US20170271083A1 (en) Electronic component and method for manufacturing electronic component
KR101486979B1 (ko) 적층 세라믹 전자부품의 제조방법
KR101982513B1 (ko) 적층 세라믹 전자 부품
JP7359258B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US10453615B2 (en) Method for manufacturing multilayer ceramic electronic component
JP7234951B2 (ja) 積層セラミックコンデンサ
KR102412702B1 (ko) 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법
JP2017195329A (ja) 積層セラミック電子部品
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP2012009679A (ja) セラミック電子部品及びその製造方法
KR20190006883A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
KR101938562B1 (ko) 적층 세라믹 전자부품
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
JP2017118003A (ja) 積層セラミック電子部品
JP2022053270A (ja) 積層セラミックコンデンサ
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018160500A (ja) 電子部品の製造方法
KR102609156B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20170138040A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant