CN107093530A - 电子部件的制造方法 - Google Patents
电子部件的制造方法 Download PDFInfo
- Publication number
- CN107093530A CN107093530A CN201710023519.5A CN201710023519A CN107093530A CN 107093530 A CN107093530 A CN 107093530A CN 201710023519 A CN201710023519 A CN 201710023519A CN 107093530 A CN107093530 A CN 107093530A
- Authority
- CN
- China
- Prior art keywords
- coated
- dielectric
- dielectric sheet
- thin slice
- press body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 36
- 238000010030 laminating Methods 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 description 36
- 239000010408 film Substances 0.000 description 26
- 239000003985 ceramic capacitor Substances 0.000 description 22
- 230000005611 electricity Effects 0.000 description 19
- 238000000576 coating method Methods 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 13
- 239000000203 mixture Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000002002 slurry Substances 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 10
- 229920001971 elastomer Polymers 0.000 description 9
- 239000000806 elastomer Substances 0.000 description 9
- 239000003792 electrolyte Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910001316 Ag alloy Inorganic materials 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004840 adhesive resin Substances 0.000 description 3
- 229920006223 adhesive resin Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000037237 body shape Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005187 foaming Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- -1 rare-earth compounds Chemical class 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 229910002976 CaZrO3 Inorganic materials 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000006166 lysate Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 125000000383 tetramethylene group Chemical group [H]C([H])([*:1])C([H])([H])C([H])([H])C([H])([H])[*:2] 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及电子部件的制造方法。具备如下工序：准备包含层叠的多个电介质层和多个内部电极层、且多个内部电极层在侧面露出的芯片的工序；使多个被覆用电介质薄片相互贴合来形成电介质层叠薄片的工序(S7)；和在芯片的侧面贴合电介质层叠薄片的工序(S8)。
Description
技术领域
本发明涉及电子部件的制造方法，特别涉及小型的电子部件的制造方法。
背景技术
作为公开了电子部件的层叠陶瓷电容器的构成的现有文献，有特开昭62-237714号公报。在专利文献1记载的层叠陶瓷电容器中，相对于层叠体的各侧面分别留有侧边余裕(margin)那样形成多个内部电极。在层叠体的未烧成阶段，在除了层叠体的侧边余裕以外的部分即芯片附加与构成芯片的陶瓷材料相同成分的陶瓷浆料，由此形成构成层叠体的侧边余裕的被覆电介质部。通过将设置被覆电介质部的芯片一体烧成来形成层叠体。侧边余裕的厚度为200μm以下。
近年来，层叠陶瓷电容器等电子部件谋求小型化以及大电容化，寻求侧边余裕的薄型化。随着减薄侧边余裕，水分变得易于从侧边余裕浸入到层叠体的内部。为此，在为了提高侧边余裕中的耐湿性而减少构成侧边余裕的被覆电介质部中所含的树脂成分并提高陶瓷粒子的密度的情况下，被覆电介质部的粘着性会降低，从而变得难以在芯片的侧面整体使被覆电介质部附着。在芯片的侧面有未附着被覆电介质部的部分的情况下，侧边余裕中的耐湿性会降低。
发明内容
本发明的主要的目的在于，提供能通过抑制侧边余裕的耐湿性的降低并使侧边余裕薄型化来谋求电子部件的小型化以及大电容化的电子部件的制造方法。
基于本发明的电子部件的制造方法具备：准备包含层叠的多个电介质层和多个内部电极层、且多个内部电极层在侧面露出的芯片的工序；使多个被覆用电介质薄片相互贴合来形成电介质层叠薄片的工序；和在芯片的侧面贴合电介质层叠薄片的工序。
在本发明的1个形态的基础上，电介质层叠薄片由第1被覆用电介质薄片和第2被覆用电介质薄片构成。在形成电介质层叠薄片的工序中，通过将第1被覆用电介质薄片和第2被覆用电介质薄片用第1加压体和第2加压体夹持并加压，来使第1被覆用电介质薄片和第2被覆用电介质薄片相互贴合，从而形成电介质层叠薄片。
在本发明的1个形态的基础上，第1被覆用电介质薄片包含多于第2被覆用电介质薄片的树脂成分。在贴附电介质层叠薄片的工序中，使第1被覆用电介质薄片与芯片的侧面接触。
在本发明的1个形态的基础上，第1加压体以及第2加压体分别是辊。
在本发明的1个形态的基础上，第1加压体位于第1被覆用电介质薄片侧。第2加压体位于第2被覆用电介质薄片侧。第1加压体的温度为80℃以上100℃以下。
在本发明的1个形态的基础上，在形成电介质层叠薄片的工序中，第1加压体以及第2加压体各自绕轴以30m/分以下的旋转速度旋转。
在本发明的1个形态的基础上，第1被覆用电介质薄片裱合在第1树脂薄膜。第2被覆用电介质薄片裱合在第2树脂薄膜。第1被覆用电介质薄片的宽度窄于第2被覆用电介质薄片的宽度。在形成电介质层叠薄片的工序中，在将第1被覆用电介质薄片和第2被覆用电介质薄片用第1加压体和第2加压体夹持并加压后，使与裱合在第2树脂薄膜的第2被覆用电介质薄片贴合的第1被覆用电介质薄片从第1树脂薄膜剥离。
根据本发明，通过抑制侧边余裕的耐湿性的降低并使侧边余裕薄型化，能谋求电子部件的小型化以及大电容化。
本发明的上述以及其他目的、特征、局面以及优点会从与附图关联而理解的与本发明相关的以下的详细的说明得到明确。
附图说明
图1是表示用本发明的1个实施方式所涉及的电子部件的制造方法制造的层叠陶瓷电容器的外观的立体图。
图2是从II-II线箭头方向观察图1的层叠陶瓷电容器的截面图。
图3是从III-III线箭头方向观察图1的层叠陶瓷电容器的截面图。
图4是表示图1的层叠陶瓷电容器中所含的层叠体的外观的立体图。
图5是表示图1的层叠陶瓷电容器中所含的层叠体的主部的构成的立体图。
图6是表示本发明的1个实施方式所涉及的电子部件的制造方法的流程图。
图7是表示设有内部电极图案的母薄片的构成的俯视图。
图8是表示将设有内部电极图案的母薄片层叠的状态的分解侧视图。
图9是表示分断电介质块的分断线的截面图。
图10是表示从箭头X方向观察图9的电介质块来表示分断线的俯视图。
图11是表示将第1被覆用电介质薄片和第2被覆用电介质薄片贴合来形成电介质层叠薄片的状态的侧视图。
图12是从XII-XII线箭头方向观察图11的第1被覆用电介质薄片以及第2被覆用电介质薄片的截面图。
图13是表示在载置于弹性体上的电介质层叠薄片的上方将多个芯片保持于保持板的状态的截面图。
图14是表示多个芯片被按压在电介质层叠薄片的状态的截面图。
图15是表示按压在电介质层叠薄片的多个芯片被抬高的状态的截面图。
具体实施方式
以下参考附图来详细说明本发明的1个实施方式所涉及的电子部件的制造方法。另外，在以下所示的实施方式中，对相同或相当的部分在图中标注相同标号，不再重复其说明。
首先说明用本发明的1个实施方式所涉及的电子部件的制造方法制造的电子部件的一例的层叠陶瓷电容器的构成。但电子部件并不限于层叠陶瓷电容器，也可以是层叠陶瓷电感器等。
图1是表示用本发明的1个实施方式所涉及的电子部件的制造方法制造的层叠陶瓷电容器的外观的立体图。图2是从II-II线箭头方向观察图1的层叠陶瓷电容器的截面图。图3是从III-III线箭头方向观察图1的层叠陶瓷电容器的截面图。图4是表示图1的层叠陶瓷电容器中所含的层叠体的外观的立体图。图5是表示图1的层叠陶瓷电容器中所含的层叠体的主部的构成的立体图。在图1～5中，将后述的层叠体的长度方向以L表示，将层叠体的宽度方向以W表示，将层叠体的层叠方向以T表示。
如图1～5所示那样，用本发明的1个实施方式所涉及的电子部件的制造方法制造的层叠陶瓷电容器100具备层叠体110、第1外部电极121和第2外部电极122。层叠体110包含层叠的多个电介质层130和多个内部电极层140。
层叠体110具有大致长方体状的外形。层叠体110包含：在层叠方向T上相对的第1主面111以及第2主面112；在与层叠方向T正交的宽度方向W上相对的第1侧面113以及第2侧面114；和在与层叠方向T以及宽度方向W两方正交的长度方向L上相对的第1端面115以及第2端面116。
如上述那样，层叠体110具有大致长方体状的外形，但优选在角部以及棱线部做圆。角部是层叠体110的3面相交的部分，棱线部是层叠体110的2面相交的部分。也可以在第1主面111、第2主面112、第1侧面113、第2侧面114、第1端面115以及第2端面116的至少任意1个面形成凹凸。
如图1、3所示那样，层叠体110由主部110a、覆盖主部110a的一方的侧面113a来规定第1侧面113的第1被覆部110b和覆盖主部110a的另一方侧面114a来规定第2侧面114的第2被覆部110c构成。
第1被覆部110b由直接覆盖主部110a的一方的侧面113a的第1内侧被覆部150b和从外侧覆盖第1内侧被覆部150b的第1外侧被覆部151b构成。
第2被覆部110c由直接覆盖主部110a的另一方侧面114a的第2内侧被覆部150c和从外侧覆盖第2内侧被覆部150c的第2外侧被覆部151c构成。
如图2所示那样，层叠体110在层叠方向T上，区分为内层部和1对外层部。1对外层部当中一方是包含层叠体110的第1主面111的部分，由位于第1主面111与最接近第1主面111的第1内部电极层141之间的电介质层130构成。1对外层部当中另一方是包含层叠体110的第2主面112的部分，由位于第2主面112与最接近第2主面112的第2内部电极层142之间的电介质层130构成。
内层部是被1对外层部所夹的区域。即，内层部由未构成外层部的多个电介质层130和全部内部电极层140构成。
多个电介质层130的层叠片数优选是100片以上500片以下。1对外层部各自的厚度优选是10μm以上30μm以下。内层部中所含的多个电介质层130各自的厚度优选是0.2μm以上10μm以下。
电介质层130由含Ba或Ti的钙钛矿型化合物构成。作为构成电介质层130的材料，能使用以BaTiO3、CaTiO3、SrTiO3或CaZrO3等为主成分的电介质陶瓷。另外，也可以使用在这些主成分中作为副成分添加了Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、Al化合物、V化合物或稀土类化合物等的材料。
多个内部电极层140包含与第1外部电极121电连接的多个第1内部电极层141和与第2外部电极122电连接的多个第2内部电极层142。
多个内部电极层140的层叠片数优选是100片以上500片以下。多个内部电极层140各自的厚度优选是0.3μm以上2.0μm以下。多个内部电极层140各自无间隙覆盖电介质层130的被覆率优选是70％以上100％以下。
作为构成内部电极层140的材料，由从Ni、Cu、Ag、Pd以及Au所构成的群中选出的1种金属或者含该金属的合金构成，例如能使用Ag与Pd的合金等。内部电极层140可以包含与电介质层130中所含的电介质陶瓷同一组成系的电介质的粒子。
第1内部电极层141以及第2内部电极层142各自在俯视观察下是大致矩形。第1内部电极层141和第2内部电极层142，在层叠体110的层叠方向T上等间隔地交替配置。另外，第1内部电极层141和第2内部电极层142配置成在其间夹着电介质层130而相互对置。第1内部电极层141以及第2内部电极层142各自由相互对置的对置电极部、从对置电极部引出到层叠体110的第1端面115侧或第2端面116侧的引出电极部构成。通过使电介质层130位于对置电极部彼此之间来形成静电容。由此产生电容器的功能。
在层叠体110中，从层叠方向T观察，对置电极部与第1侧面113之间的位置是第1侧边余裕，对置电极部与第2侧面114之间的位置是第2侧边余裕，对置电极部与第1端面115之间的位置是第1末端余裕，对置电极部与第2端面116之间的位置是第2末端余裕。
第1侧边余裕由第1被覆部110b构成。第2侧边余裕由第2被覆部110c构成。第1末端余裕由多个第1内部电极层141各自的引出电极部、以及与这些引出电极部各自相邻的多个电介质层130构成。第2末端余裕由多个第2内部电极层142各自的引出电极部、以及与这些引出电极部各自相邻的多个电介质层130构成。
第1外部电极121从层叠体110的第1端面115延续到第1主面111、第2主面112、第1侧面113以及第2侧面114各自而设。第2外部电极122从层叠体110的第2端面116延续到第1主面111、第2主面112、第1侧面113以及第2侧面114各自而设。
第1外部电极121以及第2外部电极122各自包含基底电极层和配置在基底电极层上的镀层。基底电极层包含烧固层、树脂层以及薄膜层的至少一者。
烧固层包含玻璃和金属。烧固层中所含的金属材料由从Ni、Cu、Ag、Pd以及Au所构成的群选出的1种金属或含该金属的合金构成，例如能使用Ag与Pd的合金等。烧固层可以由层叠的多个层构成。作为烧固层，可以是在层叠体110涂布导电性膏并烧固的层、或者与内部电极层140同时烧成的层。烧固层的厚度优选10μm以上30μm以下。
树脂层包含导电性粒子和热硬化性树脂。在设置树脂层的情况下，也可以不设烧固层，而将树脂层直接设置在层叠体110上。树脂层可以由层叠的多个层构成。树脂层的厚度优选是10μm以上50μm以下。
薄膜层通过溅射法或蒸镀法等薄膜形成法形成。薄膜层是金属粒子所堆积的1μm以下的层。
构成镀层的材料由从Ni、Cu、Ag、Pd、Au所构成的群选出的1种金属、或含该金属的合金构成，例如能使用Ag与Pd的合金等。
镀层可以由层叠的多个层构成。在该情况下，作为镀层，优选是在Ni镀层上形成Sn镀层的2层结构。Ni镀层具有防止基底电极层被安装陶瓷电子部件时的焊料侵蚀的功能。Sn镀层具有使与安装陶瓷电子部件时焊料的润湿性提升、使陶瓷电子部件的安装容易的功能。镀层的每1层的厚度优选是1μm以上10μm以下。
在层叠陶瓷电容器100中，长度方向L的外形尺寸、宽度方向W的外形尺寸以及层叠方向T的外形尺寸各自例如是1.6mm×0.8mm×0.8mm、1.0mm×0.5mm×0.5mm、0.6mm×0.3mm×0.3mm、0.4mm×0.2mm×0.2mm或0.2mm×0.1mm×0.1mm。层叠陶瓷电容器100外形尺寸能通过使用测微计或者用显微镜观察层叠陶瓷电容器100来测定。
以下参考附图来说明本发明的1个实施方式所涉及的电子部件的制造方法。图6是表示本发明的1个实施方式所涉及的电子部件的制造方法的流程图。
如图6所示那样，在用本发明的1个实施方式所涉及的电子部件的制造方法制造层叠陶瓷电容器100时，首先调制陶瓷电介质浆料(工序S1)。具体地，将陶瓷电介质粉末、添加粉末、粘合剂树脂以及溶解液等分散混合，由此调制陶瓷电介质浆料。陶瓷电介质浆料可以是溶剂系或水系的任一者。在将陶瓷电介质浆料设为水系涂料的情况下，通过将水溶性的粘合剂以及分散剂等和溶解于水的电介质原料混合来调制陶瓷电介质浆料。
接下来形成陶瓷电介质薄片(工序S2)。具体地，通过陶瓷电介质浆料在承载膜上使用模压涂布机、凹版涂布机或微凹版涂布机等成形为薄片状并干燥，来形成陶瓷电介质薄片。陶瓷电介质薄片的厚度从层叠陶瓷电容器100的小型化以及高电容化的观点出发而优选为3μm以下。
接下来形成母薄片(工序S3)。具体地，通过对陶瓷电介质薄片将导电性膏涂布成具有给定的图案那样，来在陶瓷电介质薄片上形成设有给定的内部电极图案的母薄片。作为导电性膏的涂布方法而能使用丝网印刷法、喷墨法或凹版印刷法等。内部电极图案的厚度从层叠陶瓷电容器100的小型化以及高电容化的观点出发有优选为1.5μm以下。另外，作为母薄片，除了准备具有内部电极图案的母薄片以外，还准备未经历上述工序S3的陶瓷电介质薄片。
图7是表示设有内部电极图案的母薄片的构成的俯视图。如图7所示那样，在母薄片中，在陶瓷电介质薄片130g上相互空开间隔等间距地设置带状的内部电极图案140g。
如图6所示那样层叠多个母薄片(工序S4)。具体地，将未形成内部电极图案、仅由陶瓷电介质薄片130g构成的母薄片层叠给定片数。在其上，在长度方向L上错开半个间距来层叠给定片数设有内部电极图案140g的母薄片。
图8是表示将设有内部电极图案的母薄片层叠的状态的分解侧视图。如图8所示那样，通过母薄片在长度方向L上错开半个间距来进行层叠，内部电极图案140g以各错开半个间距的状态层叠。具体地，成为第1内部电极层141的第1内部电极图案141g和成为第2内部电极层142的第2内部电极图案142g以在长度方向L上各错开半个间距的状态层叠。
进一步在其上不形成内部电极图案，层叠给定片数仅由陶瓷电介质薄片130g构成的母薄片。由此构成母薄片群。
接下来通过将母薄片群压接来形成电介质块(工序S5)。具体地，通过用静水压压机或刚体压机对母薄片群在层叠方向加压而压接，来形成电介质块。
接下来分断电介质块来形成芯片(工序S6)。具体地，通过压切、切片或激光切割来将电介质块分断成矩阵状，单片化成多个芯片。芯片通过如后述那样烧成而成为主部110a。
图9是表示分断电介质块的分断线的截面图。图10是表示从箭头X方向观察图9的电介质块来表示分断线的俯视图。在图9中，在沿着长度方向L以及层叠方向T的各方向的截面进行截面观察来示出。
如图9、10所示那样，在长度方向L上等间隔交替设置分断线L10和分断线L11。在分断线L10分断第1内部电极图案141g。在分断线L11分断第2内部电极图案142g。在宽度方向W上等间隔设置分断线L20。被分断线L10、分断线L11和相互相邻的2条分断线L20包围的部分成为1个芯片。
在芯片的一方的端面露出第1内部电极图案141g的端部，在芯片的另一方的端面露出第2内部电极图案142g的端部，在芯片的两方的侧面露出第1内部电极图案141g以及第2内部电极图案142g各自的侧部。
接下来，使第1被覆用电介质薄片和第2被覆用电介质薄片贴合来形成电介质层叠薄片(工序S7)。图11是表示将第1被覆用电介质薄片和第2被覆用电介质薄片贴合来形成电介质层叠薄片的状态的侧视图。图12是从XII-XII线箭头方向观察图11的第1被覆用电介质薄片以及第2被覆用电介质薄片的截面图。
第1被覆用电介质薄片如后述那样，构成第1内侧被覆部150b以及第2内侧被覆部150c。第2被覆用电介质薄片如后述那样构成第1外侧被覆部151b以及第2外侧被覆部151c。
如图11所示那样，在本实施方式中，第1被覆用电介质薄片150g裱合在长条的第1树脂薄膜160。第2被覆用电介质薄片151g裱合在长条的第2树脂薄膜161。
陶瓷电介质浆料在第1树脂薄膜160上用模压涂布机、凹版涂布机或微凹版涂布机等薄片状地成形并干燥，由此形成第1被覆用电介质薄片150g。第1被覆用电介质薄片150g的厚度优选为1μm以上5μm以下。
陶瓷电介质浆料在第2树脂薄膜161上用模压涂布机、凹版涂布机或微凹版涂布机等薄片状地成形并干燥，由此形成第2被覆用电介质薄片151g。第2被覆用电介质薄片151g的厚度优选为4μm以上20μm以下。
另外，作为第2被覆用电介质薄片151g，由于与含较多粘合剂树脂的第1被覆用电介质薄片150g相比更厚的话更能确保侧边余裕的耐湿性，因此优选。另外，第1被覆用电介质薄片150g以及第2被覆用电介质薄片151g的制作中所用的陶瓷电介质浆料，可以含与成为主部110a的电介质层130的陶瓷电介质薄片的制作中所用的陶瓷电介质浆料不同的成分。
如图12所示那样，第1被覆用电介质薄片150g的宽度W1窄于第2被覆用电介质薄片151g的宽度W2。
成为第1被覆用电介质薄片150g以及第2被覆用电介质薄片151g各自的材料的陶瓷电介质浆料，用与上述的工序S1同样的方法调整，作为粘合剂而含聚乙烯醇缩丁烯或聚乙烯醇。
第1被覆用电介质薄片150g，含有比第2被覆用电介质薄片151g更多的粘合剂树脂。由此，第1被覆用电介质薄片150g的粘着性高于第2被覆用电介质薄片151g的粘着性。另外，第2被覆用电介质薄片151g中的陶瓷粒子的密度高于第1被覆用电介质薄片150g中的陶瓷粒子的密度。
如图11所示那样，在本实施方式中，准备卷绕了裱合在第1树脂薄膜160的第1被覆用电介质薄片150g的卷R1、和卷绕了裱合在第2树脂薄膜161的第2被覆用电介质薄片151g的卷R2。
从卷R1提供的裱合在第1树脂薄膜160的第1被覆用电介质薄片150g和从卷R2提供的裱合在第2树脂薄膜161的第2被覆用电介质薄片151g，如图11、12所示那样，被第1加压体170和第2加压体171夹持而被加压。第1加压体170与第1树脂薄膜160接触，第2加压体171与第2树脂薄膜161接触。即，第1加压体170位于第1被覆用电介质薄片150g侧。第2加压体171位于第2被覆用电介质薄片151g侧。
在本实施方式中，第1加压体170是金属制的辊。用硅橡胶等弹性体覆盖金属制的辊的外周面来构成第2加压体171。但第1加压体170并不限于金属制的辊，也可以是金属制的平板。用硅橡胶等弹性体覆盖金属制的平板的表面来构成第2加压体171。
第1加压体170以及第2加压体171各自绕轴以30m/分以下的旋转速度旋转。第1加压体170如箭头1所示那样逆时针旋转。第2加压体171如箭头2所示那样顺时针旋转。第1加压体170的温度是80℃以上100℃以下。在第1加压体170设置未图示的加热器。在第1加压体170以及第2加压体171各自连接未图示的电动机。
裱合在第1树脂薄膜160的第1被覆用电介质薄片150g以及裱合在第2树脂薄膜161的第2被覆用电介质薄片151g，在第1被覆用电介质薄片150g和第2被覆用电介质薄片151g相互接触的状态下被第1加压体170和第2加压体171夹持，由此如图12所示那样，从第1加压体170如箭头1p所示那样被加压，从第2加压体171如箭头2p所示那样被加压。作用在第1加压体170与第2加压体171之间的线压力，优选为150N/cm以上300N/cm以下。
如上述那样，通过使第1被覆用电介质薄片150g的宽度W1窄于第2被覆用电介质薄片151g的宽度W2，即使在宽度方向上第1被覆用电介质薄片150g与第2被覆用电介质薄片151g的相互的位置错开的情况下，也能易于将宽度方向上的第1被覆用电介质薄片150g的整体按压在第2被覆用电介质薄片151g。通过将宽度方向上的第1被覆用电介质薄片150g的整体按压在第2被覆用电介质薄片151g，第1被覆用电介质薄片150g的未加压部分消失，从而能抑制第1被覆用电介质薄片150g从第2被覆用电介质薄片151g剥离。
在被第1加压体170和第2加压体171夹持并加压后，使与裱合在第2树脂薄膜161的第2被覆用电介质薄片151g贴合的第1被覆用电介质薄片150g如箭头3所示那样从第1树脂薄膜160剥离。
其结果，形成第1被覆用电介质薄片150g和第2被覆用电介质薄片151g相互贴合而构成的电介质层叠薄片以裱合在第2树脂薄膜161的状态卷绕而成的卷R3、和卷绕第1树脂薄膜160而成的卷R4。
在本实施方式中，使2片被覆用电介质薄片相互贴合来构成电介质层叠薄片，但并不限于此，也可以通过多次重复上述的工序S7使3片以上的被覆用电介质薄片相互贴合，来构成电介质层叠薄片。
接下来在芯片的侧面贴附电介质层叠薄片(工序S8)。图13是表示在载置于弹性体上的电介质层叠薄片的上方将多个芯片保持于保持板的状态的截面图。
如图13所示那样，由第1被覆用电介质薄片150g和第2被覆用电介质薄片151g构成的电介质层叠薄片，在从第2树脂薄膜161剥离后，载置在弹性体93上。弹性体93载置在平台91上。另外，在电介质层叠薄片较薄难以处理的情况下，为了易于处理电介质层叠薄片，也可以在使第2树脂薄膜161保持附着于电介质层叠薄片的状态下直接载置在弹性体93上。
多个芯片110ag各自相互空开间隔贴附在贴附于保持板90的下表面的发泡剥离薄片92。多个芯片110ag各自的另一方的侧面与发泡剥离薄片92相接。多个芯片110ag各自的一方的侧面与电介质层叠薄片对置。在多个芯片110ag各自的一方的侧面涂布粘结剂180。但不一定非要在多个芯片110ag各自的一方的侧面涂布粘结剂180。
接下来使保持板90如箭头4所示那样下降，由此将多个芯片110ag各自按压在电介质层叠薄片。图14是表示多个芯片被按压在电介质层叠薄片的状态的截面图。如图14所示那样，多个芯片110ag各自具有按压力地对电介质层叠薄片进行按压，其中，上述按压力是其间夹着电介质层叠薄片与该多个芯片110ag间接接触的部分的弹性体93分别在各芯片近旁弹性变形的程度的力。
由此，在电介质层叠薄片中被多个芯片110ag和弹性体93夹入的部分，分别压接在多个芯片110ag的一方的侧面。进而，由于在包围多个芯片110ag的一方的侧面的棱线部剪断力作用于电介质层叠薄片，因而电介质层叠薄片被打穿。
图15是表示按压在电介质层叠薄片的多个芯片被抬高的状态的截面图。如图15所示那样，通过使保持板90如箭头5所示那样上升，多个芯片110ag各自从电介质层叠薄片被抬高。
在该状态下，电介质层叠薄片的被打穿的部分贴附在芯片110ag的一方的侧面。能用与上述同样的方法在芯片110ag的另一方的侧面贴附电介质层叠薄片。电介质层叠薄片当中的第1被覆用电介质薄片150g与芯片110ag的两方的侧面接触。
接下来，通过将电介质层叠薄片压接在芯片来形成被覆芯片(工序S9)。具体地，通过在将第1被覆用电介质薄片150g以及第2被覆用电介质薄片151g，用加热的平台91保持的状态下对芯片110ag侧进行按压，由此第1被覆用电介质薄片150g以及第2被覆用电介质薄片151g热压接在芯片110ag，从而形成成为图4所示的层叠体110的被覆芯片。
接下来进行被覆芯片的滚筒研磨(工序S10)。具体地，被覆芯片和相比于电介质材料而硬度更高的介质球一起被封入被称作滚筒的小箱内，使该滚筒旋转，由此进行被覆芯片的研磨。由此在被覆芯片的角部以及棱线部做圆。
接下来进行被覆芯片的烧成(工序S11)。具体地，被覆芯片被加热，由此将被覆芯片中所含的电介质材料以及导电性材料烧成，形成层叠体110。通过进行烧成，第1被覆用电介质薄片150g成为第1内侧被覆部150b以及第2内侧被覆部150c。通过进行烧成，第2被覆用电介质薄片151g成为第1外侧被覆部151b以及第2外侧被覆部151c。烧成温度对应于电介质材料以及导电性材料来适宜设定。
接下来形成第1外部电极121以及第2外部电极122(工序S12)。例如，通过将涂布在层叠体110中的包含第1端面115的端部以及包含第2端面116的端部这两方的导电膏烧成来形成基底电极层，在基底电极层按照Ni镀以及Sn镀的顺序施予镀，来形成镀层，由此在层叠体110的外表面上形成第1外部电极121以及第2外部电极122。
能通过经过上述的一系列工序来制造层叠陶瓷电容器100。
用本实施方式所涉及的电子部件的制造方法制造的层叠陶瓷电容器100，通过将第1被覆用电介质薄片150g以及第2被覆用电介质薄片151g所构成的电介质层叠薄片贴附在芯片的侧面，确保了第1被覆用电介质薄片150g与芯片的紧贴性地使电介质层叠薄片附着在芯片的侧面整体，从而能抑制侧边余裕的耐湿性的降低。另外，还能通过使第2被覆用电介质薄片151g的陶瓷粒子的密度高来抑制侧边余裕的耐湿性的降低。
通过如上述那样使第1被覆用电介质薄片150g和第2被覆用电介质薄片151g的特性互不相同，能抑制侧边余裕的耐湿性的降低并使电介质层叠薄片薄型化。其结果，能使层叠体110的侧边余裕薄型化。由此能使层叠陶瓷电容器100小型化。另外，能通过加大层叠体110的主部110a的宽度来增加内部电极层140彼此的对置面积，能使层叠陶瓷电容器100大电容化。
在此说明对使第1被覆用电介质薄片150g和第2被覆用电介质薄片151g相互贴合来形成电介质层叠薄片时的条件进行验证的实验例。
(实验例)
作为实验条件，使第1加压体170的温度、第1加压体170以及第2加压体171各自的旋转速度以及作用于第1加压体170与第2加压体171之间的线压力各自变化，来验证第1被覆用电介质薄片150g与第2被覆用电介质薄片151g的贴合的稳定性。作为第1被覆用电介质薄片150g与第2被覆用电介质薄片151g的贴合的稳定性，将未在贴合界面确认到剥离的地方的情况判定为良好，将在贴合界面少量确认到剥离的地方的情况判定为合格，将贴合界面整体性剥离的情况判定为不合格。
【表1】
表1是将实验结果汇总的表。如表1所示那样，在第1加压体170的温度为80℃以上100℃以下的范围、且第1加压体170以及第2加压体171各自的旋转速度为30m/分以下、且作用于第1加压体170与第2加压体171之间的线压力为150N/cm以上300N/cm以下的范围的情况下，第1被覆用电介质薄片150g与第2被覆用电介质薄片151g的贴合的稳定性为良好。
为了满足上述的条件，通过使第1被覆用电介质薄片150g和第2被覆用电介质薄片151g相互贴合来形成电介质层叠薄片，能稳定地降低侧边余裕的耐湿性的降低。
对本发明的实施方式进行了说明，但本次公开的实施方式在全部点上都是例示而不应认为是限制。本发明的范围通过权利要求书示出，意图包含与权利要求的范围等同的意义以及范围内的全部变更。
Claims (7)
1.一种电子部件的制造方法，具备如下工序：
准备包含层叠的多个电介质层和多个内部电极层、且所述多个内部电极层在侧面露出的芯片的工序；
使多个被覆用电介质薄片相互贴合来形成电介质层叠薄片的工序；和
在所述芯片的侧面贴合所述电介质层叠薄片的工序。
2.根据权利要求1所述的电子部件的制造方法，其中，
所述电介质层叠薄片由第1被覆用电介质薄片和第2被覆用电介质薄片构成，
在形成所述电介质层叠薄片的工序中，通过将所述第1被覆用电介质薄片和所述第2被覆用电介质薄片用第1加压体和第2加压体夹持并加压，来使所述第1被覆用电介质薄片和所述第2被覆用电介质薄片相互贴合从而形成所述电介质层叠薄片。
3.根据权利要求2所述的电子部件的制造方法，其中，
所述第1被覆用电介质薄片包含多于所述第2被覆用电介质薄片的树脂成分，
在贴合所述电介质层叠薄片的工序中，使所述第1被覆用电介质薄片与所述芯片的所述侧面接触。
4.根据权利要求2或3所述的电子部件的制造方法，其中，
所述第1加压体以及所述第2加压体分别是辊。
5.根据权利要求2～4中任一项所述的电子部件的制造方法，其中，
所述第1加压体位于第1被覆用电介质薄片侧，
所述第2加压体位于第2被覆用电介质薄片侧，
所述第1加压体的温度为80℃以上100℃以下。
6.根据权利要求4所述的电子部件的制造方法，其中，
在形成所述电介质层叠薄片的工序中，所述第1加压体以及所述第2加压体各自绕轴以30m/分以下的旋转速度旋转。
7.根据权利要求2～6中任一项所述的电子部件的制造方法，其中，
所述第1被覆用电介质薄片裱合在第1树脂薄膜，
所述第2被覆用电介质薄片裱合在第2树脂薄膜，
所述第1被覆用电介质薄片的宽度窄于所述第2被覆用电介质薄片的宽度，
在形成所述电介质层叠薄片的工序中，在将所述第1被覆用电介质薄片和所述第2被覆用电介质薄片用所述第1加压体和所述第2加压体夹持并加压后，使与裱合在所述第2树脂薄膜的所述第2被覆用电介质薄片贴合的所述第1被覆用电介质薄片从所述第1树脂薄膜剥离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016028668A JP6500801B2 (ja) | 2016-02-18 | 2016-02-18 | 電子部品の製造方法 |
| JP2016-028668 | 2016-02-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107093530A true CN107093530A (zh) | 2017-08-25 |
| CN107093530B CN107093530B (zh) | 2019-10-01 |
Family
ID=59646438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710023519.5A Active CN107093530B (zh) | 2016-02-18 | 2017-01-12 | 电子部件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6500801B2 (zh) |
| KR (1) | KR101971870B1 (zh) |
| CN (1) | CN107093530B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447399A (zh) * | 2019-08-28 | 2021-03-05 | 株式会社村田制作所 | 层叠型电子部件 |
| CN114270459A (zh) * | 2019-08-30 | 2022-04-01 | 株式会社村田制作所 | 薄膜电容器 |
| CN114694972A (zh) * | 2019-07-10 | 2022-07-01 | 三星电机株式会社 | 多层电容器及其安装基板 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102597153B1 (ko) * | 2018-08-03 | 2023-11-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| JP7304686B2 (ja) * | 2018-09-10 | 2023-07-07 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
| JP7328749B2 (ja) * | 2018-10-24 | 2023-08-17 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
| KR102145310B1 (ko) * | 2018-11-19 | 2020-08-18 | 삼성전기주식회사 | 커패시터 부품 및 그 제조 방법 |
| JP7306051B2 (ja) * | 2019-05-16 | 2023-07-11 | 株式会社村田製作所 | 電子部品の製造方法 |
| KR20190116113A (ko) | 2019-06-21 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR20190116119A (ko) | 2019-07-01 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR20190116132A (ko) | 2019-07-15 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102671969B1 (ko) | 2019-08-16 | 2024-06-05 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102671970B1 (ko) | 2019-08-16 | 2024-06-05 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| JP7192741B2 (ja) | 2019-10-30 | 2022-12-20 | 株式会社村田製作所 | 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法 |
| KR102575598B1 (ko) | 2019-12-27 | 2023-09-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| US11450484B2 (en) | 2019-12-27 | 2022-09-20 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| US11373810B2 (en) | 2019-12-27 | 2022-06-28 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR20210084284A (ko) | 2019-12-27 | 2021-07-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| KR102575247B1 (ko) | 2019-12-27 | 2023-09-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| US11367573B2 (en) | 2019-12-27 | 2022-06-21 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP7484047B2 (ja) | 2020-01-28 | 2024-05-16 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| JP2022075308A (ja) | 2020-11-06 | 2022-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| KR20230090738A (ko) | 2021-12-15 | 2023-06-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175516A (ja) * | 1992-12-07 | 1994-06-24 | Fuji Xerox Co Ltd | 画像形成方法及びその装置 |
| WO2014178134A1 (ja) * | 2013-05-01 | 2014-11-06 | 小島プレス工業株式会社 | フィルムコンデンサ |
| CN104465089A (zh) * | 2013-09-20 | 2015-03-25 | 株式会社村田制作所 | 电容元件的制造方法及制造装置 |
| CN105097282A (zh) * | 2014-05-21 | 2015-11-25 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6244405A (ja) * | 1985-08-22 | 1987-02-26 | 三菱電機株式会社 | セラミツクグリ−ンシ−トのラミネ−ト装置 |
| JPH08273973A (ja) * | 1995-03-29 | 1996-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP5169316B2 (ja) * | 2008-03-04 | 2013-03-27 | Ｔｄｋ株式会社 | 積層型電子部品の製造方法 |
| JP4788752B2 (ja) * | 2008-10-01 | 2011-10-05 | Ｔｄｋ株式会社 | 積層セラミック電子部品の製造方法 |
-
2016
- 2016-02-18 JP JP2016028668A patent/JP6500801B2/ja active Active
-
2017
- 2017-01-12 CN CN201710023519.5A patent/CN107093530B/zh active Active
- 2017-01-16 KR KR1020170007090A patent/KR101971870B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175516A (ja) * | 1992-12-07 | 1994-06-24 | Fuji Xerox Co Ltd | 画像形成方法及びその装置 |
| WO2014178134A1 (ja) * | 2013-05-01 | 2014-11-06 | 小島プレス工業株式会社 | フィルムコンデンサ |
| CN104465089A (zh) * | 2013-09-20 | 2015-03-25 | 株式会社村田制作所 | 电容元件的制造方法及制造装置 |
| CN105097282A (zh) * | 2014-05-21 | 2015-11-25 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114694972A (zh) * | 2019-07-10 | 2022-07-01 | 三星电机株式会社 | 多层电容器及其安装基板 |
| US12014880B2 (en) | 2019-07-10 | 2024-06-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayered capacitor and board having the same mounted thereon |
| CN112447399A (zh) * | 2019-08-28 | 2021-03-05 | 株式会社村田制作所 | 层叠型电子部件 |
| CN114270459A (zh) * | 2019-08-30 | 2022-04-01 | 株式会社村田制作所 | 薄膜电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6500801B2 (ja) | 2019-04-17 |
| CN107093530B (zh) | 2019-10-01 |
| JP2017147358A (ja) | 2017-08-24 |
| KR20170097551A (ko) | 2017-08-28 |
| KR101971870B1 (ko) | 2019-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107093530A (zh) | 电子部件的制造方法 | |
| KR101141457B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
| CN105914038B (zh) | 层叠电容器 | |
| CN105679535B (zh) | 层叠陶瓷电子部件 | |
| KR101141434B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
| JP5512625B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| TWI270092B (en) | Stack capacitor and the manufacturing method thereof | |
| KR101486979B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
| KR20170108833A (ko) | 전자부품 및 전자부품의 제조 방법 | |
| JP2010165910A (ja) | セラミック電子部品 | |
| CN104576045B (zh) | 层叠陶瓷电子部件及其制造方法以及带式电子部件串 | |
| US10453615B2 (en) | Method for manufacturing multilayer ceramic electronic component | |
| US11538636B2 (en) | Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component | |
| JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2012009679A (ja) | セラミック電子部品及びその製造方法 | |
| US10115528B2 (en) | Multilayer ceramic electronic component | |
| JP2008192696A (ja) | 積層型電子部品の製造方法 | |
| JP2013026257A (ja) | 積層型電子部品の製造方法 | |
| JPH07122455A (ja) | セラミック積層電子部品の製造方法 | |
| JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
| US10269497B2 (en) | Electronic component | |
| JP3210440B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| CN108183025B (zh) | 层叠陶瓷电子部件的制造方法 | |
| US11049656B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JPS63260122A (ja) | 積層型セラミツク素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |