CN104465089A - 电容元件的制造方法及制造装置 - Google Patents

电容元件的制造方法及制造装置 Download PDF

Info

Publication number
CN104465089A
CN104465089A CN201410482714.0A CN201410482714A CN104465089A CN 104465089 A CN104465089 A CN 104465089A CN 201410482714 A CN201410482714 A CN 201410482714A CN 104465089 A CN104465089 A CN 104465089A
Authority
CN
China
Prior art keywords
duplexer
duplexer block
multiple described
platform
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410482714.0A
Other languages
English (en)
Other versions
CN104465089B (zh
Inventor
田中淳也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104465089A publication Critical patent/CN104465089A/zh
Application granted granted Critical
Publication of CN104465089B publication Critical patent/CN104465089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/27—Means for performing other operations combined with cutting
    • B26D7/32—Means for performing other operations combined with cutting for conveying or stacking cut product
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1808—Handling of layers or the laminate characterised by the laying up of the layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/22—Devices influencing the relative position or the attitude of articles during transit by conveyors
    • B65G47/26—Devices influencing the relative position or the attitude of articles during transit by conveyors arranging the articles, e.g. varying spacing between individual articles
    • B65G47/28—Devices influencing the relative position or the attitude of articles during transit by conveyors arranging the articles, e.g. varying spacing between individual articles during transit by a single conveyor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1075—Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y10T156/13—Severing followed by associating with part from same source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

电容元件的制造方法包括：将母块行状分割，从而单片化为具有细长的近似长方体形的多个层叠体块(21)的工序；使多个层叠体块(21)分别滚动的工序；以及将滚动之后的多个层叠体块(21)列状分割，从而单片化为具有近似长方体形的多个层叠体芯片的工序。使多个层叠体块(21)分别滚动的工序包含以下工序：即，使载放在平台42上的多个层叠体块(21)沿着该多个层叠体块(21)排列的方向移动，从而依次被平台(42)的端部(42b)推开而从该端部(42b)旋转掉落，旋转掉落后的多个层叠体块(21)分别在平台(42)之外的区域着地。

Description

电容元件的制造方法及制造装置
技术领域
本发明涉及作为电子元器件的电容元件的制造方法及制造装置，尤其涉及具备基体部的近似长方体形的电容元件的制造方法，其中，该基体部包含沿着规定方向交替层叠的电介质层及内部电极层。
背景技术
近年来，作为电容元件的层叠陶瓷电容器在小型化及大容量化方面获得了飞跃的发展。通常，层叠陶瓷电容器的基体部通过以下方法制成：即，将印刷了成为内部电极层的导电图案的陶瓷生片多片进行层叠来制成母块，将该母块行状分割，从而单片化为多个棒状的层叠体块，进一步将它们列状分割，从而单片化为规定尺寸的多个层叠体芯片，对单片化之后的层叠体芯片进行烧制。此时，随着上述层叠陶瓷电容器的小型化及大容量化，所层叠的陶瓷生片以及印刷在陶瓷生片上的导电图案也不断薄型化。
此外，为了实现电容元件的小型化及大容量化，增加层叠配置的内部电极层彼此相对的部分的面积(即，有效面积)也是有效的。作为用于增加该有效面积的一个方法，在日本专利特开昭61-248413号公报及日本专利特开平6-349669号公报中公开了以下的技术：即，在与连接一对外部电极的方向正交的方向上，使内部电极层的相邻位置的部分的电介质层(即，形成有与内部电极层的层叠方向大致平行地延伸的层叠陶瓷电容器的四个外表面中露出电介质层的侧面的部分的电介质层)狭小化。
在该技术中，在分割母块时，分割成使导电图案在相当于层叠体芯片的侧面的切断面上露出，并利用例如由覆盖用陶瓷生片或陶瓷浆料等构成的足够薄的电介质材料来覆盖该切断面，由此，能使上述的形成层叠陶瓷电容器的侧面的部分的电介质层狭小化。
一般而言，对母块的分割较多情况下是通过沿着与陶瓷生片的层叠方向大致平行的分割面使切刀沿着上述层叠方向进入这样的所谓切断来进行的。然而，在使陶瓷生片及导电图案薄型化的情况下、或者在应用上述日本专利特开昭61-248413号公报及日本专利特开平6-349669号公报公开的技术等情况下，在采用上述切断时会存在以下问题，即，在其切断面容易发生因施加于母块的剪切力所引起的各种不良情况。
例如，在使陶瓷生片大幅薄型化的情况下，会发生在陶瓷生片的端部容易产生因作用于陶瓷生片的剪切力而引起的剥离的问题，可能导致产品合格率的恶化和可靠性的下降。此外，在应用上述日本专利特开昭61-248413号公报及日本专利特开平6-349669号公报公开的技术的情况下，导电图案的端部因作用于导电图案的剪切力而发生变形，原本不应该导通的导电图案有可能在该切断面彼此接触，其结果是，产生无法确保它们之间的电绝缘的问题，可能导致产品合格率的恶化和可靠性的下降。
为了抑制这些问题的发生，在分割工序中，沿着与陶瓷生片的层叠方向大致平行的分割面使切刀沿着与上述层叠方向正交的方向进入是有效的。由此，能抑制因切断引起的剪切力沿着层叠方向作用于陶瓷生片及导电图案，能有效地防止上述问题的发生。
然而，在将母块行状分割而单片化为多个棒状的层叠体块的工序中，沿着上述方向的切断在处理上较为困难。因此，在将多个棒状的层叠体块列状分割而单片化为多个层叠体芯片的工序中，采用沿着上述方向的切断。
另一方面，即使在此情况下，为了将通过分割母块而获得的多个棒状的层叠体块沿着上述方向切断，在将该多个棒状的层叠体块分别列状分割之前，需要使其绕轴线旋转90°。然而，随着层叠陶瓷电容器的小型化，该多个棒状的层叠体块也分别具有非常小型的形状，因此，将其逐一进行旋转在处理上非常困难，是制造成本大幅上升的原因。
发明内容
因此，本发明是为了解决上述的问题而完成的，其目的在于提供一种能以高产品合格率、高效地制造小型、大容量、高可靠性的电容元件的电容元件的制造方法及制造装置。
基于本发明的电容元件的制造方法是用于制造具备基体部的电容元件的方法，上述基体部包含沿着规定方向交替层叠的电介质层及内部电极层，该电容元件的制造方法包括：准备将成为上述电介质层的多个电介质生片以及成为上述内部电极层的多个导电图案进行层叠而成的母块的工序；沿着与多个上述导电图案的层叠方向大致平行的第1分割面将上述母块行状分割，从而将上述母块单片化为具有细长的近似长方体形的多个层叠体块的工序；使多个上述层叠体块分别滚动，使得通过将上述母块进行分割而分别形成在多个上述层叠体块上的一对第1切断面的各个不与位于相邻位置的层叠体块相对的工序；以及沿着与滚动之后的多个上述层叠体块中的多个上述导电图案的层叠方向大致平行且与上述一对第1切断面大致正交的第2分割面，将滚动之后的多个上述层叠体块列状分割，从而将多个上述层叠体块分别单片化为具有近似长方体形的多个层叠体芯片的工序。使多个上述层叠体块分别滚动的工序包含：将多个上述层叠体块载放在平台上，使得上述一对第1切断面分别维持与位于相邻位置的层叠体块相对的状态的工序；以及使载放的多个上述层叠体块沿着该多个层叠体块排列的方向在上述平台上对于该平台进行相对移动，从而多个上述层叠体块分别依次被上述平台的端部推开而从该端部旋转掉落，由此旋转掉落后的多个上述层叠体块的上述一对第1切断面中的一个第1切断面在上述平台之外的区域着地的工序。
在基于上述本发明的电容元件的制造方法中，优选为在将多个上述层叠体块分别单片化为多个上述层叠体芯片的工序中，使切刀沿着上述第2分割面，朝与旋转掉落之后的多个上述层叠体块中的多个上述导电图案的层叠方向正交的方向进入多个上述层叠体块，从而将多个上述层叠体块分别一次性地进行分割。
在基于上述本发明的电容元件的制造方法中，优选为在将上述平台的厚度设为t，将多个上述层叠体块各自具有的上述一对第1切断面之间的距离设为d的情况下，作为上述平台，使用上述厚度t满足d/2≤t≤d的条件的平台。
在基于上述本发明的电容元件的制造方法中，多个上述导电图案可以由强磁性体材料形成，在此情况下，在使多个上述层叠体块分别滚动的工序中，优选为预先将磁性片材配置在上述平台之外的区域，利用上述磁性片材对旋转掉落之后的多个上述层叠体块进行磁性吸引来吸附保持。
在基于上述本发明的电容元件的制造方法中，作为上述磁性片材，优选为使用将不同极性的磁极在与载放在上述平台上的多个上述层叠体块各自的延伸方向平行的方向上交替配置的磁性片材。
在基于上述本发明的电容元件的制造方法中，在将上述母块单片化为多个上述层叠体块的工序中，也可以对上述母块进行分割，使得多个上述导电图案在上述一对第1切断面的各个第1切断面上露出。
在基于上述本发明的电容元件的制造方法中，在将多个上述层叠体块分别单片化为多个上述层叠体芯片的工序中，也可以将多个上述层叠体块分别进行分割，使得多个上述导电图案在对多个上述层叠体块分别进行分割而形成在多个上述层叠体芯片上的一对第2切断面的各个第2切断面上露出。
在基于上述本发明的电容元件的制造方法中，还可以具备利用电介质材料覆盖多个上述层叠体芯片的上述一对第2切断面的各个第2切断面的工序。
在基于上述本发明的电容元件的制造方法中，优选为在使多个上述层叠体块分别滚动的工序之后，且在将多个上述层叠体块分别单片化为多个上述层叠体芯片的工序之前，还具备以下工序：即，利用一对中心对准用引导构件将旋转掉落之后的多个上述层叠体块沿着其长边方向一次性夹持，从而使多个上述层叠体块在上述长边方向上一次性中心对准。
在基于上述本发明的电容元件的制造方法中，优选为在使多个上述层叠体块分别滚动的工序之后，且在将多个上述层叠体块分别单片化为多个上述层叠体芯片的工序之前，还具备以下工序：即，利用一对集合用引导构件将旋转掉落之后的多个上述层叠体块沿着该多个层叠体块排列的方向一次性夹持，从而使多个上述层叠体块在该方向上一次性集合。
基于本发明的电容元件的制造装置用于制造具备基体部的电容元件，上述基体部包含沿着规定方向交替层叠的电介质层及内部电极层，该电容元件的制造装置包括：平台，该平台载放有通过将成为上述电介质层的多个电介质生片以及成为上述内部电极层的多个导电图案进行层叠而成的母块行状分割、从而单片化为具有细长的近似长方体形的多个层叠体块；滚动机构，该滚动机构使载放在上述平台上的多个上述层叠体块沿着该多个层叠体块排列的方向在上述平台上对于该平台进行相对移动，从而多个上述层叠体块分别依次被上述平台的端部推开而从该端部旋转掉落来进行滚动；以及着地面，该着地面位于上述平台之外的区域，对通过上述滚动机构而旋转掉落的多个上述层叠体块进行承接。上述平台采用以下结构，即，能将多个上述层叠体块排列配置，成为使通过将上述母块进行分割而在多个上述层叠体块上分别形成的一对第1切断面分别与位于相邻位置的层叠体块相对的状态，上述着地面采用以下结构，即，能使旋转掉落后的多个上述层叠体块的上述一对第1切断面中的一个第1切断面着地。
在基于上述本发明的电容元件的制造装置中，优选为上述滚动机构由使上述平台移动的平台驱动机构、以及限制载放在上述平台上的多个上述层叠体块移动的移动限制构件构成，在此情况下，采用以下结构：即，利用上述平台驱动机构使上述平台移动，通过使载放在上述平台上的多个上述层叠体块与上述移动限制构件抵接，多个上述层叠体块分别依次被上述平台的端部推开。
在基于上述本发明的电容元件的制造装置中，优选为在将上述平台的厚度设为t，将多个上述层叠体块各自具有的上述一对第1切断面之间的距离设为d的情况下，上述厚度t满足d/2≤t≤d的条件。
在基于上述本发明的电容元件的制造装置中，优选为在多个上述导电图案由强磁性体材料构成的情况下还具备磁性片材，该磁性片材配置在上述平台之外的区域，对多个上述层叠体块进行磁性吸引来吸附保持。在此情况下，上述着地面由上述磁性片材的主表面构成。
在基于上述本发明的电容元件的制造装置中，优选为上述磁性片材是将不同极性的磁极在与载放在上述平台上的多个上述层叠体块各自的延伸方向平行的方向上交替配置的磁性片材。
在基于上述本发明的电容元件的制造装置中，多个上述层叠体块也可以使多个上述导电图案在上述一对第1切断面的各第1切断面上露出。
在基于上述本发明的电容元件的制造装置中，优选为还具备一对中心对准用引导构件，该一对中心对准用引导构件将旋转掉落之后的多个上述层叠体块沿着其长边方向一次性夹持，从而使多个上述层叠体块在上述长边方向上一次性地中心对准。
在基于上述本发明的电容元件的制造装置中，优选为还具备一对集合用引导构件，该一对集合用引导构件将旋转掉落之后的多个上述层叠体块沿着该多个层叠体块排列的方向进行一次性夹持，从而使多个上述层叠体块在该方向上一次性地集合。
根据本发明，能高合格率地、高效地制造小型、大容量、高可靠性的电容元件。
本发明的这些及其它目的、特征、方面及优点将会通过下面结合附图能很好理解的有关本发明的详细说明而得以明确。
附图说明
图1是按照本发明的实施方式所涉及的电容元件的制造方法所制成的层叠陶瓷电容器的简要立体图。
图2是沿着图1所示的层叠陶瓷电容器的图1中示出的II-II线的示意剖视图。
图3是沿着图1所示的层叠陶瓷电容器的图1中示出的III-III线的示意剖视图。
图4仅是图1所示的层叠陶瓷电容器的基体部的简要立体图。
图5是构成图4所示的基体部的一部分的层叠体的前体即层叠体芯片的简要立体图。
图6是简要表示本发明的实施方式所涉及的电容元件的制造方法的流程图。
图7是在制作母块的工序中所使用的陶瓷生片的示意俯视图。
图8是表示制作母块的工序中的陶瓷生片的层叠状态的概要图。
图9是母块的示意侧视图。
图10是表示第1分割工序的概要图。
图11是表示第2分割工序的示意图。
图12是作为本发明的实施方式所涉及的电容元件的制造装置的滚动装置的示意俯视图。
图13是沿着图12所示的滚动装置的图12中示出的XIII-XIII线的示意剖视图。
图14是沿着图12所示的滚动装置的图12中示出的XIV-XIV线的示意剖视图。
图15是在图12所示的滚动装置中使用的磁性片材的概要图。
图16是表示使层叠体块滚动的工序的概要图。
图17是表示使层叠体块滚动的工序之后的利用磁性片材实现的层叠体块的保持状态的概要图。
图18是表示使层叠体块滚动的工序之后的滚动装置的状态的示意俯视图。
图19是表示使层叠体块中心对准的工序的滚动装置的示意俯视图。
图20是表示使层叠体块集合的工序的滚动装置的示意俯视图。
图21是表示使层叠体块集合的工序之后的滚动装置的状态的示意俯视图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。另外，在以下示出的实施方式中，对于相同或共用的部分，在图中标注相同的标号，并且不再重复其说明。
作为应用本发明所制成的电容元件，可以列举以下电容器等：作为电介质材料使用陶瓷材料的层叠陶瓷电容器；作为电介质材料使用树脂膜的层叠型金属化薄膜电容器等，在以下示出的实施方式中，举例示出对其中的层叠陶瓷电容器应用了本发明的情况来进行说明。
图1是按照本发明的实施方式所涉及的电容元件的制造方法制成的层叠陶瓷电容器的简要立体图。图2及图3是分别沿着图1所示的层叠陶瓷电容器的图1中示出的II-II线及III-III线的示意剖视图。此外，图4仅是图1所示的层叠陶瓷电容器的基体部的简要立体图，图5是构成图4所示的基体部的一部分的层叠体的前体即层叠体芯片的简要立体图。以下，在说明本实施方式所涉及的电容元件的制造方法及制造装置之前，参照上述图1至图5对使用该电容元件的制造方法及制造装置制成的层叠陶瓷电容器进行说明。
如图1至图3所示，层叠陶瓷电容器10是整体具有近似长方体形的电子元器件，并具备基体部11和一对外部电极16。
如图1及图2所示，一对外部电极16彼此隔开设置，以覆盖基体部11的规定方向的两个端部的外表面。一对外部电极16分别由导电膜构成。
更详细而言，一对外部电极16例如由烧结金属层与镀层的层叠膜构成。烧结金属层例如通过将Cu、Ni、Ag、Pd、Ag-Pd合金、Au等的糊料进行烧结而形成。镀层例如由Ni镀层、以及覆盖该Ni镀层的Sn镀层构成。镀层也可以由Cu镀层、Au镀层来取而代之。此外，一对外部电极16也可以仅由镀层构成。
而且，作为一对外部电极16，也可以利用导电性树脂糊料。在利用导电性树脂糊料作为一对外部电极16的情况下，包含在导电性树脂糊料中的树脂成分在基体部11中发挥吸收因压电效果而产生的振动的效果，因此，能有效地衰减从基体部11朝外部传播的振动，有利于降低噪声。
如图1至图4所示，基体部11包含：层叠体12，该层叠体12由沿着规定的方向交替层叠的电介质层13及内部电极层14构成；以及一对附加电介质层15，该一对附加电介质层15覆盖该层叠体12的规定部位。
电介质层13及附加电介质层15例如由以钛酸钡为主要成分的陶瓷材料形成。此外，电介质层13及附加电介质层15也可以包含作为成为下面叙述的陶瓷生片的原料的陶瓷粉末的副成分的Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土类化合物等。另一方面，内部电极层14优选为例如由以Ni、Cu、Ag、Pd、Ag-Pd合金、Au等为代表的金属材料形成，尤其优选为由作为强磁性体材料的Ni形成。
如图2所示，沿着层叠方向夹着电介质层13、相邻的一对内部电极层14中的一个内部电极层在层叠陶瓷电容器10的内部与一对外部电极16中的一个外部电极电连接，沿着层叠方向夹着电介质层13、相邻的一对内部电极层14中的另一个内部电极层在层叠陶瓷电容器10的内部与一对外部电极16中的另一个外部电极电连接。由此，成为多个电容要素在一对外部电极16之间并联电连接的结构。
另外，电介质层13及附加电介质层15的材质并不限于上述的以钛酸钡为主要成分的陶瓷材料，也可以选择其它高介电常数的陶瓷材料(例如，以CaTiO3、SrTiO3、CaZrO3等为主要成分的材料)作为电介质层13及附加电介质层15的材质。此外，未必一定要使电介质层13的材质与附加电介质层15的材质一致，作为电介质层13及附加电介质层15的材质，也可以利用主要成分不同的陶瓷材料。而且，作为附加电介质层15，也可以利用作为非陶瓷材料的树脂材料。另一方面，内部电极层14的材质也不限于上述的金属材料，也可以将其它导电材料选作内部电极层14的材质。
此处，参照图1至图3，作为表示层叠陶瓷电容器10的方向的用语，将一对外部电极16排列的方向定义为层叠陶瓷电容器10的长度方向L，将电介质层13与内部电极层14进行层叠的层叠方向定义为厚度方向T，将与上述长度方向L及厚度方向T均正交的方向定义为宽度方向W，在以下的说明中，使用这些用语。
此外，将近似长方体形的层叠陶瓷电容器10的六个外表面中的、在长度方向L上位于相对的位置的一对外表面定义为端面10a，将在厚度方向T上位于相对的位置的一对外表面定义为主面10b，将在宽度方向W上位于相对的位置的一对外表面定义为侧面10c，在以下的说明中，使用这些用语。
除此之外，参照图4及图5，对于与层叠陶瓷电容器10的一对端面10a相对应的基体部11的一对外表面及层叠体芯片22的一对外表面，将它们分别定义为端面11a及端面22a，对于与层叠陶瓷电容器10的一对主面10b相对应的基体部11的一对外表面及层叠体芯片22的一对外表面，将它们分别定义为主面11b及主面22b，对于与层叠陶瓷电容器10的一对侧面10c相对应的基体部11的一对外表面及层叠体芯片22的一对外表面，将它们分别定义为侧面11c及侧面22c，在以下的说明中，使用这些用语。
另外，如图1至图3所示，本实施方式所涉及的层叠陶瓷电容器10具有构成为沿着长度方向L的外形尺寸最长的细长的近似长方体形。作为该层叠陶瓷电容器10的长度方向L的外形尺寸及宽度方向W的外形尺寸(通常，使厚度方向T的外形尺寸与宽度方向W的外形尺寸相同)的代表值，例如，可以列举3.2[mm]×1.6[mm]、2.0[mm]×1.25[mm]、1.6[mm]×0.8[mm]、1.0[mm]×0.5[mm]、0.8[mm]×0.4[mm]、0.6[mm]×0.3[mm]、0.4[mm]×0.2[mm]等。
如图4所示，一对附加电介质层15覆盖层叠体12的在宽度方向W上位于相对的位置的一对外表面，以构成基体部11的一对侧面11c。另一方面，基体部11的一对端面11a主要由层叠体12的在长度方向L上位于相对的位置的一对外表面构成，基体部11的一对主面11b主要由层叠体12的在厚度方向T上位于相对的位置的一对外表面构成。
如图5所示，层叠体12的前体即层叠体芯片22如下形成：将在成为电介质层13的层叠用陶瓷生片23的表面印刷了成为内部电极层14的导电图案24的坯料片材多片进行层叠，并将其切断，从而具有图示那样的近似长方体形。
分别层叠配置的导电图案24中的一部分选择性地在层叠体芯片22的一对端面22a上露出。更具体而言，在层叠体芯片22的一对端面22a上，为了分别与以覆盖该端面22a的方式形成的外部电极16相连接，露出有导电图案24的长度方向L上的单侧的端部。另一方面，在层叠体芯片22的一对侧面22c上，分别露出有层叠配置的导电图案24的所有宽度方向W上的端部。
将覆盖用陶瓷生片以覆盖层叠体芯片22的一对侧面22c的方式分别相对应地粘贴在该一对侧面22c上。由此，成为在上述的层叠体芯片22的一对侧面22c露出的导电图案24的宽度方向W上的端部被该覆盖用陶瓷生片覆盖的状态，而且，对处于粘贴了该覆盖用陶瓷生片的状态的层叠体芯片22进行热压接和烧制，从而制成图4所示那样的基体部11。
在以上说明的层叠陶瓷电容器10中，位于基体部11的宽度方向W上的两个端部的部分的电介质层由以覆盖层叠体12的在宽度方向W上位于相对的位置的一对外表面的方式粘贴的、烧制后成为附加电介质层15的覆盖用陶瓷生片构成，因此，通过使粘贴的覆盖用陶瓷生片的厚度足够薄，能使形成层叠陶瓷电容器10的侧面10c的部分的电介质层的厚度狭小化。因此，通过采用该结构，能使内部电极层14相对于其体积沿着宽度方向W大型化来增大有效面积，与以往相比，能实现小型、大容量的层叠陶瓷电容器。
图6是简要表示本实施方式所涉及的电容元件的制造方法的流程图。图7至图9是用于具体说明图6所示的制作母块的工序的图，图7是在制作母块的工序中所使用的陶瓷生片的示意俯视图，图8是表示制作母块的工序中的陶瓷生片的层叠状态的概要图，图9是母块的示意侧视图。此外，图10及图11是用于具体说明图6所示的分割母块的工序的图，图10是表示第1分割工序的概要图，图11是表示第2分割工序的概要图。接下来，首先，参照图6至图11对本实施方式所涉及的电容元件的制造方法进行简要的说明。
本实施方式所涉及的电容元件的制造方法如下：通过到制造过程的中途阶段为止进行一次性加工处理，将成为层叠陶瓷电容器的核心的元器件材料(母块)制成一个块，之后将其分割而单片化，进一步对单片化之后的元器件材料(层叠体芯片)实施加工处理，从而同时大量地生产多个层叠陶瓷电容器。
如图6所示，本实施方式所涉及的电容元件的制造方法主要依次包括：制作母块的工序(工序S1)；切断母块的工序(工序S2)；粘贴覆盖用陶瓷生片的工序(工序S3)；实施热压接的工序(工序S4)；实施滚筒抛光的工序(工序S5)；实施烧制的工序(工序S6)；以及形成外部电极的工序(工序S7)。
在图6所示的制作母块的工序(工序S1)中，首先，准备包含陶瓷粉末、粘合剂及溶剂的陶瓷浆料，使用模具式涂布机、凹版涂布机(gravurecoater)、微凹版涂布机等使该陶瓷浆料在载体膜上成形为片状，从而制成陶瓷生片。出于层叠陶瓷电容器10的小型化及高容量化的观点，陶瓷生片的厚度优选为1.5[μm]以下。
接下来，利用丝网印刷、喷墨印刷、凹版印刷等将导电糊料以具有带状的图案的方式印刷在该陶瓷生片上，从而形成导电图案。出于层叠陶瓷电容器10的小型化及高容量化的观点，导电图案的厚度优选为1.5[μm]以下。
由此，如图7所示，准备一种在成为电介质层13的层叠用陶瓷生片23的表面印刷有成为内部电极层14的导电图案24的坯料片材。
接下来，如图8所示，按照规定的规则将多个坯料片材多片进行层叠。具体而言，将多个坯料片材进行层叠，成为形成在层叠用陶瓷生片23上的带状的导电图案24朝着相同方向的状态，并且成为在相邻的坯料片材之间、该带状的导电图案24在宽度方向上各错开半个间距的状态。
接下来，对层叠后的多个坯料片材进行热压接，从而形成图9所示那样的结构体，沿着图中示出的切断线A切断并除去所形成的结构体的外周部，从而制成母块20。由此，母块20呈扁平的近似长方体形的外形，并具有将成为电介质层13的多个层叠用陶瓷生片23以及层叠成为内部电极层14的多个导电图案24后的结构。此外，母块20具有在其四个周端面分别露出一部分导电图案24的结构。
图6所示的切断母块的工序(工序S2)依次包含：将母块粘贴在第1保持用粘接片材上的工序；对母块进行分割而单片化为具有细长的近似长方体形的多个层叠体块的第1分割工序；将单片化后的多个层叠体块从第1保持用粘接片材上取下并分别使其滚动的工序；将滚动之后的多个层叠体块粘贴在第2保持用粘接片材上的工序；以及对多个层叠体块分别进行分割而单片化为具有近似长方体形的层叠体芯片的第2分割工序。
首先，在将母块粘贴在第1保持用粘接片材上的工序中，将第1保持用粘接片材31(参照图10)粘贴在所准备的母块20的一对主表面中的一个主表面上。由此，母块20成为被第1保持用粘接片材31保持的状态。此处，作为第1保持用粘接片材31，只要具有粘接性，能利用各种粘接片材，但是，例如，优选为利用通过加热使粘接性下降的发泡剥离片材。
接下来，在第1分割工序中，如图10所示，将处于被第1保持用粘接片材31保持的状态的母块20沿着与带状的多个导电图案24的延伸方向(图中示出的X轴方向)平行且与多个导电图案24的层叠方向(图中示出的Z轴方向)平行的第1分割面101(XZ平面)进行行状分割。在该分割中，能利用使用切刀(刀片)的切断、使用切削刀(切片机)的切片等，但此处举例示出了使用切刀33进行切断的情况。
更详细而言，在上述分割时，将切刀33沿着带状的导电图案24的延伸方向(图中示出的X轴方向)进行配置，并使切刀33沿着第1分割面101(XZ平面)朝着与多个导电图案24的层叠方向(图中示出的Z轴方向)平行的方向(即，图中示出的箭头标记B方向)进入母块20，从而从母块20切出一个层叠体块21。而且，在上述分割时，切刀33以规定的间距沿着与带状的导电图案24的延伸方向正交的方向(图中示出的Y轴方向)进行相对移动，每次移动都进行切断，从而将母块20单片化为多个层叠体块21。
由此，通过第1分割工序所获得的多个层叠体块21分别呈细长的近似长方体形的外形，作为其外表面的一部分包含与带状的多个导电图案24的延伸方向(图中示出的X轴方向)平行且与多个导电图案24的层叠方向(图中示出的Z轴方向)平行的一对第1切断面。
接下来，在将单片化的多个层叠体块从第1保持用粘接片材上取下并分别使其滚动的工序中，使用下面叙述的本实施方式所涉及的电容元件的制造装置即滚动装置40(参照图12等)将多个层叠体块21分别绕其轴线旋转90°。另外，对于该工序的详细情况及滚动装置40的详细情况在后面进行叙述。
接下来，在将滚动之后的多个层叠体块粘贴在第2保持用粘接片材上的工序中，将第2保持用粘接片材32(参照图11)粘贴在处于沿着滚动之后的多个层叠体块21中的多个导电图案24的层叠方向(图中示出的Y轴方向)集合的状态的层叠体块21各自所具有的上述第1切断面中的一个第1切断面上。由此，多个层叠体块21各自处于被第2保持用粘接片材32保持的状态。此处，作为第2保持用粘接片材32，只要具有粘接性，能利用各种粘接片材，但是，例如，优选为利用通过加热使粘接性下降的发泡剥离片材。
接下来，在第2分割工序中，如图11所示，将处于被第2保持用粘接片材32保持的状态的多个层叠体块21分别沿着与滚动之后的多个层叠体块21中的多个导电图案24的层叠方向(图中示出的Y轴方向)平行且与在第1分割工序中形成在层叠体块21上的上述一对第1切断面正交的方向(图中示出的Z轴方向)平行的第2分割面102(YZ平面)被一次性地列状分割。该分割通过使用切刀33来进行切断。
更详细而言，在上述分割时，将切刀33沿着滚动之后的多个层叠体块21中的多个导电图案24的层叠方向(图中示出的Y轴方向)进行配置，并使切刀33沿着第2分割面101(YZ平面)朝着与在第1分割工序中形成在层叠体块21上的一对第1切断面正交的方向(图中示出的Z轴方向)平行的方向(即，图中示出的箭头标记C方向)进入多个层叠体块21，从而从多个层叠体块21分别切出一个层叠体芯片22。而且，在上述分割时，切刀33以规定的间距沿着与带状导电图案24的延伸方向平行的方向(图中示出的X轴方向)进行相对移动，每次移动都进行切断，从而将多个层叠体块21分别单片化为多个层叠体芯片22。
由此，通过第2分割工序所获得的多个层叠体芯片22分别如图5中示出的那样呈近似长方体形状的外形，作为其外表面的一部分，除了上述的一对第1切断面(该一对第1切断面相当于图5所示的一对端面22a)以外，还包含与滚动之后的多个层叠体块21中的多个导电图案24的层叠方向(图中示出的Y轴方向)平行且与在第1分割工序中形成在层叠体块21上的上述一对第1切断面正交的方向(图中示出的Z轴方向)平行的一对第2切断面(该一对第2切断面相当于图5所示的一对侧面22c)。
另外，这样，在第2分割工序中，通过使切刀33沿着与层叠用陶瓷生片23的层叠方向平行的方向进入层叠体块21来进行切断，能抑制切断所引起的剪切力沿着层叠方向作用于层叠用陶瓷生片23及导电图案24，因此，能预防层叠用陶瓷生片23的端部上的剥离以及切断面上的导电图案24彼此的接触，其结果是，能实现产品合格率的提高和可靠性的提高。
在图6所示的粘贴覆盖用陶瓷生片的工序(工序S3)中，将覆盖用陶瓷生片分别粘贴在上述第2分割工序中露出的层叠体芯片22的一对第2切断面上。此处，作为覆盖用陶瓷生片，与上述的层叠用陶瓷生片23相同，使用将包含陶瓷粉末、粘合剂及溶剂的陶瓷浆料作为原料并成形为片状的陶瓷生片。
具体而言，准备具有比层叠体芯片22的第2切断面要大的主表面、且形成地足够薄的覆盖用陶瓷生片，并将其载放在弹性体上，将层叠体芯片22的第2切断面的一个第2切断面朝着载放在该弹性体上的覆盖用陶瓷生片进行推压而对其进行冲裁，进一步从覆盖用陶瓷生片的冲裁部分剥下剩余部分，从而将覆盖用陶瓷生片粘贴于层叠体芯片22的一对第2切断面的一个第2切断面上。另外，对层叠体芯片22的一对第2切断面分别进行该操作，从而层叠体芯片22的一对第2切断面分别被覆盖用陶瓷生片所覆盖。
在图6所示的实施热压接的工序(工序S4)中，成为将粘贴了上述覆盖用陶瓷生片之后的层叠体芯片22加热到规定温度的状态，在该状态下使用弹性体等将覆盖用陶瓷生片的露出面彼此朝层叠体芯片22一侧进行推压，从而实施热压接处理。由此，能提高覆盖用陶瓷生片相对于层叠体芯片22的粘附性。
在图6所示的实施滚筒抛光的工序(工序S5)中，实施了上述热压接之后的层叠体芯片22(包含粘贴在该层叠体芯片22上的覆盖用陶瓷生片)与硬度比陶瓷材料要高的介质球一起封入称为滚筒(barrel)的小箱内，通过使该滚筒旋转来实施抛光处理。由此，使层叠体芯片22及覆盖用陶瓷生片的外表面(尤其是角部和转角部)具有曲面状的圆形。
在图6所示的实施烧制的工序(工序S6)中，将实施了滚筒抛光之后的层叠体芯片22(包含粘贴在该层叠体芯片22上的覆盖用陶瓷生片)加热到规定温度，由此来实施陶瓷材料的烧结处理。通过该处理，层叠体芯片22成为图2中示出的基体部11。
在图6所示的形成外部电极的工序(工序S7)中，通过在基体部11的一对端面11a上涂布导电性糊料来形成金属层，对所形成的金属层实施烧结处理，之后，进一步在烧结后的金属层上依次实施镀Ni、镀Sn，从而形成一对外部电极16。
经过以上所说明的一系列工序，完成了具有图1至图3所示的结构的层叠陶瓷电容器10的制造。
图12是作为本发明的实施方式所涉及的电容元件的制造装置的滚动装置的示意俯视图。图13及图14是沿着图12所示的滚动装置的图12中示出的XIII-XIII线及XIV-XIV线的示意剖视图。此外，图15是在图12所示的滚动装置中使用的磁性片材的概要图。接下来，参照上述图12至图15对作为本实施方式所涉及的电容元件的制造装置的滚动装置的详细情况进行说明。
作为在下面示出的本实施方式所涉及的电容元件的制造装置的滚动装置优选为在将上述本实施方式所涉及的电容元件的制造方法的单片化后的多个层叠体块从第1保持用粘接片材取下并分别使其滚动的工序中使用，从而使多个层叠体块21分别绕其轴线旋转90°。
如图12至图14所示，滚动装置40主要包括工作台(table)41、平台(stage)42、移动限制构件43、一对中心对准用引导构件44、集合用引导构件45、以及未图示的平台驱动机构。其中的移动限制构件43和未图示的平台驱动机构相当于使层叠体块21滚动的滚动机构。
平台42的一端被平台保持部46保持，由此，平台42在工作台41的上方配置在与工作台41隔开规定距离的位置上。平台42配置成覆盖俯视时呈近似矩形形状的工作台41的大致整个上表面。平台42的上表面具有载放面42a，滚动之前的多个层叠体块21载放在该载放面42a上。
平台42采用以下结构：即，利用上述未图示的平台驱动机构经由平台保持部46来驱动平台42，使其能沿着图中示出的Y轴方向移动。由此，平台42能相对于工作台41进行相对移动。此外，平台42也起到与后面叙述的集合用引导构件45成对的集合用引导构件的作用，平台42的构成位于集合用引导构件45一侧的端部42b的端面起到集合用引导面42c的作用。
移动限制构件43配置成位于平台42的载放面42a上。移动限制构件43沿着俯视时呈近似矩形形状的工作台41的一条边配置，并沿着图中示出的X轴方向延伸。移动限制构件43相对于工作台41固定而不能相对移动。此外，移动限制构件43在平台42的载放面42a一侧具有抵接面43a。
一对中心对准用引导构件44的一端分别由中心对准用引导构件保持部47保持，由此，一对中心对准用引导构件44在工作台41的上方配置在与工作台41隔开规定距离的位置上。一对中心对准用引导构件44分别沿着俯视时呈近似矩形形状的工作台41的一条边配置，并沿着图中示出的Y轴方向延伸。由此，一对中心对准用引导构件44处于将位于工作台41的上方的部分的平台42沿着X轴方向夹持的位置。
一对中心对准用引导构件44分别采用以下结构：即，利用未图示的中心对准用引导构件驱动机构经由中心对准用引导构件保持部47来驱动一对中心对准用引导构件44，使其能沿着图中示出的X轴方向移动。由此，中心对准用引导构件44能分别相对于工作台41进行相对移动。此外，一对中心对准用引导构件44分别在平台42一侧具有中心对准用引导面44a。
集合用引导构件45的一端被集合用引导构件保持部48保持，由此，集合用引导构件45在工作台41的上方配置在与工作台41隔开规定距离的位置上。集合用引导构件45沿着俯视时呈近似矩形形状的工作台41的一条边进行配置，并沿着图中示出的X轴方向延伸。由此，集合用引导构件45处于沿着图中示出的Y轴方向与平台42相对的位置。
集合用引导构件45采用以下结构：即，利用未图示的集合用引导构件驱动机构经由集合用引导构件保持部48来驱动集合用引导构件45，使其能沿着图中示出的Y轴方向移动。由此，集合用引导构件45能相对于工作台41进行相对移动。此外，集合用引导构件45在平台42一侧具有集合用引导面45a。
在工作台41上载放有磁性片材51，该磁性片材51覆盖工作台41的大致整个上表面。在磁性片材51载放在工作台41上的状态下，磁性片材51配置在平台42、一对中心对准用引导构件44及集合用引导构件45的下方。磁性片材51的主表面具有载放滚动后的多个层叠体块21的着地面51a。如图15所示，作为磁性片材51，能优选使用将不同极性的磁极(即，N极及S极)沿着图中示出的X轴方向交替配置的磁性片材。
图16是表示使层叠体块滚动的工序的概要图。此外，图17是表示使层叠体块滚动的工序之后的利用磁性片材实现的层叠体块的保持状态的概要图。接下来，参照上述图16及图17对将上述的本实施方式所涉及的电容元件的制造方法的单片化后的多个层叠体块从第1保持用粘接片材取下并分别使其滚动的工序的详细情况进行说明。
在将单片化后的多个层叠体块从第1保持用粘接片材取下并分别使其滚动的工序中，如图12至图14及图16(A)所示，首先，将通过上述第1分割工序所获得的多个层叠体块21载放在滚动装置40的平台42的载放面42a上，以维持一对第1切断面21a1、21a2分别与处于相邻位置的层叠体块相对的状态。
更具体而言，被第1保持用粘接片材31保持的多个层叠体块21以每个第1保持用粘接片材31上下倒置的状态载放在平台42的载放面42a上，将第1保持用粘接片材31从多个层叠体块21上取下，从而将多个层叠体块21在维持上述那样的排列的状态下载放在平台42上。
在该状态中，对多个层叠体块21进行配置，使得多个层叠体块21的轴线位于沿着图中示出的X轴方向的位置，由此，多个层叠体块21各自所具有的一对第1切断面中的一个第1切断面即第1切断面21a1朝着集合用引导构件45所在的一侧，一对第1切断面中的另一个第1切断面即第1切断面21a2朝着移动限制构件43所在的一侧。
如图16(A)所示，接下来，利用上述的平台驱动机构来驱动平台42，平台42开始朝图中示出的箭头标记D的方向进行移动。由此，如图16(B)所示，载放在平台42上的多个层叠体块21均与平台42一起沿着图中示出的箭头标记D的方向进行移动。之后，其中配置在离移动限制构件43最近的位置的层叠体块21与移动限制构件43的抵接面43a抵接，从而使所有的层叠体块21的移动停止。另外，即使在将多个层叠体块21彼此隔开距离地载放在平台42上的情况下，也能通过上述动作使相邻的层叠体块彼此抵接，从而使所有的层叠体块21的移动停止。
如图16(B)所示，而且，平台42继续朝着图中示出的箭头标记D的方向移动，从而多个层叠体块21分别沿着它们排列的方向(图中示出的Y轴方向)，在平台42上相对于该平台42进行相对移动。由此，如图16(C)所示，多个层叠体块21中配置在离移动限制构件43最远的位置上的层叠体块21被平台42的端部42b推开。
被平台42的端部42b推开的层叠体块21失去端部42b的支撑而从平台42的该端部42b掉落到平台42之外的区域。此时，通过预先适当调节平台42的移动速度，能使层叠体块21以平台42的该端部42b为旋转中心旋转掉落，因此，在该掉落时，层叠体块21的第1切断面21a1朝着垂直下方。因此，旋转掉落的层叠体块21以其第1切断面21a1与磁性片材51的着地面51a相接触的方式着地，能实现层叠体块21绕其轴线旋转90°的状态。
另外，上述平台42的移动速度优选为1[mm/秒]～50[mm/秒]。这是由于，在该移动速度小于1[mm/秒]的情况下，生产效率大幅度下降，而在超过50[mm/秒]的情况下，层叠体块21的姿态不稳定。
此处，为了可靠地使层叠体块21以第1切断面21a1与着地面51a相接触的状态在磁性片材51上着地，层叠体块21的一对第1切断面21a1和21a2之间的距离d(参照图16(A))和平台42的厚度t(参照图16(A))优选为满足d/2≤t≤d的条件。通过采用满足该条件的结构，在层叠体块21从平台42的端部42b旋转掉落时，成为第1切断面21a1更加正对着地面51a的状态，并且，在该状态下，能防止层叠体块21的重心在Y轴方向上发生偏移，因此，能更可靠地成为使层叠体块21绕其轴线旋转90°的状态。
此外，如上所述，预先在平台42之外的区域配置磁性片材51，如图17所示，能利用该磁性片材51对旋转掉落之后的层叠体块21进行磁性吸引来稳定地吸附保持。即，层叠体块21包含由强磁性体材料构成的导电图案24，因此，磁性片材51对层叠体块21的导电图案24进行磁性吸引，从而旋转掉落之后的层叠体块21被磁性片材51吸附保持。此处，在层叠体块21的第1切断面21a1，由于露出一部分的导电图案24，因此，在这点上也能更加稳定地吸附保持层叠体块21。
此外，如上所述，作为磁性片材51，如果使用将不同极性的磁极沿着装载在平台42上的多个层叠体块21各自的延伸方向(图中示出的X轴方向)交替地进行配置的磁性片材，则能造成在与该磁性片材51的着地面51a正交的方向上产生磁力线200的状况。因此，能使绕轴线旋转了90°的状态下的层叠体块21的导电图案24的延伸方向与磁力线200的方向相一致(即，导电图案24的延伸方向为X轴方向及Z轴方向，形成磁力线200的面为XZ面，使它们相一致)，也能稳定地维持层叠体块21绕轴线旋转了90°的状态。
另外，作为磁性片材51，也可以使用将不同极性的磁极沿着载放在平台42上的多个层叠体块21排列的方向(图中示出的Y轴方向)交替地进行配置的磁性片材。即使在该情况下，也能造成在与磁性片材51的着地面51a正交的方向上产生磁力线200的状况，因此，能相当程度稳定地维持层叠体块21绕轴线旋转了90°的状态。
如图16(C)所示，进一步使平台42继续朝图中示出的箭头标号D方向移动，如图16(D)所示，从载放在平台42上的多个层叠体块21中配置在离移动限制构件43最远的位置上的层叠体块21起依次被平台42的端部42b推开而从该端部42b旋转掉落，由此，多个层叠体块21依次在磁性片材51上以绕轴线旋转了90°的状态不断被吸附保持。
其结果是，如图16(E)所示，在平台42的端部42b到达移动限制构件43的时刻，成为所有的层叠体块21从平台42的端部42b旋转掉落而被磁性片材51吸附保持的状态，由此，能实现所有的层叠体块21进行滚动而从图16(A)所示的状态绕其轴线旋转90°的状态。由此，完成使多个层叠体块21滚动的工序。
另外，在上面的说明中，举例示出了仅使平台42移动的情况，但是，除了平台42以外，可以使磁性片材51也进行移动。在此情况下的磁性片材51的移动方向能设为与平台42的移动方向相同的方向或相反的方向。在将磁性片材51的移动方向设为与平台42的移动方向相同的方向的情况下，使磁性片材51的移动速度比平台42的移动速度要慢，能减小旋转掉落之后的层叠体块21的间隔，在将磁性片材51的移动方向设为与平台42的移动方向相反的方向的情况下，能增大旋转掉落之后的层叠体块21的间隔。这样，通过适当调节磁性片材51的移动方向和移动速度，能任意地调节旋转掉落之后的层叠体块21的间隔。
此外，在上面的说明中，举例示出了采用使用磁性片材51来磁性吸引层叠体块21的结构的情况，但是也可以利用由电磁铁构成的磁场发生装置取代磁性片材51来磁性吸引层叠体块21。
图18是表示使层叠体块滚动的工序之后的滚动装置的状态的示意俯视图。图19是表示使层叠体块中心对准的工序的滚动装置的示意俯视图。此外，图20是表示使层叠体块集合的工序的滚动装置的示意俯视图，图21是表示使层叠体块集合的工序之后的滚动装置的状态的示意俯视图。
如图18所示，在使多个层叠体块21滚动之后，多个上述层叠体块21配置成在它们排列的方向(图中示出的Y轴方向)上彼此隔开距离，并且，在有的情况下，如图示那样，多个层叠体块21有可能成为其位置沿着其长边方向(图中示出的X轴方向)未对齐的状态。
若原样地保持该状态，则在上述的第2分割工序中要分割的各个层叠体块的分割位置不在对齐的状态，无法直接转移至第2分割工序，因此，在本实施方式所涉及的电容元件的制造方法中，包括：使这些层叠体块中心对准的工序(即，使各个层叠体块的分割位置对齐的工序)；以及进一步使这些层叠体块集合的工序。这些工序能在作为上述的本实施方式所涉及的电容元件的制造装置的滚动装置40中进行实施。以下，参照图18～图21对该工序的详细情况进行说明。
首先，在使层叠体块中心对准的工序中，如图18所示，一对中心对准用引导构件44被上述的中心对准用引导构件驱动机构驱动而朝着图中示出的箭头标记E方向移动。由此，设置在一对中心对准用引导构件44上的中心对准用引导面44a与多个层叠体块21各自的长边方向的端部相接触，多个层叠体块21随之沿着图中示出的X轴方向移动。
之后，如图19所示，在一对中心对准用引导构件44之间的距离与多个层叠体块21的长边方向的长度相等的时刻，停止一对中心对准用引导构件44的移动。由此，多个层叠体块21沿着其长边方向被一对中心对准用引导构件44夹持，多个层叠体块21随之在其长边方向(图中示出的X轴方向)上一次性地中心对准。
另外，在中心对准之后，一对中心对准用引导构件44从图19所示的状态朝图中示出的箭头标记F方向移动，从多个层叠体块21进行退避。
接下来，在使层叠体块集合的工序中，如图19所示，也起到集合用引导构件的作用的平台42和集合用引导构件45分别被上述的平台驱动机构及集合用引导构件驱动机构驱动而朝着图中示出的箭头标记G方向移动。由此，设置在平台42上的集合用引导面42c、设置在集合用引导构件45上的集合用引导面45a分别与处在离其最近的位置的层叠体块21相接触，多个层叠体块21随之沿着图中示出的Y轴方向移动。
之后，如图20所示，在平台42和集合用引导构件45之间的距离与多个层叠体块21集合后的状态下的水平方向的宽度相等的时刻，停止平台42及集合用引导构件45的移动。由此，多个层叠体块21沿着它们排列的方向被平台42和集合用引导构件45夹持，多个层叠体块21随之在它们排列的方向(图中示出的Y轴方向)上一次性地集合。
另外，在集合之后，平台42和集合用引导构件45从图20所示的状态朝图中示出的箭头标记H方向移动，从多个层叠体块21进行退避，由此成为图21所示的状态。
接下来，在图21所示的状态下，将第2保持用粘接片材32(参照图11)粘贴于集合后的多个层叠体块21的上表面(即，一对第1切断面中未被磁性片材51保持的第1切断面21a2(参照图16(E)))，从而将这多个层叠体块21从磁性片材51转移至第2保持用粘接片材32。然后，对被该第2保持用粘接片材32保持的、滚动之后的多个层叠体块21实施上述的第2分割工序。
通过使用以上所说明的本实施方式所涉及的电容元件的制造方法及制造装置，在将第1分割工序中将母块20进行分割而单片化为细长的近似长方体形的多个层叠体块21在第2分割工序中分别分割成近似长方体形的层叠体芯片22之前，能很好处理地非常容易地使多个层叠体块21分别一次性地旋转90°。此外，完全或基本上不依赖手工操作就能使多个层叠体块21滚动，因此，还能实现滚动的可靠性和操作时间的缩短、工件破损的防止等，能非常高效且高产品合格率地进行滚动处理，其结果是，还能大幅度地削减制造成本。在层叠体块21为小型的情况下这些效果尤其显著，非常适合力图实现小型、大容量化的层叠陶瓷电容器的制造。
此外，通过使用本实施方式所涉及的电容元件的制造方法及制造装置，如上所述，在第2分割工序中，能使切刀33沿着与层叠用陶瓷生片23的层叠方向平行的方向进入层叠体块21来进行切断，因此，能抑制切断引起的剪切力沿着层叠方向作用于层叠用陶瓷生片23及导电图案24，还能实现产品合格率的提高和可靠性的提高。
因此，通过采用本实施方式所涉及的电容元件的制造方法及制造装置，能高产品合格率、高效地制成小型、大容量、高可靠性的层叠陶瓷电容器。
在以上所说明的本实施方式中，举例示出了将陶瓷生片粘贴在相当于层叠体芯片的侧面的切断面上来形成附加电介质层的情况，但也可以不粘贴陶瓷生片，取而代之在切断面上涂布陶瓷浆料或树脂糊料来形成附加电介质层。
此外，在上述的本实施方式中，第1分割工序及第2分割工序均举例示出了采用对母块及多个层叠体块进行分割使得一部分导电图案在切断面露出的结构的情况，但未必一定要采用这样的结构，也可以在上述两个分割工序中的任一个分割工序或者全部两个分割工序中进行切断，使得导电图案不在切断面露出。
此外，在上述的本实施方式中，在第2分割工序中，举例示出了利用切断来分割多个层叠体块的情况，但在第2分割工序中，也可以利用切割来分割多个层叠体块。
即，本发明的应用并不限于为了增加有效面积、而进行分割使得导电图案在相当于层叠体芯片的侧面的切断面露出、另外利用电介质材料来覆盖该切断面这样的情况的电容元件的制造方法及制造装置，当然也能应用于其它一般的电容元件的制造方法及制造装置。
此外，在上述的本实施方式中，举例示出了预先将磁性片材配置在滚动装置的工作台上的情况，但是，既可以配置粘接片材等其它片材来取代磁性片材，也可以不配置任何片材。即，只要使多个层叠体块依次从平台的端部旋转掉落而在平台之外的区域着地，就达到了所期望的目的。
而且，在上述的本实施方式中，举例示出了采用以下结构的情况，在该结构中，滚动机构由平台驱动机构和移动限制构件构成，将移动限制构件进行固定以使其不能移动，通过使平台移动，载放在平台上的多个层叠体块依次被平台的端部推开而旋转掉落，但是，也可以不采用上述结构，而是采用以下结构：即，由固定成不能移动的平台和在该平台上移动的推出构件构成滚动机构，通过使该推出构件在平台上移动，使载放在平台上的多个层叠体块依次被平台的端部推开而旋转掉落。
对本发明的实施方式进行了说明，但在此公开的实施方式应视作在所有方面均为例示而并非限制。本发明的范围由权利要求的范围来表示，本发明的范围还包括与权利要求的范围等同的意思及范围内的所有变更。

Claims (18)

1.一种电容元件的制造方法，
该电容元件的制造方法用于制造具备基体部的电容元件，所述基体部包含沿着规定方向交替层叠的电介质层及内部电极层，该电容元件的制造方法的特征在于，包括：
准备将成为所述电介质层的多个电介质生片以及成为所述内部电极层的多个导电图案进行层叠而成的母块的工序；
沿着与多个所述导电图案的层叠方向大致平行的第1分割面将所述母块行状分割，从而将所述母块单片化为具有细长的近似长方体形的多个层叠体块的工序；
使多个所述层叠体块分别滚动，使得通过将所述母块进行分割而分别形成在多个所述层叠体块上的一对第1切断面的各个不与位于相邻位置的层叠体块相对的工序；以及
沿着与滚动之后的多个所述层叠体块中的多个所述导电图案的层叠方向大致平行且与所述一对第1切断面大致正交的第2分割面，将滚动之后的多个所述层叠体块列状分割，从而将多个所述层叠体块分别单片化为具有近似长方体形的多个层叠体芯片的工序，
使多个所述层叠体块分别滚动的工序包含：将多个所述层叠体块载放在平台上，使得所述一对第1切断面的各个第1切断面维持与位于相邻位置的层叠体块相对的状态的工序；以及使载放的多个所述层叠体块沿着该多个层叠体块排列的方向在所述平台上对于该平台进行相对移动，从而多个所述层叠体块分别依次被所述平台的端部推开而从该端部旋转掉落，由此旋转掉落后的多个所述层叠体块的所述一对第1切断面中的一个第1切断面在所述平台之外的区域着地的工序。
2.如权利要求1所述的电容元件的制造方法，其特征在于，
在将多个所述层叠体块分别单片化为多个所述层叠体芯片的工序中，使切刀沿着所述第2分割面，朝与旋转掉落之后的多个所述层叠体块中的多个所述导电图案的层叠方向正交的方向进入多个所述层叠体块，从而将多个所述层叠体块分别一次性地进行分割。
3.如权利要求1或2所述的电容元件的制造方法，其特征在于，
在将所述平台的厚度设为t，将多个所述层叠体块各自具有的所述一对第1切断面之间的距离设为d的情况下，作为所述平台，使用所述厚度t满足d/2≤t≤d的条件的平台。
4.如权利要求1至3的任一项所述的电容元件的制造方法，其特征在于，
利用强磁性体材料形成多个所述导电图案，
在使多个所述层叠体块分别滚动的工序中，预先将磁性片材配置在所述平台之外的区域，从而利用所述磁性片材对旋转掉落之后的多个所述层叠体块进行磁性吸引来吸附保持。
5.如权利要求4所述的电容元件的制造方法，其特征在于，
作为所述磁性片材，使用将不同极性的磁极在与载放在所述平台上的多个所述层叠体块各自的延伸方向平行的方向上交替地配置的磁性片材。
6.如权利要求1至5的任一项所述的电容元件的制造方法，其特征在于，
在将所述母块单片化为多个所述层叠体块的工序中，对所述母块进行分割，使得多个所述导电图案在所述一对第1切断面的各个第1切断面上露出。
7.如权利要求1至6的任一项所述的电容元件的制造方法，其特征在于，
在将多个所述层叠体块分别单片化为多个所述层叠体芯片的工序中，将多个所述层叠体块分别进行分割，使得多个所述导电图案在对多个所述层叠体块分别进行分割而形成在多个所述层叠体芯片上的一对第2切断面的各个第2切断面上露出。
8.如权利要求7所述的电容元件的制造方法，其特征在于，
还具备利用电介质材料覆盖多个所述层叠体芯片的所述一对第2切断面的各个第2切断面的工序。
9.如权利要求1至8的任一项所述的电容元件的制造方法，其特征在于，
在使多个所述层叠体块分别滚动的工序之后，且在将多个所述层叠体块分别单片化为多个所述层叠体芯片的工序之前，还具备以下工序：即，利用一对中心对准用引导构件将旋转掉落之后的多个所述层叠体块沿着其长边方向一次性夹持，从而使多个所述层叠体块在所述长边方向上一次性中心对准。
10.如权利要求1至9的任一项所述的电容元件的制造方法，其特征在于，
在使多个所述层叠体块分别滚动的工序之后，且在将多个所述层叠体块分别单片化为多个所述层叠体芯片的工序之前，还具备以下工序：即，利用一对集合用引导构件将旋转掉落之后的多个所述层叠体块沿着该多个层叠体块排列的方向一次性夹持，从而使多个所述层叠体块在该方向上一次性地集合。
11.一种电容元件的制造装置，
该电容元件的制造装置用于制造具备基体部的电容元件，所述基体部包含沿着规定方向交替层叠的电介质层及内部电极层，该电容元件的制造装置的特征在于，包括：
平台，该平台载放有通过将成为所述电介质层的多个电介质生片以及成为所述内部电极层的多个导电图案进行层叠而成的母块行状分割、从而单片化为具有细长的近似长方体形的多个层叠体块；
滚动机构，该滚动机构使载放在所述平台上的多个所述层叠体块沿着该多个层叠体块排列的方向在所述平台上对于该平台进行相对移动，从而多个所述层叠体块分别依次被所述平台的端部推开而从该端部旋转掉落来进行滚动；以及，
着地面，该着地面位于所述平台之外的区域，对通过所述滚动机构而旋转掉落的多个所述层叠体块进行承接，
所述平台采用以下结构：即，能将多个所述层叠体块排列配置，使得通过将所述母块进行分割而分别形成在多个所述层叠体块上的一对第1切断面的各个第1切断面与位于相邻位置的层叠体块相对，
所述着地面采用以下结构：即，能使旋转掉落后的多个所述层叠体块的所述一对第1切断面中的一个第1切断面着地。
12.如权利要求11所述的电容元件的制造装置，其特征在于，
所述滚动机构由使所述平台移动的平台驱动机构、以及限制载放在所述平台上的多个所述层叠体块移动的移动限制构件构成，
并采用以下结构：即，利用所述平台驱动机构使所述平台移动，通过使载放在所述平台上的多个所述层叠体块与所述移动限制构件抵接，多个所述层叠体块分别依次被所述平台的端部推开。
13.如权利要求11或12所述的电容元件的制造装置，其特征在于，
在将所述平台的厚度设为t，将多个所述层叠体块各自具有的所述一对第1切断面之间的距离设为d的情况下，所述厚度t满足d/2≤t≤d的条件。
14.如权利要求11至13的任一项所述的电容元件的制造装置，其特征在于，
还具备磁性片材，该磁性片材配置在所述平台之外的区域，对多个所述层叠体块进行磁性吸引来吸附保持，
多个所述导电图案由强磁性体材料构成，
所述着地面由所述磁性片材的主表面构成。
15.如权利要求14所述的电容元件的制造装置，其特征在于，
所述磁性片材是将不同极性的磁极在与载放在所述平台上的多个所述层叠体块各自的延伸方向平行的方向上交替配置的磁性片材。
16.如权利要求11至15的任一项所述的电容元件的制造装置，其特征在于，
在多个所述层叠体块中，多个所述导电图案在所述一对第1切断面的各个第1切断面露出。
17.如权利要求11至16的任一项所述的电容元件的制造装置，其特征在于，
还具备一对中心对准用引导构件，该一对中心对准用引导构件将旋转掉落之后的多个所述层叠体块沿着其长边方向一次性夹持，从而使多个所述层叠体块在所述长边方向上一次性地中心对准。
18.如权利要求11至17的任一项所述的电容元件的制造装置，其特征在于，
还具备一对集合用引导构件，该一对集合用引导构件将旋转掉落之后的多个所述层叠体块沿着该多个层叠体块排列的方向一次性地夹持，从而使多个所述层叠体块在该方向上一次性地集合。
CN201410482714.0A 2013-09-20 2014-09-19 电容元件的制造方法及制造装置 Active CN104465089B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-195411 2013-09-20
JP2013195411 2013-09-20
JP2014159440A JP6179480B2 (ja) 2013-09-20 2014-08-05 コンデンサ素子の製造方法および製造装置
JP2014-159440 2014-08-05

Publications (2)

Publication Number Publication Date
CN104465089A true CN104465089A (zh) 2015-03-25
CN104465089B CN104465089B (zh) 2017-11-03

Family

ID=52689901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410482714.0A Active CN104465089B (zh) 2013-09-20 2014-09-19 电容元件的制造方法及制造装置

Country Status (4)

Country Link
US (1) US9865395B2 (zh)
JP (1) JP6179480B2 (zh)
KR (1) KR101598936B1 (zh)
CN (1) CN104465089B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093530A (zh) * 2016-02-18 2017-08-25 株式会社村田制作所 电子部件的制造方法
CN110574275A (zh) * 2017-04-27 2019-12-13 三菱电机株式会社 功率转换单元
US20210090811A1 (en) * 2019-09-19 2021-03-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same
CN114521277A (zh) * 2019-09-30 2022-05-20 京瓷株式会社 薄膜电容器元件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6298007B2 (ja) * 2015-04-24 2018-03-20 太陽誘電株式会社 チップ貼替装置、電子部品の製造装置、及び電子部品の製造方法
JP6531489B2 (ja) * 2015-05-25 2019-06-19 株式会社村田製作所 積層セラミック電子部品の製造方法
US10236123B2 (en) * 2015-07-19 2019-03-19 Vq Research, Inc. Methods and systems to minimize delamination of multilayer ceramic capacitors
KR20170078164A (ko) 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조방법
JP6449798B2 (ja) * 2016-01-26 2019-01-09 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びにセラミック素体
CN108015382A (zh) * 2018-01-22 2018-05-11 成都玖信科技有限公司 一种多芯片共晶石墨工装及装配方法
JP7319792B2 (ja) * 2019-03-01 2023-08-02 太陽誘電株式会社 セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法
KR102459193B1 (ko) * 2020-08-28 2022-10-26 주식회사 모다이노칩 전자 부품 및 이의 제조 방법
US20240145182A1 (en) * 2021-03-02 2024-05-02 Kyocera Corporation Method for aligning multilayer components and method for manufacturing multilayer ceramic electronic components

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586972A (en) * 1983-04-05 1986-05-06 Matsushita Electric Industrial Co., Ltd. Method for making multilayer ceramic body
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH06349669A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH10224129A (ja) * 1997-02-12 1998-08-21 Taiyo Yuden Co Ltd 角柱状素子の接合装置
US20120162856A1 (en) * 2010-12-27 2012-06-28 Samsung Electro-Mechanics Co., Ltd. Conductive paste composition for termination electrode and multilayer ceramic capacitor including the same and manufacturing method thereof
CN103026621A (zh) * 2010-07-22 2013-04-03 Tdk株式会社 层叠型电子部件的制造方法以及层叠型电子部件
CN103247442A (zh) * 2012-02-07 2013-08-14 株式会社村田制作所 层叠陶瓷电子部件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPH02113516A (ja) * 1988-10-22 1990-04-25 Taiyo Yuden Co Ltd チップ状電子部品の端面塗布方法
JPH0818315B2 (ja) * 1991-01-12 1996-02-28 太陽誘電株式会社 磁性体グリーンシート積層装置及びその積層方法
JP2963275B2 (ja) * 1992-05-15 1999-10-18 ローム株式会社 棒状基板における電極膜の焼成用マガジンの構造
JP3150193B2 (ja) * 1992-05-25 2001-03-26 ローム株式会社 棒状基板の並べ替え装置
JPH06120094A (ja) * 1992-09-30 1994-04-28 Tdk Corp 微小電子部品集合体とその検査方法
JP4106668B2 (ja) * 1996-10-16 2008-06-25 日東工業株式会社 チップの姿勢制御・１列整列搬送用双方向フィダー
JPH10120155A (ja) * 1997-03-14 1998-05-12 Nitto Kogyo Co Ltd チップフィダーの直立姿勢１列整列搬送溝
DE10143453A1 (de) * 2001-09-05 2003-03-20 Natec Reich Summer Gmbh Co Kg Entstapler
JP5218219B2 (ja) * 2009-03-31 2013-06-26 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP2010238989A (ja) * 2009-03-31 2010-10-21 Tdk Corp 積層セラミック電子部品の製造方法
JP2013026257A (ja) * 2011-07-15 2013-02-04 Tdk Corp 積層型電子部品の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586972A (en) * 1983-04-05 1986-05-06 Matsushita Electric Industrial Co., Ltd. Method for making multilayer ceramic body
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH06349669A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH10224129A (ja) * 1997-02-12 1998-08-21 Taiyo Yuden Co Ltd 角柱状素子の接合装置
CN103026621A (zh) * 2010-07-22 2013-04-03 Tdk株式会社 层叠型电子部件的制造方法以及层叠型电子部件
US20120162856A1 (en) * 2010-12-27 2012-06-28 Samsung Electro-Mechanics Co., Ltd. Conductive paste composition for termination electrode and multilayer ceramic capacitor including the same and manufacturing method thereof
CN103247442A (zh) * 2012-02-07 2013-08-14 株式会社村田制作所 层叠陶瓷电子部件的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093530A (zh) * 2016-02-18 2017-08-25 株式会社村田制作所 电子部件的制造方法
CN107093530B (zh) * 2016-02-18 2019-10-01 株式会社村田制作所 电子部件的制造方法
CN110574275A (zh) * 2017-04-27 2019-12-13 三菱电机株式会社 功率转换单元
CN110574275B (zh) * 2017-04-27 2021-04-30 三菱电机株式会社 功率转换单元
US20210090811A1 (en) * 2019-09-19 2021-03-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same
US11600445B2 (en) * 2019-09-19 2023-03-07 Murata Manufacturing Co., Ltd. Method for manufacturing a multilayer ceramic electronic component
CN114521277A (zh) * 2019-09-30 2022-05-20 京瓷株式会社 薄膜电容器元件

Also Published As

Publication number Publication date
JP2015084406A (ja) 2015-04-30
US9865395B2 (en) 2018-01-09
KR20150032786A (ko) 2015-03-30
CN104465089B (zh) 2017-11-03
KR101598936B1 (ko) 2016-03-02
US20150083315A1 (en) 2015-03-26
JP6179480B2 (ja) 2017-08-16

Similar Documents

Publication Publication Date Title
CN104465089A (zh) 电容元件的制造方法及制造装置
JP6978163B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN102623176B (zh) 层叠陶瓷电子部件
CN102568824B (zh) 层叠陶瓷电子部件
US8795454B2 (en) Manufacturing method for monolithic ceramic electronic component
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
US9039859B2 (en) Method for manufacturing monolithic ceramic electronic components
JP6131756B2 (ja) コンデンサ素子の製造方法
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP6426112B2 (ja) 積層セラミック電子部品の製造方法
CN103247441A (zh) 层叠陶瓷电容器的制造方法及层叠陶瓷电容器
JP7196946B2 (ja) 積層セラミック電子部品の製造方法
KR20140080291A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US8879237B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US9978520B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
CN108183025B (zh) 层叠陶瓷电子部件的制造方法
JP7127720B2 (ja) 積層セラミック電子部品の製造方法
JP2013165211A (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP7327286B2 (ja) 電子部品の製造方法
JP7314861B2 (ja) 電子部品の製造方法
TW202322161A (zh) 積層陶瓷電子零件及其製造方法
KR101630077B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2006269851A (ja) 積層型圧電素子
JP2012142348A (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant