JP7319792B2 - セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 - Google Patents

セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 Download PDF

Info

Publication number
JP7319792B2
JP7319792B2 JP2019037181A JP2019037181A JP7319792B2 JP 7319792 B2 JP7319792 B2 JP 7319792B2 JP 2019037181 A JP2019037181 A JP 2019037181A JP 2019037181 A JP2019037181 A JP 2019037181A JP 7319792 B2 JP7319792 B2 JP 7319792B2
Authority
JP
Japan
Prior art keywords
ceramic
internal electrodes
ceramic chip
laminated
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019037181A
Other languages
English (en)
Other versions
JP2020141085A (ja
Inventor
伸 中安
暁 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019037181A priority Critical patent/JP7319792B2/ja
Publication of JP2020141085A publication Critical patent/JP2020141085A/ja
Application granted granted Critical
Publication of JP7319792B2 publication Critical patent/JP7319792B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサ等の製造過程におけるセラミックチップ部品の処理方法、並びに当該処理方法を用いた積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法に関する。
従来より、積層セラミックコンデンサ等のセラミックチップ部品の製造過程や包装工程においては、内部電極が強磁性体を含むことを利用して、磁石を用いた工程が行われていた。
例えば、特許文献1には、チップ部品の平面寸法より大きな凹状のポケットにチップ部品を収容し、当該ポケットを備えた非磁性体のパレットの外側から磁石を移動することにより、内部電極の向きをポケットの底面と直交向きに整列する、チップ部品の向き整列方法が記載されている。
あるいは、特許文献2には、搬送路中の電子部品に磁力を作用させて積層方向を揃わせ、テープと凹部に収容されたテーピング電子部品連を作製する、テーピング電子部品連の製造方法が記載されている。
特開2003-7574号公報 特開2017-10955号公報
近年、セラミックチップ部品の小型化及び高容量化に伴い、セラミックチップ部品内に占める内部電極の体積率が高まっている。このため、磁石を用いた工程後にも内部電極の磁化の影響が残り、後の工程に影響を及ぼすことが懸念される。
以上のような事情に鑑み、本発明の目的は、磁石を用いた工程後の作業効率を高めることが可能なセラミックチップ部品の処理方法、並びに当該処理方法を用いた積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係るセラミックチップ部品の処理方法は、第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面とを有するセラミックチップ部品に対して磁場を作用させることにより、前記側面が所定の方向に向くように前記セラミックチップ部品を整列させ、整列後に、前記複数の内部電極を消磁し、整列後の前記セラミックチップ部品の前記側面にサイドマージン部を形成する工程を含む
この構成では、複数の内部電極に磁場を作用させた後に、これらの内部電極を消磁する。これにより、セラミックチップ部品のサイズが小型化して内部電極が多層化し、セラミックチップ部品に占める内部電極の体積率が高まった場合でも、後の工程に内部電極の磁化の影響が残ることを防止することができる。したがって、消磁後の工程において、複数のセラミックチップ部品が連なって一体化するといった不具合が防止され、作業効率を高めることができる。
例えば、上記セラミックチップ部品に対して磁場を作用させることで、上記セラミックチップ部品を整列させ、
整列後に、上記複数の内部電極を消磁してもよい。
これにより、整列後の工程に、内部電極の磁化の影響が及ぶことを防止することができ、作業効率を高めることができる。
例えば、整列後の上記セラミックチップ部品の表面に外部電極を形成してもよい。
また、吸着面と、上記吸着面から磁場を作用させる磁石と、を有する搬送機構を用いて、上記セラミックチップ部品に磁力を作用させることで、上記吸着面に上記セラミックチップ部品を吸着させて上記セラミックチップ部品を搬送し、
搬送後に、上記複数の内部電極を消磁してもよい。
これにより、磁石の作用によって安定してセラミックチップ部品を搬送することができ、かつ、後の工程に内部電極の磁化の影響が及ぶことを防止でき、作業効率を高めることができる。
具体的には、内部電極パターンがそれぞれ形成された複数のセラミックシートを上記第1方向に積層することで、複数のセラミックチップ部品を作製するための積層シートを作製し、
支持シートによって支持された上記積層シートを切断して、上記支持シートによって相互に接続された状態の上記複数のセラミックチップ部品を含むチップ部品群を作製し、
上記搬送機構を用いて、上記複数のセラミックチップ部品に磁力を作用させることで、上記吸着面に上記チップ部品群を吸着させて搬送し、
搬送後に、上記複数の内部電極を消磁してもよい。
例えば上記複数の内部電極を消磁する工程では、非磁性体の容器に収容された上記セラミックチップ部品に対し、上記容器を挟んで消磁器から所定の磁場を作用させてもよい。
これにより、消磁中に、磁化されたセラミックチップ部品が消磁器に吸着する等の不具合を防止することができる。また、容器内に複数のセラミックチップ部品を収容した場合、これらに対して一括して消磁を行うことができる。
例えば、消磁した後に、上記セラミックチップ部品を焼成してもよい。
また、消磁した後に、整列した姿勢の上記セラミックチップ部品を収容したセラミックチップ部品包装体を得てもよい。
これにより、セラミックチップ部品包装体からセラミックチップ部品を取り出して実装に用いる場合に、各セラミックチップ部品を一定の姿勢で実装することができる。したがって、実装された各セラミックチップ部品の特性を均一化することができる。
消磁した後の上記複数の内部電極の残留磁束密度は、0.1mT以下であってもよい。
これにより、消磁後の工程に、内部電極の残留磁化の影響が及ぶことをより確実に防止できる。
本発明の他の実施形態に係る積層セラミック電子部品の製造方法は、第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面とを有するセラミック素体を作製する工程を含む。
上記セラミック素体に対して磁場を作用させることにより、前記側面が所定の方向に向くように上記セラミック素体が整列される。
整列後の前記セラミック素体の前記側面にサイドマージン部が形成される。
整列後の上記セラミック素体の表面に外部電極が形成される。
上記複数の内部電極が消磁される。
本発明のさらに他の実施形態に係る積層セラミック電子部品包装体の製造方法は、第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面に形成されたサイドマージン部とを有するセラミック素体、及び上記セラミック素体の表面に形成された外部電極を有する積層セラミック電子部品を、上記の製造方法により作製する工程を含む。
上記積層セラミック電子部品に対して磁場を作用させることで、上記積層セラミック電子部品が整列される。
整列後に、上記複数の内部電極が消磁される。
消磁した後に、整列した姿勢の上記積層セラミック電子部品を収容した積層セラミック電子部品包装体が得られる。
以上のように、本発明によれば、磁石を用いた工程後の作業効率を高めることが可能なセラミックチップ部品の処理方法、並びに当該処理方法を用いた積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法を提供することができる。
本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA-A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す側面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの比較例に係る製造過程を示す断面図である。 本発明の第2実施形態に係る積層セラミックコンデンサ包装体の平面図である。 上記積層セラミックコンデンサ包装体の図15のC-C'線に沿った断面図である。 上記積層セラミックコンデンサ包装体の製造方法を示すフローチャートである。 上記積層セラミックコンデンサ包装体の製造過程を示す斜視図である。 上記積層セラミックコンデンサ包装体の比較例に係る製造過程を示す斜視図である。 本発明の第3実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のD-D'線に沿った断面図である。 上記積層セラミックコンデンサの図1のE-E'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す側面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 本発明の第4実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造方法の変形例を示すフローチャートである。 本発明の第5実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造方法の変形例を示すフローチャートである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は、各実施形態のセラミックチップ部品に属する座標系を示す3軸である。
<第1実施形態>
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、2つの端面外部電極14と、2つの側面外部電極15と、を具備する3端子型の積層セラミックコンデンサである。
積層セラミックコンデンサ10では、例えば、端面外部電極14がスルー電極として構成され、側面外部電極15がグランド電極として構成される。
セラミック素体11は、X軸方向に面する2つの端面11aと、Y軸方向に面する2つの側面11bと、Z軸方向に面する2つの主面11cと、を有する。セラミック素体11は、例えばX軸方向に長手を有している。セラミック素体11の各面を接続する稜部は面取りされているが、これに限定されない。なお、図1では外部電極14,15に覆われたセラミック素体11の構成を破線で示している。
セラミック素体11のサイズとしては、例えば、X軸方向における寸法Lが1.0mm以下、Y軸方向における寸法W及びZ軸方向における寸法Tが0.5mm以下である。セラミック素体11の各寸法は、各方向に沿って最も大きい部分の寸法とする。
端面外部電極14は、X軸方向に相互に対向し、セラミック素体11の端面11aを覆うように形成される。2つの端面外部電極14は、いずれも後述する第1内部電極12に接続され、同一の極性を有する。
側面外部電極15は、Y軸方向に相互に対向し、セラミック素体11の側面11bにそれぞれ設けられる。側面外部電極15は、それぞれ一方の主面11cから他方の主面11cまでZ軸方向に延びる帯状に形成される。2つの側面外部電極15は、いずれも後述する第2内部電極13に接続され、同一の極性を有するともに、端面外部電極14とは異なる極性を有する。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、積層部16と、カバー部17と、を有する。積層部16は、内部電極12,13がセラミック層20を介してZ軸方向に交互に積層された構成を有する。内部電極12,13の実際の積層数は、例えば数十~数百層であるが、各図では模式的に示している。カバー部17は、積層部16のZ軸方向上下面をそれぞれ覆っている。
第1内部電極12は、セラミック素体11のX軸方向全長にわたって延びる帯状に形成される。第1内部電極12は、端面11aに引き出され、端面外部電極14に接続される。
第2内部電極13は、セラミック素体11のX-Y平面内の中央部に形成される。第2内部電極13は、側面11bに引き出され、側面外部電極15に接続される。
このような構成により、積層セラミックコンデンサ10では、端面外部電極14と側面外部電極15の間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層20に電圧が加わる。これにより、積層セラミックコンデンサ10では、端面外部電極14と側面外部電極15との間の電圧に応じた電荷が蓄えられる。
積層部16のセラミック層20は、容量を大きくするため、高誘電率の誘電体セラミックスにより形成される。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層20は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。
カバー部17も、誘電体セラミックスによって形成されている。カバー部17を形成する材料は、絶縁性セラミックスであればよいが、セラミック層20と同様の誘電体セラミックスを用いることによりセラミック素体11における内部応力が抑制される。
内部電極12,13は、電気の良導体であって、強磁性体を含んでいる。内部電極12,13を形成する材料としては、例えばニッケル(Ni)を主成分とする金属又は合金が挙げられる。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~14は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~14を適宜参照しながら説明する。
(ステップS11:積層シート104作製)
ステップS11では、内部電極パターン112p,113pがそれぞれ形成された第1セラミックシート101及び第2セラミックシート102と、第3セラミックシート103と、を積層することで、積層シート104を作製する。
図5に示すセラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、各セラミック素体11に個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
第1セラミックシート101には、第1内部電極12に対応する第1内部電極パターン112pが形成される。第2セラミックシート102には、第2内部電極13に対応する第2内部電極パターン113pが形成される。各内部電極パターン112p,113pは、切断線Lx及びLyで切断されることにより、各積層セラミックコンデンサ10の内部電極12,13を形成する。
内部電極パターン112p,113pは、印刷法等により、ニッケル等の強磁性体を主成分とする導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。なお、第3セラミックシート103には、内部電極パターンが形成されていない。
積層シート104は、図5に示すようにセラミックシート101,102,103が積層され、一軸加圧法や静水圧加圧法等によって圧着されて作製される。具体的には、積層シート104では、第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層された積層体のZ軸方向上下面に、第3セラミックシート103の積層体が配置される。セラミックシート101,102の積層体は、積層部16に対応する。第3セラミックシート103の積層体は、カバー部17に対応する。これらのセラミックシート101,102,103の積層数及び厚みは、適宜調整することができる。
(ステップS12:切断)
ステップS12では、ステップS11で得られた積層シート104を切断し、未焼成のセラミック素体111を作製する。
図6Aに示すように、積層シート104は、支持シートSに貼り付けられた状態で、切断線Lx,Ly(図5参照)に沿って切断刃Pにより切断される。支持シートSは、例えば粘着層と基材とを有するテープ等で構成される。
次に、図6Bに示すように、切断刃Pが支持シートSに到達するまで切断刃PをZ軸方向に移動させて、支持シートSによって支持された積層シート104を切断する。このとき、支持シートSには切断刃Pを貫通させず、支持シートSが完全に切断されないようにする。
これにより、図6Cに示すように、支持シートSによって相互に接続された状態の複数の未焼成のセラミック素体111を含むチップ部品群105が作製される。
図7に示すように、未焼成のセラミック素体111は、それぞれ、X軸方向に面した端面111aと、Y軸方向に面した側面111bと、Z軸方向に面した主面111cと、Z軸方向に積層された内部電極112,113と、を有する。端面111aからは、第1内部電極112が露出しており、側面111bからは、第2内部電極113が露出している。未焼成のセラミック素体111は、本実施形態におけるセラミックチップ部品として構成される。以下の説明において、未焼成のセラミック素体111を、単に「セラミック素体111」とも称する。
なお、本発明のセラミックチップ部品は、平板状の内部電極とセラミック層とがZ軸方向に交互に積層されているものと定義される。
(ステップS13:チップ部品群105搬送)
ステップS13では、ステップS12で得られたチップ部品群105を搬送する。これにより、複数のセラミック素体111を一括して搬送でき、生産性を高めることができる。
図8に示すように、ステップS13で用いる搬送装置Dは、例えば、吸着面D1と、複数の磁石D2と、を有する。吸着面D1は、図示しないポンプ機構に接続された複数の吸引孔D3を含み、例えばチップ部品群105のZ軸方向に面した主面111cを吸着することができる。磁石D2は、吸着面D1における吸引力を補助するために設けられる。磁石D2の配置は、図示の例に限定されない。
磁石D2は、未焼成のセラミック素体111に磁場を作用させ、強磁性体を含む内部電極112,113を磁化させる。これにより、磁石D2と内部電極112,113との間に、磁場による引力が作用する。したがって、隣接するセラミック素体111間の隙間等によって吸引孔D3から十分な吸引力を及ぼすことができない場合でも、大判のチップ部品群105が、搬送装置Dによって安定的に搬送される。
(ステップS14:消磁)
ステップS14では、搬送された未焼成のセラミック素体111に対し、内部電極112,113を消磁する。
本ステップでは、まず、支持シートSを剥離したセラミック素体111を、非磁性体の容器E等に収容する。これにより、各セラミック素体111が個片化される。容器Eは、複数のセラミック素体111を収容可能であり、かつ後述する消磁器Fによる磁力が十分に及ぶサイズのものを選択でき、一例として箱状に構成される。
図9は、容器Eにセラミック素体111を収容した直後の態様を模式的に示す図である。複数のセラミック素体111は、内部電極112,113が磁化されて分極した状態になったことに伴い、磁力によって相互に引き寄せられる。これにより、例えば複数のセラミック素体111が連なった状態となる。複数のセラミック素体111が連なった状態になると、後の工程で各セラミック素体111を個別に取り扱うことが難しくなり、作業効率の低下につながる。
そこで本実施形態では、図10に示すように、個片化されたセラミック素体111の内部電極112,113を、消磁器Fを用いて消磁する。消磁器Fは、例えば、外部から交流磁場を作用させる磁場発生部F1を有し、内部電極112,113中の磁場を乱しながら、与える交流磁場を徐々に減衰させる。これにより、内部電極112,113の強磁性体材料が、当初の原子磁気モーメントの状態に落ち着き、消磁される。
本ステップの消磁は、非磁性体の容器Eに収容されたセラミック素体111に対し、容器Eを挟んで消磁器Fから所定の磁場を作用させる。具体的には、起動した状態の消磁器Fの磁場発生部F1を容器Eの外周に沿って移動させ、消磁を行う。これにより、磁場発生部F1とセラミック素体111との間に直接磁力が作用して磁場発生部F1にセラミック素体111が吸着する等の不具合を防止することができる。また、容器E中の複数のセラミック素体111を一括して消磁することができ、作業効率が高められる。
本ステップにより、複数のセラミック素体111の内部電極112,113の磁化を解消させ、相互に生じる磁力を低下させることができる。したがって、図10に示すように、各セラミック素体111を十分に分散させ、個別に扱うことが可能となる。
消磁後のセラミック素体111の残留磁束密度は、例えば0.1mT以下であればよい。これにより、内部電極112,113を十分に消磁させ、後の工程における磁化の悪影響を確実に防止することができる。セラミック素体111の残留磁束密度は、例えば、テスラメータ、ガウスメータ等の測定器により測定することができる。
(ステップS15:整列)
ステップS15では、未焼成のセラミック素体111に対して磁場を作用させることで、複数の内部電極112,113を磁化させてセラミック素体111を整列させる。本ステップでは、セラミック素体111のY軸方向に面した側面111bが鉛直方向に向くように整列させる。
図11は、本ステップを模式的に示す断面図である。まず、セラミック素体111を配置することが可能な凹部G1を有する冶具Gを準備する。冶具Gは、例えば非磁性体で構成される。冶具Gには、ポケット状の複数の凹部G1が配列されている。
続いて、冶具Gの凹部G1に、セラミック素体111を配置する。例えば、セラミック素体111は、各凹部G1に1個ずつ配置される。配置方法は特に限定されず、例えば、セラミック素体111を冶具G上にランダムに振り込み、冶具Gに振動又は傾斜の少なくとも一方を付与する。これにより、短時間で多くのセラミック素体111を凹部G1内に配置することができる。
セラミック素体111は、ステップS14において消磁されている。これにより、複数の未焼成のセラミック素体111間に磁力が生じて相互に連なることが防止され、凹部G1に振り込む作業を円滑に行うことができる。
続いて、冶具G内の複数の未焼成のセラミック素体111を、磁石G3を用いて側面111bが鉛直方向を向くように整列させる。例えば、冶具Gの底面G2に沿って磁石G3を一定の方向に移動させる。これにより、各セラミック素体111の内部電極112,113に磁場が作用し、内部電極112,113が磁化される。そして、内部電極112,113に磁力が作用し、内部電極112,113が露出した側面111bが磁石G3に向かって回転する向きのモーメントを受ける。なお、整列前より側面111bが鉛直方向を向いていたセラミック素体111は、そのままの姿勢が維持される。
これにより、未焼成のセラミック素体111は、側面111bが鉛直方向を向いた姿勢で整列する。
(ステップS16:消磁)
ステップS16では、整列後の未焼成のセラミック素体111に対し、内部電極112,113を消磁する。本ステップは、ステップS14の消磁と同様に、消磁器Fを用いて消磁することができる。
図12は、本ステップを模式的に示す図である。本ステップでは、例えば消磁器Fを、ステップS15の整列に用いた冶具Gの底面G2等の外周に沿って移動することにより、消磁を行うことができる。これにより、セラミック素体111に対し、非磁性体の容器としての冶具Gを挟んで所定の磁場を作用させ消磁することができ、磁力によってセラミック素体111が消磁器Fに吸着することを防止することができる。また、冶具G内に配置された複数のセラミック素体111全体を万遍なく消磁することができる。
本ステップにおいても、消磁後のセラミック素体111の残留磁束密度は、例えば0.1mT以下であればよい。これにより、内部電極112,113を十分に消磁させ、後の工程における磁化の悪影響を確実に防止することができる。
(ステップS17:側面外部電極15形成)
ステップS17では、整列後のセラミック素体111の側面111bに未焼成の側面外部電極15を形成する。未焼成の側面外部電極15は、例えば側面111bに導電性ペーストを塗布することにより形成される。導電性ペーストの塗布は、例えば印刷法等により行われる。本ステップは、例えば、冶具Gによって整列したセラミック素体111を、整列後の姿勢を維持したまま他の冶具やテープ等に移し替えて行われる。
(ステップS18:端面外部電極14形成)
ステップS18では、セラミック素体111に未焼成の端面外部電極14を形成する。端面外部電極14は、例えば、セラミック素体111の端面111aに導電性ペーストを塗布することにより形成される。
図13は、本ステップを模式的に示す図である。まず、冶具Hの凹部H1内に各セラミック素体111を配置し、端面111aが一定の方向を向くようにセラミック素体111を整列させる。セラミック素体111はX軸方向に長手を有するため、端面111aよりも側面111b及び主面111cの面積の方が大きい。このことを利用して、凹部H1の開口H11は、端面111aが挿入可能であり、かつ、側面111b及び主面111cが挿入不可能なサイズで構成される。これにより、各セラミック素体111は、端面111aを開口H11側に向けた姿勢で、凹部H1に配置される。
仮にステップS16の消磁を行わなかった場合、セラミック素体111を凹部H1に振り込む際に、図14に示すように、内部電極112,113の磁化の影響によって複数のセラミック素体111同士が連なる。これにより、セラミック素体111を1個ずつ凹部H1に挿入することができなくなる。このため、セラミック素体111同士を引き離してから凹部H1に挿入する作業が必要となり、作業効率が低下する。
本実施形態では、ステップS18の前に、ステップS16において内部電極112,113の消磁を行う。これにより、複数のセラミック素体111が分離した状態を維持でき、セラミック素体111を凹部H1に円滑に挿入することができる。したがって、本ステップにおける作業効率が高められる。
冶具Hによって整列したセラミック素体111は、例えば他の冶具やテープ等に移し替えられて、端面111aに導電性ペーストが塗布される。導電性ペーストの塗布は、例えばディップ法や印刷法等により行われる。これにより、未焼成の積層セラミックコンデンサ10が作製される。
(ステップS19:焼成)
ステップS19では、ステップS18で得られた未焼成の積層セラミックコンデンサを焼結させる。焼成は、例えば、還元雰囲気、又は低酸素分圧雰囲気で行うことができる。本実施形態では、セラミック素体111の焼結と外部電極14,15の焼き付けとを同時に行うことができる。
以上のように、図1~3に示す積層セラミックコンデンサ10が作製される。
本実施形態では、ステップS15の整列工程で磁石G3を用いた場合でも、その後のステップS16において内部電極112,113が消磁される。また、ステップS13の搬送工程で磁石D2を用いた場合でも、その後のステップS14において内部電極112,113が消磁される。これにより、セラミック素体111に占める内部電極112,113の体積率が高い場合であっても、後のステップに内部電極112,113の磁化の影響が及ぶことを防止でき、作業の効率化を図ることができる。
<第2実施形態>
磁力を用いた整列工程は、例えば積層セラミックコンデンサ10の包装体100を作製する場合にも行われることがある。そこで、本実施形態では、本発明の処理方法を用いた包装体100の製造方法について説明する。なお、本実施形態において、第1実施形態と同様の構成については同一の符号を付して、説明を省略する。
[積層セラミックコンデンサ10の包装体100の構成]
図15は、積層セラミックコンデンサ10の包装体100の平面図である。図16は、包装体100の図15のC-C'線に沿った断面図である。
なお、本実施形態の積層セラミックコンデンサ10は、第1実施形態と同様の3端子型の例を示すが、これに限られず、2端子型、他端子型等の任意の構成を採り得る。
図15及び図16に示すように、包装体100は、収容部110と、封止部120と、積層セラミックコンデンサ10と、を備える。包装体100は、全体として一方向に延びるように構成される。本実施形態の積層セラミックコンデンサ10は、内部電極12,13が積層されたセラミックチップ部品として構成される。
収容部110は、例えばキャリアテープとして構成される。収容部110は、包装体100の長手方向に沿って間隔をあけて配置された複数の凹部130を有する。各凹部130には、積層セラミックコンデンサ10が1個ずつ収容される。
各積層セラミックコンデンサ10は、本実施形態において、凹部130に一定の姿勢で配置されている。一例として、各積層セラミックコンデンサ10は、Z軸方向に面した主面11cが凹部130の開口130aを向いた姿勢で配置されている。
封止部120は、凹部130の開口130aを封止する。封止部120は、例えばカバーテープとして構成される。
[積層セラミックコンデンサ10の包装体100の製造方法]
図17は、積層セラミックコンデンサ包装体(包装体)100の製造方法を示すフローチャートである。図18及び19は包装体100の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図17に沿って、図18及び19を適宜参照しながら説明する。
(ステップS21:積層セラミックコンデンサ10の搬送)
ステップS21では、作製された積層セラミックコンデンサ10を搬送装置Jによって搬送する。
図18は、搬送装置Jを模式的に示す斜視図である。搬送装置Jは、例えば、積層セラミックコンデンサ10を搬送するための搬送路J1と、搬送路J1を駆動するための図示しない駆動機構と、を有する。
搬送路J1は、例えば底面J11と、底面J11を挟んで対向する一対の側壁J12と、を有し、上記駆動機構によって、所定の搬送方向Kに底面J11が移動することが可能に構成される。搬送路J1は、積層セラミックコンデンサ10に対して振動又は傾斜を与えることが可能に構成されてもよい。搬送路J1は、図18に示すように直線状でもよいし、少なくとも一部が曲線状に構成されてもよい。
搬送路J1は、上流側において、複数の積層セラミックコンデンサ10が収容された図示しない容器に接続される。搬送路J1には、当該容器から、積層セラミックコンデンサ10が適宜供給される。
搬送路J1は、例えば、一対の側壁J12間が、積層セラミックコンデンサ10の長手方向における寸法(X軸方向における寸法)よりも短い距離で対向するように構成される。これにより、搬送路J1は、搬送方向と積層セラミックコンデンサ10のX軸方向とがほぼ一致するように構成される。但し、搬送路J1によって搬送されている積層セラミックコンデンサ10の姿勢は、側面11bが底面J11に面する場合と主面11cが底面J11に面する場合とがあり、一定ではない。
(ステップS22:整列)
ステップS22では、搬送されている積層セラミックコンデンサ10を一定の姿勢に整列させる。本実施形態では、積層セラミックコンデンサ10に磁場を作用させることで、複数の内部電極12,13を磁化させて、積層セラミックコンデンサ10を整列させる。これにより、積層セラミックコンデンサ10を一定の姿勢で包装することができ、包装体100から取り出して一定の姿勢で実装させることができる。したがって、実装後の複数の積層セラミックコンデンサ10における特性を均一化することができる。
図18に示すように、搬送装置Jは、さらに、磁場発生部J2を備える。磁場発生部J2は、例えば、搬送路J1の側壁J12に面して配置される。磁場発生部J2は、例えば永久磁石で構成されてもよいし、電磁石等で構成されてもよい。
磁場発生部J2は、搬送路J1上に所定の磁場を形成する。これにより、搬送路J1上を搬送方向Kに移動する各積層セラミックコンデンサ10の内部電極12,13に磁場が作用し、内部電極12,13が磁化される。その結果、内部電極12,13に磁力が作用し、側面11bが磁場発生部J2(側壁J12)に向かって回転する向きのモーメントを受ける。
したがって、磁場発生部J2を通過した積層セラミックコンデンサ10は、側面11bが側壁J12に面し、主面11cが底面J11に面する姿勢となる。なお、整列前より主面11cが底面J11に面する姿勢の積層セラミックコンデンサ10は、その姿勢が維持される。
あるいは、磁場発生部J2を搬送路J1の底面J11に面する位置に配置することで、積層セラミックコンデンサ10を、側面11bが底面J11に面する姿勢に整列させることも可能である。
(ステップS23:消磁)
ステップS23では、整列後の積層セラミックコンデンサ10に対し、内部電極12,13を消磁する。
図18に示すように、搬送装置Jは、さらに、消磁部J3を備える。消磁部J3は、磁場発生部J2の搬送方向Kの下流に配置される。消磁部J3は、交流磁場を発生させる消磁器として構成され、搬送路J1上の積層セラミックコンデンサ10の内部電極12,13を消磁することが可能に構成される。
消磁部J3は、搬送路J1の底面J11の上方から磁場を発生させるように構成されてもよいし、側壁J12側から磁場を発生させるように構成されてもよい。
消磁部J3は、磁場発生部J2の影響を受けない位置に配置され、例えば、磁場発生部J2による磁束密度が0.1mT以下となる位置に配置される。これにより、消磁部J3による消磁作用を確実に発揮させることができる。
本ステップにおいても、消磁後の積層セラミックコンデンサ10の残留磁束密度は、例えば0.1mT以下であればよい。これにより、内部電極12,13を十分に消磁させ、後の工程における磁化の悪影響をより確実に防止することができる。
(ステップS24:包装体100の作製)
ステップS24では、整列された姿勢の積層セラミックコンデンサ10が、搬送路J1から収容部110の凹部130に収容される。そして、開口130aが封止部120によって封止されることで、積層セラミックコンデンサ10の包装体100が作製される。
図19は、本実施形態の比較例に係る搬送装置J'を示す図である。搬送装置J'は、搬送装置Jと同様の搬送路J1及び磁場発生部J2を有するが、消磁部J3を有さない。このため、磁場発生部J2による整列後に、搬送方向Kに隣接する積層セラミックコンデンサ10の磁化された内部電極12,13間に引力が作用することがある。これにより、搬送方向Kに隣接する積層セラミックコンデンサ10同士が連なって一体化し、包装体100の凹部130に積層セラミックコンデンサ10を1個ずつ収容する作業が難しくなる。
本実施形態では、磁場発生部J2による整列後に消磁を行うことにより、複数の積層セラミックコンデンサ10が連なった状態で搬送されることを防止できる。これにより、包装体100の各凹部130に、積層セラミックコンデンサ10を1個ずつ収容することが容易になる。したがって、包装体100の作製工程の作業効率を高めることができる。
<第3実施形態>
上述の第1実施形態では、積層セラミックコンデンサ10の製造過程における磁力を用いた整列工程として、側面外部電極15の形成前の整列工程を例示した。一方で、同様の整列工程は、2端子型の積層セラミックコンデンサ30において、サイドマージン部を後付けする場合の整列工程にも適用することができる。なお、本実施形態において、第1実施形態と同様の構成については、同一又は対応する符号を付して、詳細な説明を省略する。
[積層セラミックコンデンサ30の構成]
図20~22は、本発明の第3実施形態に係る積層セラミックコンデンサ30を示す図である。図20は、積層セラミックコンデンサ30の斜視図である。図21は、積層セラミックコンデンサ30の図16のD-D'線に沿った断面図である。図22は、積層セラミックコンデンサ30の図16のE-E'線に沿った断面図である。
積層セラミックコンデンサ30は、セラミック素体31と、2つの外部電極34と、を備えた2端子型の積層セラミックコンデンサである。外部電極34は、第1実施形態の端面外部電極14と同様に、X軸方向に相互に対向し、X軸方向における端面を覆うように構成される。
セラミック素体31は、積層チップ38と、サイドマージン部39と、を有する。積層チップ38は、内部電極32,33がセラミック層40を介してZ軸方向に交互に積層された容量形成部36と、容量形成部36をZ軸方向から覆うカバー部37と、を有する。サイドマージン部39は、積層チップ38をY軸方向からそれぞれ覆っている。
第1内部電極32は、積層チップ38の一方のX軸方向端面に引き出される。第2内部電極33は、積層チップ38の他方のX軸方向端面に引き出される。これにより、内部電極32,33がそれぞれ異なる外部電極34に接続されている。
サイドマージン部39及びカバー部37は、絶縁性セラミックスによって形成され、積層チップ38の絶縁性を確保し、かつ保護する機能を有する。サイドマージン部39及びカバー部37は、例えば容量形成部36のセラミック層40と同様の誘電体セラミックスで構成される。
[積層セラミックコンデンサ30の製造方法]
図23は、積層セラミックコンデンサ30の製造方法を示すフローチャートである。図24~27は積層セラミックコンデンサ30の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ30の製造方法について、図23に沿って、図24~27を適宜参照しながら説明する。
(ステップS31:積層シート304作製)
ステップS31では、内部電極パターン312p,313pがそれぞれ形成された第1セラミックシート301及び第2セラミックシート302と、第3セラミックシート303と、を積層することで、積層シート304を作製する。
図24に示すように、第1セラミックシート301には、Y軸方向に延びる帯状の第1内部電極パターン312pが形成される。第2セラミックシート302には、Y軸方向に延びる帯状の第2内部電極パターン313pが形成される。内部電極パターン312p,313pは、切断線Lx及びLyで切断されることにより、各積層セラミックコンデンサ30の内部電極32,33を形成する。
これらのセラミックシート301,302,303は、第1実施形態と同様に積層され、圧着されることで、積層シート304を形成する。
(ステップS32:切断)
ステップS32では、ステップS31で得られた積層シート304を切断し、未焼成の積層チップ318を作製する。本ステップでは、積層シート304に支持シートSを貼り付け、第1実施形態と同様に、切断線Lx,Lyに沿って積層シート304を切断する。
これにより、図25に示すように、支持シートSによって相互に接続された状態の複数の未焼成の積層チップ318を含むチップ部品群305が作製される。
図26に示すように、未焼成の積層チップ318は、内部電極312,313がZ軸方向に積層され、本実施形態のセラミックチップ部品として構成される。積層チップ318は、内部電極312,313の双方が露出し、Y軸方向に面した側面318bを有する。以下の説明において、未焼成の積層チップ318を、単に「積層チップ318」とも称する。
(ステップS33:チップ部品群305搬送)
ステップS33では、ステップS32で得られたチップ部品群305を、第1実施形態のステップS13と同様に、搬送装置Dを用いて搬送する。これにより、内部電極312,313が搬送装置Dの磁石D2の作用を受けて磁化される。
(ステップS34:消磁)
ステップS34では、搬送された未焼成の積層チップ318に対し、第1実施形態のステップS14と同様に、内部電極312,313を消磁する。
(ステップS35:整列)
ステップS35では、未焼成の積層チップ318に対して磁場を作用させることで、複数の内部電極312,313を磁化させて積層チップ318を整列させる。本ステップでは、積層チップ318の側面311bが鉛直方向に向くように整列させる。
本ステップでは、第1実施形態のステップS15で用いたものと同様の冶具G及び磁石G3を用いて、積層チップ318を整列させることができる。これにより、積層チップ318は、側面318bが鉛直方向を向いた姿勢で整列する。
(ステップS36:消磁)
ステップS36では、整列後の内部電極312,313に対して、ステップS16と同様に消磁する。本ステップは、ステップS14及びS16の消磁と同様に、消磁器を用いて消磁することができる。
(ステップS37:サイドマージン部319形成)
ステップS37では、積層チップ318の側面318bに未焼成のサイドマージン部319を形成する。
本ステップでは、図27Aに示すように、整列された姿勢の積層チップ318が、テープ等の支持部材Mによって支持される。これにより、一方の側面318bが支持部材Mによって支持され、他方の側面318bが開放された状態となる。
そして、図27Bに示すように、開放された側面318bに未焼成のサイドマージン部319が形成される。サイドマージン部319は、例えば、セラミックグリーンシートの側面318bへの貼り付けや、側面318bにおけるセラミックペーストの塗布等によって形成される。
他方の側面318bに対しても、同様にサイドマージン部319を形成することができる。これにより、未焼成のセラミック素体31が作製される。
(ステップS38:外部電極34形成)
ステップS38では、未焼成のセラミック素体31のX軸方向に面した端面に、未焼成の外部電極34を形成する。外部電極34は、第1実施形態の端面外部電極14と同様に、例えば、導電性ペーストを塗布することにより形成される。これにより、未焼成の積層セラミックコンデンサ30が作製される。
本ステップでも、第1実施形態のステップS18と同様の冶具を用いてセラミック素体を整列させた後、導電性ペーストの塗布を行うことができる。すなわち、冶具は、X軸方向に面した端面が挿入可能であり、かつ、Y軸方向に面した側面及びZ軸方向に面した主面が挿入不可能なサイズの開口を有する凹部を備える。各セラミック素体は、端面を開口に向けた姿勢で、凹部に配置される。
本実施形態では、ステップS38の前に、ステップS36で内部電極312,313の消磁を行う。これにより、複数のセラミック素体31が磁力によって連なって凹部に挿入できない、といった不具合を防止することができる。
(ステップS39:焼成)
ステップS39では、ステップS19と同様に、ステップS38で得られた未焼成の積層セラミックコンデンサ30を焼結させる。
以上により、図20~22に示す積層セラミックコンデンサ30が作製される。
本実施形態では、ステップS35の整列工程で磁石G3を用いた場合でも、その後のステップS36において内部電極312,313が消磁される。また、ステップS33の搬送工程で磁石D2を用いた場合でも、その後のステップS34において内部電極312,313が消磁される。これにより、積層チップ318に占める内部電極312,313の体積率が高い場合であっても、後のステップに内部電極312,313の磁化の影響が残ることを防止でき、作業効率を高めることができる。
<第4実施形態>
第1実施形態では、ステップS13のチップ部品群105の搬送工程に磁石D2を用いると説明したが、磁石を用いなくてもよい。この場合、ステップS14の消磁工程が不要となり、図28に示すような製造工程となる。すなわち、ステップS13のチップ部品群105の搬送工程後に、ステップS15の整列工程が行われる。
なお、第3実施形態においても、ステップS33のチップ部品群305の搬送に磁石を用いない場合は、ステップS34の消磁工程が不要となり、図29に示すような製造工程となる。すなわち、ステップS33のチップ部品群105の搬送工程後に、ステップS35の整列工程が行われる。
<第5実施形態>
消磁工程は、上述の各実施形態のタイミングに限定されず、少なくとも内部電極の磁化の影響が懸念される工程の前に行われればよい。
例えば、図30に示すように、ステップS16の消磁工程は、ステップS17の側面外部電極の形成工程の後であって、ステップS18の端面外部電極の形成工程の前に行われてもよい。
同様に、図31に示すように、ステップS36の消磁工程は、ステップS37のサイドマージン部形成工程の後であって、ステップS38の外部電極の形成工程の前に行われてもよい。
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば本発明の実施形態は各実施形態を組み合わせた実施形態とすることができる。
上述の各実施形態では、内部電極を磁化させる工程として、外部電極形成前の整列工程、搬送工程、包装体作製前の整列工程、サイドマージン部形成前の整列工程を示したが、これに限定されない。例えば、他の内部電極を磁化させる工程として、内部電極の配置のずれや、短絡の有無、耐環境性等を検査する前の整列工程等を挙げることができる。この場合も、整列後に内部電極の消磁工程を行うことで、後の工程における作業効率を高めることができる。
上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明はセラミック層と内部電極とが積層された積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子、積層セラミックインダクタなどが挙げられる。
10,30…積層セラミックコンデンサ(積層セラミック電子部品、セラミックチップ部品)
11,111,31,311…セラミック素体(セラミックチップ部品)
12,13,112,113,31,32,312,313…内部電極
38,318…積層チップ(セラミックチップ部品)
100…包装体(積層セラミック電子部品包装体)

Claims (10)

  1. 第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面とを有するセラミックチップ部品に対して磁場を作用させることにより、前記側面が所定の方向に向くように前記セラミックチップ部品を整列させ、
    整列後に、前記複数の内部電極を消磁し、
    整列後の前記セラミックチップ部品の前記側面にサイドマージン部を形成する
    セラミックチップ部品の処理方法。
  2. 請求項に記載のセラミックチップ部品の処理方法であって、
    整列後の前記セラミックチップ部品の表面に外部電極を形成する
    セラミックチップ部品の処理方法。
  3. 請求項1または2に記載のセラミックチップ部品の処理方法であって、
    吸着面と、前記吸着面から磁場を作用させる磁石と、を有する搬送機構を用いて、前記セラミックチップ部品に磁力を作用させることで、前記吸着面に前記セラミックチップ部品を吸着させて前記セラミックチップ部品を搬送し、
    搬送後に、前記複数の内部電極を消磁する
    セラミックチップ部品の処理方法。
  4. 請求項に記載のセラミックチップ部品の処理方法であって、
    内部電極パターンがそれぞれ形成された複数のセラミックシートを前記第1方向に積層することで、複数のセラミックチップ部品を作製するための積層シートを作製し、
    支持シートによって支持された前記積層シートを切断して、前記支持シートによって相互に接続された状態の前記複数のセラミックチップ部品を含むチップ部品群を作製し、
    前記搬送機構を用いて、前記複数のセラミックチップ部品に磁力を作用させることで、前記吸着面に前記チップ部品群を吸着させて搬送し、
    搬送後に、前記複数の内部電極を消磁する
    セラミックチップ部品の処理方法。
  5. 請求項1からのうちいずれか一項に記載のセラミックチップ部品の処理方法であって、
    前記複数の内部電極を消磁する工程では、非磁性体の容器に収容された前記セラミックチップ部品に対し、前記容器を挟んで消磁器から所定の磁場を作用させる
    セラミックチップ部品の処理方法。
  6. 請求項1からのうちいずれか一項に記載のセラミックチップ部品の処理方法であって、
    消磁した後に、前記セラミックチップ部品を焼成する
    セラミックチップ部品の処理方法。
  7. 請求項に記載のセラミックチップ部品の処理方法であって、
    消磁した後に、整列した姿勢の前記セラミックチップ部品を収容したセラミックチップ部品包装体を得る
    セラミックチップ部品の処理方法。
  8. 請求項1からのうちいずれか一項に記載のセラミックチップ部品の処理方法であって、
    消磁した後の前記複数の内部電極の残留磁束密度は、0.1mT以下である
    セラミックチップ部品の処理方法。
  9. 第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面とを有するセラミック素体を作製し、
    前記セラミック素体に対して磁場を作用させることにより、前記側面が所定の方向に向くように前記セラミック素体を整列させ、
    整列後の前記セラミック素体の前記側面にサイドマージン部を形成し、
    整列後の前記セラミック素体の表面に外部電極を形成し、
    前記複数の内部電極を消磁する
    積層セラミック電子部品の製造方法。
  10. 第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面に形成されたサイドマージン部とを有するセラミック素体、及び前記セラミック素体の表面に形成された外部電極を有する積層セラミック電子部品を、請求項9に記載の積層セラミック電子部品の製造方法により作製し、
    前記積層セラミック電子部品に対して磁場を作用させることで、前記積層セラミック電子部品を整列させ、
    整列後に、前記複数の内部電極を消磁し、
    消磁した後に、整列した姿勢の前記積層セラミック電子部品を収容した積層セラミック電子部品包装体を得る
    積層セラミック電子部品包装体の製造方法。
JP2019037181A 2019-03-01 2019-03-01 セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 Active JP7319792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019037181A JP7319792B2 (ja) 2019-03-01 2019-03-01 セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019037181A JP7319792B2 (ja) 2019-03-01 2019-03-01 セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法

Publications (2)

Publication Number Publication Date
JP2020141085A JP2020141085A (ja) 2020-09-03
JP7319792B2 true JP7319792B2 (ja) 2023-08-02

Family

ID=72265179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019037181A Active JP7319792B2 (ja) 2019-03-01 2019-03-01 セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法

Country Status (1)

Country Link
JP (1) JP7319792B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022186190A1 (ja) * 2021-03-02 2022-09-09 京セラ株式会社 積層部品の整列方法および積層セラミック電子部品の製造方法
JPWO2022264582A1 (ja) * 2021-06-17 2022-12-22
WO2023032591A1 (ja) * 2021-08-30 2023-03-09 京セラ株式会社 積層部品の整列方法およびその整列方法を用いた積層セラミック電子部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001150249A (ja) 1999-11-26 2001-06-05 Matsushita Electric Ind Co Ltd 電子部品の整列方法および整列装置並びに電子部品の製造方法
JP2015084406A (ja) 2013-09-20 2015-04-30 株式会社村田製作所 コンデンサ素子の製造方法および製造装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039240B2 (ja) * 1993-12-20 2000-05-08 株式会社村田製作所 チップ型電子部品の電極メッキ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001150249A (ja) 1999-11-26 2001-06-05 Matsushita Electric Ind Co Ltd 電子部品の整列方法および整列装置並びに電子部品の製造方法
JP2015084406A (ja) 2013-09-20 2015-04-30 株式会社村田製作所 コンデンサ素子の製造方法および製造装置

Also Published As

Publication number Publication date
JP2020141085A (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
JP7319792B2 (ja) セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法
CN110077856B (zh) 电子部件的输送装置
US9349534B2 (en) Multilayer coil and a manufacturing method thereof
US20020105788A1 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
KR20150032786A (ko) 콘덴서 소자의 제조방법 및 제조장치
JP6107752B2 (ja) 積層セラミックコンデンサの方向識別方法、積層セラミックコンデンサの方向識別装置及び積層セラミックコンデンサの製造方法
JP6926461B2 (ja) 電子部品の搬送整列装置
JP7379898B2 (ja) 積層コイル部品
TWI803548B (zh) 積層陶瓷電子零件、積層陶瓷電子零件安裝基板及積層陶瓷電子零件包裝體以及積層陶瓷電子零件之製造方法
JPH06132182A (ja) 微小電子部品の製造方法
JP7116470B2 (ja) チップ部品の整列方法
JP7122135B2 (ja) チップ部品の整列方法
JPH11340106A (ja) 積層セラミック電子部品とその選別方法
KR20200023197A (ko) 적층 세라믹 전자 부품, 적층 세라믹 전자 부품 실장 기판 및 적층 세라믹 전자 부품 포장체, 및 적층 세라믹 전자 부품의 제조 방법
JP2021125651A (ja) コイル部品
JPH0757935A (ja) 積層チップインダクタ
US20240145182A1 (en) Method for aligning multilayer components and method for manufacturing multilayer ceramic electronic components
JP7354956B2 (ja) 方向識別方法
US12020850B2 (en) Multilayer coil component
US20210280362A1 (en) Multilayer coil component
KR102663731B1 (ko) 전자부품의 제조 방법, 및 전자부품의 제조 장치
CN117897788A (zh) 层叠部件的排列方法及使用该排列方法的层叠陶瓷电子部件的制造方法
JP2000195741A (ja) 積層セラミックコンデンサ
JP2021125648A (ja) コイル部品
TW201610441A (zh) 積層陶瓷電容器之方向識別方法、積層陶瓷電容器之方向識別裝置、積層陶瓷電容器之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230721

R150 Certificate of patent or registration of utility model

Ref document number: 7319792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150