JP7319792B2 - セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 - Google Patents
セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 Download PDFInfo
- Publication number
- JP7319792B2 JP7319792B2 JP2019037181A JP2019037181A JP7319792B2 JP 7319792 B2 JP7319792 B2 JP 7319792B2 JP 2019037181 A JP2019037181 A JP 2019037181A JP 2019037181 A JP2019037181 A JP 2019037181A JP 7319792 B2 JP7319792 B2 JP 7319792B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- internal electrodes
- ceramic chip
- laminated
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
整列後に、上記複数の内部電極を消磁してもよい。
これにより、整列後の工程に、内部電極の磁化の影響が及ぶことを防止することができ、作業効率を高めることができる。
搬送後に、上記複数の内部電極を消磁してもよい。
これにより、磁石の作用によって安定してセラミックチップ部品を搬送することができ、かつ、後の工程に内部電極の磁化の影響が及ぶことを防止でき、作業効率を高めることができる。
支持シートによって支持された上記積層シートを切断して、上記支持シートによって相互に接続された状態の上記複数のセラミックチップ部品を含むチップ部品群を作製し、
上記搬送機構を用いて、上記複数のセラミックチップ部品に磁力を作用させることで、上記吸着面に上記チップ部品群を吸着させて搬送し、
搬送後に、上記複数の内部電極を消磁してもよい。
これにより、消磁中に、磁化されたセラミックチップ部品が消磁器に吸着する等の不具合を防止することができる。また、容器内に複数のセラミックチップ部品を収容した場合、これらに対して一括して消磁を行うことができる。
これにより、セラミックチップ部品包装体からセラミックチップ部品を取り出して実装に用いる場合に、各セラミックチップ部品を一定の姿勢で実装することができる。したがって、実装された各セラミックチップ部品の特性を均一化することができる。
これにより、消磁後の工程に、内部電極の残留磁化の影響が及ぶことをより確実に防止できる。
上記セラミック素体に対して磁場を作用させることにより、前記側面が所定の方向に向くように上記セラミック素体が整列される。
整列後の前記セラミック素体の前記側面にサイドマージン部が形成される。
整列後の上記セラミック素体の表面に外部電極が形成される。
上記複数の内部電極が消磁される。
上記積層セラミック電子部品に対して磁場を作用させることで、上記積層セラミック電子部品が整列される。
整列後に、上記複数の内部電極が消磁される。
消磁した後に、整列した姿勢の上記積層セラミック電子部品を収容した積層セラミック電子部品包装体が得られる。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は、各実施形態のセラミックチップ部品に属する座標系を示す3軸である。
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~14は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~14を適宜参照しながら説明する。
ステップS11では、内部電極パターン112p,113pがそれぞれ形成された第1セラミックシート101及び第2セラミックシート102と、第3セラミックシート103と、を積層することで、積層シート104を作製する。
ステップS12では、ステップS11で得られた積層シート104を切断し、未焼成のセラミック素体111を作製する。
ステップS13では、ステップS12で得られたチップ部品群105を搬送する。これにより、複数のセラミック素体111を一括して搬送でき、生産性を高めることができる。
ステップS14では、搬送された未焼成のセラミック素体111に対し、内部電極112,113を消磁する。
ステップS15では、未焼成のセラミック素体111に対して磁場を作用させることで、複数の内部電極112,113を磁化させてセラミック素体111を整列させる。本ステップでは、セラミック素体111のY軸方向に面した側面111bが鉛直方向に向くように整列させる。
ステップS16では、整列後の未焼成のセラミック素体111に対し、内部電極112,113を消磁する。本ステップは、ステップS14の消磁と同様に、消磁器Fを用いて消磁することができる。
ステップS17では、整列後のセラミック素体111の側面111bに未焼成の側面外部電極15を形成する。未焼成の側面外部電極15は、例えば側面111bに導電性ペーストを塗布することにより形成される。導電性ペーストの塗布は、例えば印刷法等により行われる。本ステップは、例えば、冶具Gによって整列したセラミック素体111を、整列後の姿勢を維持したまま他の冶具やテープ等に移し替えて行われる。
ステップS18では、セラミック素体111に未焼成の端面外部電極14を形成する。端面外部電極14は、例えば、セラミック素体111の端面111aに導電性ペーストを塗布することにより形成される。
ステップS19では、ステップS18で得られた未焼成の積層セラミックコンデンサを焼結させる。焼成は、例えば、還元雰囲気、又は低酸素分圧雰囲気で行うことができる。本実施形態では、セラミック素体111の焼結と外部電極14,15の焼き付けとを同時に行うことができる。
磁力を用いた整列工程は、例えば積層セラミックコンデンサ10の包装体100を作製する場合にも行われることがある。そこで、本実施形態では、本発明の処理方法を用いた包装体100の製造方法について説明する。なお、本実施形態において、第1実施形態と同様の構成については同一の符号を付して、説明を省略する。
図15は、積層セラミックコンデンサ10の包装体100の平面図である。図16は、包装体100の図15のC-C'線に沿った断面図である。
図17は、積層セラミックコンデンサ包装体(包装体)100の製造方法を示すフローチャートである。図18及び19は包装体100の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図17に沿って、図18及び19を適宜参照しながら説明する。
(ステップS21:積層セラミックコンデンサ10の搬送)
ステップS21では、作製された積層セラミックコンデンサ10を搬送装置Jによって搬送する。
ステップS22では、搬送されている積層セラミックコンデンサ10を一定の姿勢に整列させる。本実施形態では、積層セラミックコンデンサ10に磁場を作用させることで、複数の内部電極12,13を磁化させて、積層セラミックコンデンサ10を整列させる。これにより、積層セラミックコンデンサ10を一定の姿勢で包装することができ、包装体100から取り出して一定の姿勢で実装させることができる。したがって、実装後の複数の積層セラミックコンデンサ10における特性を均一化することができる。
ステップS23では、整列後の積層セラミックコンデンサ10に対し、内部電極12,13を消磁する。
ステップS24では、整列された姿勢の積層セラミックコンデンサ10が、搬送路J1から収容部110の凹部130に収容される。そして、開口130aが封止部120によって封止されることで、積層セラミックコンデンサ10の包装体100が作製される。
上述の第1実施形態では、積層セラミックコンデンサ10の製造過程における磁力を用いた整列工程として、側面外部電極15の形成前の整列工程を例示した。一方で、同様の整列工程は、2端子型の積層セラミックコンデンサ30において、サイドマージン部を後付けする場合の整列工程にも適用することができる。なお、本実施形態において、第1実施形態と同様の構成については、同一又は対応する符号を付して、詳細な説明を省略する。
図20~22は、本発明の第3実施形態に係る積層セラミックコンデンサ30を示す図である。図20は、積層セラミックコンデンサ30の斜視図である。図21は、積層セラミックコンデンサ30の図16のD-D'線に沿った断面図である。図22は、積層セラミックコンデンサ30の図16のE-E'線に沿った断面図である。
図23は、積層セラミックコンデンサ30の製造方法を示すフローチャートである。図24~27は積層セラミックコンデンサ30の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ30の製造方法について、図23に沿って、図24~27を適宜参照しながら説明する。
ステップS31では、内部電極パターン312p,313pがそれぞれ形成された第1セラミックシート301及び第2セラミックシート302と、第3セラミックシート303と、を積層することで、積層シート304を作製する。
ステップS32では、ステップS31で得られた積層シート304を切断し、未焼成の積層チップ318を作製する。本ステップでは、積層シート304に支持シートSを貼り付け、第1実施形態と同様に、切断線Lx,Lyに沿って積層シート304を切断する。
ステップS33では、ステップS32で得られたチップ部品群305を、第1実施形態のステップS13と同様に、搬送装置Dを用いて搬送する。これにより、内部電極312,313が搬送装置Dの磁石D2の作用を受けて磁化される。
ステップS34では、搬送された未焼成の積層チップ318に対し、第1実施形態のステップS14と同様に、内部電極312,313を消磁する。
ステップS35では、未焼成の積層チップ318に対して磁場を作用させることで、複数の内部電極312,313を磁化させて積層チップ318を整列させる。本ステップでは、積層チップ318の側面311bが鉛直方向に向くように整列させる。
ステップS36では、整列後の内部電極312,313に対して、ステップS16と同様に消磁する。本ステップは、ステップS14及びS16の消磁と同様に、消磁器を用いて消磁することができる。
ステップS37では、積層チップ318の側面318bに未焼成のサイドマージン部319を形成する。
ステップS38では、未焼成のセラミック素体31のX軸方向に面した端面に、未焼成の外部電極34を形成する。外部電極34は、第1実施形態の端面外部電極14と同様に、例えば、導電性ペーストを塗布することにより形成される。これにより、未焼成の積層セラミックコンデンサ30が作製される。
ステップS39では、ステップS19と同様に、ステップS38で得られた未焼成の積層セラミックコンデンサ30を焼結させる。
以上により、図20~22に示す積層セラミックコンデンサ30が作製される。
第1実施形態では、ステップS13のチップ部品群105の搬送工程に磁石D2を用いると説明したが、磁石を用いなくてもよい。この場合、ステップS14の消磁工程が不要となり、図28に示すような製造工程となる。すなわち、ステップS13のチップ部品群105の搬送工程後に、ステップS15の整列工程が行われる。
消磁工程は、上述の各実施形態のタイミングに限定されず、少なくとも内部電極の磁化の影響が懸念される工程の前に行われればよい。
11,111,31,311…セラミック素体(セラミックチップ部品)
12,13,112,113,31,32,312,313…内部電極
38,318…積層チップ(セラミックチップ部品)
100…包装体(積層セラミック電子部品包装体)
Claims (10)
- 第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面とを有するセラミックチップ部品に対して磁場を作用させることにより、前記側面が所定の方向に向くように前記セラミックチップ部品を整列させ、
整列後に、前記複数の内部電極を消磁し、
整列後の前記セラミックチップ部品の前記側面にサイドマージン部を形成する
セラミックチップ部品の処理方法。 - 請求項1に記載のセラミックチップ部品の処理方法であって、
整列後の前記セラミックチップ部品の表面に外部電極を形成する
セラミックチップ部品の処理方法。 - 請求項1または2に記載のセラミックチップ部品の処理方法であって、
吸着面と、前記吸着面から磁場を作用させる磁石と、を有する搬送機構を用いて、前記セラミックチップ部品に磁力を作用させることで、前記吸着面に前記セラミックチップ部品を吸着させて前記セラミックチップ部品を搬送し、
搬送後に、前記複数の内部電極を消磁する
セラミックチップ部品の処理方法。 - 請求項3に記載のセラミックチップ部品の処理方法であって、
内部電極パターンがそれぞれ形成された複数のセラミックシートを前記第1方向に積層することで、複数のセラミックチップ部品を作製するための積層シートを作製し、
支持シートによって支持された前記積層シートを切断して、前記支持シートによって相互に接続された状態の前記複数のセラミックチップ部品を含むチップ部品群を作製し、
前記搬送機構を用いて、前記複数のセラミックチップ部品に磁力を作用させることで、前記吸着面に前記チップ部品群を吸着させて搬送し、
搬送後に、前記複数の内部電極を消磁する
セラミックチップ部品の処理方法。 - 請求項1から4のうちいずれか一項に記載のセラミックチップ部品の処理方法であって、
前記複数の内部電極を消磁する工程では、非磁性体の容器に収容された前記セラミックチップ部品に対し、前記容器を挟んで消磁器から所定の磁場を作用させる
セラミックチップ部品の処理方法。 - 請求項1から5のうちいずれか一項に記載のセラミックチップ部品の処理方法であって、
消磁した後に、前記セラミックチップ部品を焼成する
セラミックチップ部品の処理方法。 - 請求項1に記載のセラミックチップ部品の処理方法であって、
消磁した後に、整列した姿勢の前記セラミックチップ部品を収容したセラミックチップ部品包装体を得る
セラミックチップ部品の処理方法。 - 請求項1から7のうちいずれか一項に記載のセラミックチップ部品の処理方法であって、
消磁した後の前記複数の内部電極の残留磁束密度は、0.1mT以下である
セラミックチップ部品の処理方法。 - 第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面とを有するセラミック素体を作製し、
前記セラミック素体に対して磁場を作用させることにより、前記側面が所定の方向に向くように前記セラミック素体を整列させ、
整列後の前記セラミック素体の前記側面にサイドマージン部を形成し、
整列後の前記セラミック素体の表面に外部電極を形成し、
前記複数の内部電極を消磁する
積層セラミック電子部品の製造方法。 - 第1方向に積層され強磁性体を含む複数の内部電極と、前記第1方向に直交する第2方向に面し前記複数の内部電極が露出した側面に形成されたサイドマージン部とを有するセラミック素体、及び前記セラミック素体の表面に形成された外部電極を有する積層セラミック電子部品を、請求項9に記載の積層セラミック電子部品の製造方法により作製し、
前記積層セラミック電子部品に対して磁場を作用させることで、前記積層セラミック電子部品を整列させ、
整列後に、前記複数の内部電極を消磁し、
消磁した後に、整列した姿勢の前記積層セラミック電子部品を収容した積層セラミック電子部品包装体を得る
積層セラミック電子部品包装体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019037181A JP7319792B2 (ja) | 2019-03-01 | 2019-03-01 | セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019037181A JP7319792B2 (ja) | 2019-03-01 | 2019-03-01 | セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020141085A JP2020141085A (ja) | 2020-09-03 |
JP7319792B2 true JP7319792B2 (ja) | 2023-08-02 |
Family
ID=72265179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019037181A Active JP7319792B2 (ja) | 2019-03-01 | 2019-03-01 | セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7319792B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022186190A1 (ja) * | 2021-03-02 | 2022-09-09 | 京セラ株式会社 | 積層部品の整列方法および積層セラミック電子部品の製造方法 |
JPWO2022264582A1 (ja) * | 2021-06-17 | 2022-12-22 | ||
WO2023032591A1 (ja) * | 2021-08-30 | 2023-03-09 | 京セラ株式会社 | 積層部品の整列方法およびその整列方法を用いた積層セラミック電子部品の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001150249A (ja) | 1999-11-26 | 2001-06-05 | Matsushita Electric Ind Co Ltd | 電子部品の整列方法および整列装置並びに電子部品の製造方法 |
JP2015084406A (ja) | 2013-09-20 | 2015-04-30 | 株式会社村田製作所 | コンデンサ素子の製造方法および製造装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3039240B2 (ja) * | 1993-12-20 | 2000-05-08 | 株式会社村田製作所 | チップ型電子部品の電極メッキ装置 |
-
2019
- 2019-03-01 JP JP2019037181A patent/JP7319792B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001150249A (ja) | 1999-11-26 | 2001-06-05 | Matsushita Electric Ind Co Ltd | 電子部品の整列方法および整列装置並びに電子部品の製造方法 |
JP2015084406A (ja) | 2013-09-20 | 2015-04-30 | 株式会社村田製作所 | コンデンサ素子の製造方法および製造装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020141085A (ja) | 2020-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7319792B2 (ja) | セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 | |
CN110077856B (zh) | 电子部件的输送装置 | |
US9349534B2 (en) | Multilayer coil and a manufacturing method thereof | |
US20020105788A1 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
KR20150032786A (ko) | 콘덴서 소자의 제조방법 및 제조장치 | |
JP6107752B2 (ja) | 積層セラミックコンデンサの方向識別方法、積層セラミックコンデンサの方向識別装置及び積層セラミックコンデンサの製造方法 | |
JP6926461B2 (ja) | 電子部品の搬送整列装置 | |
JP7379898B2 (ja) | 積層コイル部品 | |
TWI803548B (zh) | 積層陶瓷電子零件、積層陶瓷電子零件安裝基板及積層陶瓷電子零件包裝體以及積層陶瓷電子零件之製造方法 | |
JPH06132182A (ja) | 微小電子部品の製造方法 | |
JP7116470B2 (ja) | チップ部品の整列方法 | |
JP7122135B2 (ja) | チップ部品の整列方法 | |
JPH11340106A (ja) | 積層セラミック電子部品とその選別方法 | |
KR20200023197A (ko) | 적층 세라믹 전자 부품, 적층 세라믹 전자 부품 실장 기판 및 적층 세라믹 전자 부품 포장체, 및 적층 세라믹 전자 부품의 제조 방법 | |
JP2021125651A (ja) | コイル部品 | |
JPH0757935A (ja) | 積層チップインダクタ | |
US20240145182A1 (en) | Method for aligning multilayer components and method for manufacturing multilayer ceramic electronic components | |
JP7354956B2 (ja) | 方向識別方法 | |
US12020850B2 (en) | Multilayer coil component | |
US20210280362A1 (en) | Multilayer coil component | |
KR102663731B1 (ko) | 전자부품의 제조 방법, 및 전자부품의 제조 장치 | |
CN117897788A (zh) | 层叠部件的排列方法及使用该排列方法的层叠陶瓷电子部件的制造方法 | |
JP2000195741A (ja) | 積層セラミックコンデンサ | |
JP2021125648A (ja) | コイル部品 | |
TW201610441A (zh) | 積層陶瓷電容器之方向識別方法、積層陶瓷電容器之方向識別裝置、積層陶瓷電容器之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220222 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7319792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |