JP2017147358A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2017147358A
JP2017147358A JP2016028668A JP2016028668A JP2017147358A JP 2017147358 A JP2017147358 A JP 2017147358A JP 2016028668 A JP2016028668 A JP 2016028668A JP 2016028668 A JP2016028668 A JP 2016028668A JP 2017147358 A JP2017147358 A JP 2017147358A
Authority
JP
Japan
Prior art keywords
sheet
dielectric
covering
dielectric sheet
covering dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016028668A
Other languages
English (en)
Other versions
JP6500801B2 (ja
Inventor
晃司 森山
Koji Moriyama
晃司 森山
大樹 福永
Hiroki Fukunaga
大樹 福永
田中 秀明
Hideaki Tanaka
秀明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016028668A priority Critical patent/JP6500801B2/ja
Priority to CN201710023519.5A priority patent/CN107093530B/zh
Priority to KR1020170007090A priority patent/KR101971870B1/ko
Publication of JP2017147358A publication Critical patent/JP2017147358A/ja
Application granted granted Critical
Publication of JP6500801B2 publication Critical patent/JP6500801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

【課題】サイドマージンの耐湿性の低下を抑制しつつサイドマージンを薄型化することにより、電子部品の小型化および大容量化を図る。【解決手段】積層された複数の誘電体層と複数の内部電極層とを含み、複数の内部電極層が側面に露出しているチップを準備する工程と、複数の被覆用誘電体シートを互いに貼り合わせて誘電体積層シートを形成する工程(S7)と、チップの側面に、誘電体積層シートを貼り付ける工程(S8)とを備える。【選択図】図6

Description

本発明は、電子部品の製造方法に関し、特に、小型の電子部品の製造方法に関する。
電子部品である積層セラミックコンデンサの構成を開示した先行文献として、特開昭62−237714号公報(特許文献1)がある。特許文献1に記載された積層セラミックコンデンサにおいては、複数の内部電極は、積層体の各側面に対してそれぞれサイドマージンを残すように形成されている。積層体のサイドマージンを構成する被覆誘電体部は、積層体の未焼成段階において、積層体のサイドマージンを除く部分であるチップに、チップを構成するセラミック材料と同じ成分のセラミックスラリーが付加されることにより形成される。被覆誘電体部が設けられたチップが一体で焼成されることにより、積層体が形成される。サイドマージンの厚さは、200μm以下である。
特開昭62−237714号公報
近年、積層セラミックコンデンサなどの電子部品は、小型化および大容量化が図られており、サイドマージンの薄型化が求められている。サイドマージンを薄くするに従って、サイドマージンから積層体の内部に水分が浸入し易くなる。そこで、サイドマージンにおける耐湿性を高めるために、サイドマージンを構成する被覆誘電体部に含まれる樹脂成分を少なくしてセラミック粒子の密度を高くした場合、被覆誘電体部の粘着性が低下して、チップの側面全体に被覆誘電体部を付着させることが困難となる。チップの側面において被覆誘電体部が付着していない部分がある場合、サイドマージンにおける耐湿性が低下する。
本発明は上記の問題点に鑑みてなされてものであって、サイドマージンの耐湿性の低下を抑制しつつサイドマージンを薄型化することにより、電子部品の小型化および大容量化を図ることができる、電子部品の製造方法を提供することを目的とする。
本発明に基づく電子部品の製造方法は、積層された複数の誘電体層と複数の内部電極層とを含み、複数の内部電極層が側面に露出しているチップを準備する工程と、複数の被覆用誘電体シートを互いに貼り合わせて誘電体積層シートを形成する工程と、チップの側面に、誘電体積層シートを貼り付ける工程とを備える。
本発明の一形態においては、誘電体積層シートは、第1被覆用誘電体シートと第2被覆用誘電体シートとから構成されている。誘電体積層シートを形成する工程において、第1被覆用誘電体シートと第2被覆用誘電体シートとを、第1加圧体と第2加圧体とで挟持して加圧することにより、互いに貼り合わせて誘電体積層シートを形成する。
本発明の一形態においては、第1被覆用誘電体シートは、第2被覆用誘電体シートより多くの樹脂成分を含む。誘電体積層シートを貼り付ける工程において、第1被覆用誘電体シートをチップの側面に接触させる。
本発明の一形態においては、第1加圧体および第2加圧体の各々がローラである。
本発明の一形態においては、第1加圧体は、第1被覆用誘電体シート側に位置している。第2加圧体は、第2被覆用誘電体シート側に位置している。第1加圧体の温度が、80℃以上100℃以下である。
本発明の一形態においては、誘電体積層シートを形成する工程において、第1加圧体および第2加圧体の各々は、軸回りに30m/分以下の回転速度で回転する。
本発明の一形態においては、第1被覆用誘電体シートは、第1樹脂フィルムに裏打ちされている。第2被覆用誘電体シートは、第2樹脂フィルムに裏打ちされている。第1被覆用誘電体シートの幅は、第2被覆用誘電体シートの幅より狭い。誘電体積層シートを形成する工程において、第1被覆用誘電体シートと第2被覆用誘電体シートとを、第1加圧体と第2加圧体とで挟持して加圧した後、第2樹脂フィルムに裏打ちされている第2被覆用誘電体シートと貼り合わされた第1被覆用誘電体シートを第1樹脂フィルムから剥離させる。
本発明によれば、サイドマージンの耐湿性の低下を抑制しつつサイドマージンを薄型化することにより、電子部品の小型化および大容量化を図ることができる。
本発明の一実施形態に係る電子部品の製造方法により製造される積層セラミックコンデンサの外観を示す斜視図である。 図1の積層セラミックコンデンサをII−II線矢印方向から見た断面図である。 図1の積層セラミックコンデンサをIII−III線矢印方向から見た断面図である。 図1の積層セラミックコンデンサに含まれる積層体の外観を示す斜視図である。 図1の積層セラミックコンデンサに含まれる積層体の主部の構成を示す斜視図である。 本発明の一実施形態に係る電子部品の製造方法を示すフロー図である。 内部電極パターンが設けられたマザーシートの構成を示す平面図である。 内部電極パターンが設けられたマザーシートを積層した状態を示す分解側面図である。 誘電体ブロックが分断される分断ラインを示す断面図である。 図9の誘電体ブロックを矢印X方向から見て、分断ラインを示す平面図である。 第1被覆用誘電体シートと第2被覆用誘電体シートとを貼り合わせて、誘電体積層シートを形成している状態を示す側面図である。 図11の第1被覆用誘電体シートおよび第2被覆用誘電体シートをXII−XII線矢印方向から見た断面図である。 弾性体上に載置された誘電体積層シートの上方において、複数のチップを保持板にて保持している状態を示す断面図である。 複数のチップが誘電体積層シートに押し付けられている状態を示す断面図である。 誘電体積層シートに押し付けられた複数のチップが、引き上げられた状態を示す断面図である。
以下、本発明の一実施形態に係る電子部品の製造方法について、図を参照して詳細に説明する。なお、以下に示す実施形態においては、同一のまたは相当する部分について図中同一の符号を付し、その説明は繰り返さない。
まず、本発明の一実施形態に係る電子部品の製造方法により製造される電子部品の一例である積層セラミックコンデンサの構成について説明する。ただし、電子部品は、積層セラミックコンデンサに限られず、積層セラミックインダクタなどであってもよい。
図1は、本発明の一実施形態に係る電子部品の製造方法により製造される積層セラミックコンデンサの外観を示す斜視図である。図2は、図1の積層セラミックコンデンサをII−II線矢印方向から見た断面図である。図3は、図1の積層セラミックコンデンサをIII−III線矢印方向から見た断面図である。図4は、図1の積層セラミックコンデンサに含まれる積層体の外観を示す斜視図である。図5は、図1の積層セラミックコンデンサに含まれる積層体の主部の構成を示す斜視図である。図1〜5においては、後述する、積層体の長さ方向をL、積層体の幅方向をW、積層体の積層方向をTで示している。
図1〜5に示すように、本発明の一実施形態に係る電子部品の製造方法により製造される積層セラミックコンデンサ100は、積層体110と、第1外部電極121と、第2外部電極122とを備えている。積層体110は、積層された複数の誘電体層130と複数の内部電極層140とを含む。
積層体110は、略直方体状の外形を有している。積層体110は、積層方向Tにおいて相対する第1主面111および第2主面112と、積層方向Tに直交する幅方向Wにおいて相対する第1側面113および第2側面114と、積層方向Tおよび幅方向Wの両方に直交する長さ方向Lにおいて相対する第1端面115および第2端面116とを含む。
上記のように積層体110は、略直方体状の外形を有しているが、角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体110の3面が交わる部分であり、稜線部は、積層体110の2面が交わる部分である。第1主面111、第2主面112、第1側面113、第2側面114、第1端面115および第2端面116の少なくともいずれか1つの面に、凹凸が形成されていてもよい。
図1,3に示すように、積層体110は、主部110aと、主部110aの一方の側面113aを覆って第1側面113を規定する第1被覆部110bと、主部110aの他方の側面114aを覆って第2側面114を規定する第2被覆部110cとから構成されている。
第1被覆部110bは、主部110aの一方の側面113aを直接覆う第1内側被覆部150bと、第1内側被覆部150bを外側から覆う第1外側被覆部151bとから構成されている。
第2被覆部110cは、主部110aの他方の側面114aを直接覆う第2内側被覆部150cと、第2内側被覆部150cを外側から覆う第2外側被覆部151cとから構成されている。
図2に示すように、積層体110は、積層方向Tにおいて、内層部と1対の外層部とに区分けされる。1対の外層部のうちの一方は、積層体110の第1主面111を含む部分であり、第1主面111と第1主面111に最も近い第1内部電極層141との間に位置する誘電体層130で構成されている。1対の外層部のうちの他方は、積層体110の第2主面112を含む部分であり、第2主面112と第2主面112に最も近い第2内部電極層142との間に位置する誘電体層130で構成されている。
内層部は、1対の外層部に挟まれた領域である。すなわち、内層部は、外層部を構成しない複数の誘電体層130と、全ての内部電極層140とから構成されている。
複数の誘電体層130の積層枚数は、100枚以上500枚以下であることが好ましい。1対の外層部の各々の厚さは、10μm以上30μm以下であることが好ましい。内層部に含まれる複数の誘電体層130の各々の厚さは、0.2μm以上10μm以下であることが好ましい。
誘電体層130は、BaまたはTiを含むペロブスカイト型化合物で構成されている。誘電体層130を構成する材料としては、BaTiO3、CaTiO3、SrTiO3またはCaZrO3などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、Al化合物、V化合物または希土類化合物などが添加された材料を用いてもよい。
複数の内部電極層140は、第1外部電極121に電気的に接続された複数の第1内部電極層141と、第2外部電極122に電気的に接続された複数の第2内部電極層142とを含む。
複数の内部電極層140の積層枚数は、100枚以上500枚以下であることが好ましい。複数の内部電極層140の各々の厚さは、0.3μm以上2.0μm以下であることが好ましい。複数の内部電極層140の各々が誘電体層130を隙間なく覆っている被覆率は、70%以上100%以下であることが好ましい。
内部電極層140を構成する材料としては、Ni、Cu、Ag、PdおよびAuからなる群より選ばれる1種の金属、または、この金属を含む合金で構成されており、たとえばAgとPdとの合金などを用いることができる。内部電極層140は、誘電体層130に含まれる誘電体セラミックスと同一組成系の誘電体の粒子を含んでいてもよい。
第1内部電極層141および第2内部電極層142の各々は、平面視にて略矩形状である。第1内部電極層141と第2内部電極層142とは、積層体110の積層方向Tに等間隔に交互に配置されている。また、第1内部電極層141と第2内部電極層142とは、誘電体層130を間に挟んで互いに対向するように配置されている。第1内部電極層141および第2内部電極層142の各々は、互いに対向している対向電極部と、対向電極部から積層体110の第1端面115側または第2端面116側に引き出されている引出電極部とから構成されている。対向電極部同士の間に誘電体層130が位置することにより、静電容量が形成されている。これにより、コンデンサの機能が生ずる。
積層体110においては、積層方向Tから見て、対向電極部と第1側面113との間の位置が第1サイドマージン、対向電極部と第2側面114との間の位置が第2サイドマージン、対向電極部と第1端面115との間の位置が第1エンドマージン、対向電極部と第2端面116との間の位置が第2エンドマージンである。
第1サイドマージンは、第1被覆部110bによって構成されている。第2サイドマージンは、第2被覆部110cによって構成されている。第1エンドマージンは、複数の第1内部電極層141の各々の引出電極部、および、これらの引出電極部の各々に隣接している複数の誘電体層130によって構成されている。第2エンドマージンは、複数の第2内部電極層142の各々の引出電極部、および、これらの引出電極部の各々に隣接している複数の誘電体層130によって構成されている。
第1外部電極121は、積層体110の第1端面115から、第1主面111、第2主面112、第1側面113および第2側面114の各々に亘って設けられている。第2外部電極122は、積層体110の第2端面116から、第1主面111、第2主面112、第1側面113および第2側面114の各々に亘って設けられている。
第1外部電極121および第2外部電極122の各々は、下地電極層と、下地電極層上に配置されためっき層とを含む。下地電極層は、焼付け層、樹脂層および薄膜層の少なくとも1つを含む。
焼付け層は、ガラスと金属とを含む。焼付け層に含まれる金属材料は、Ni、Cu、Ag、PdおよびAuからなる群より選ばれる1種の金属、または、この金属を含む合金で構成されており、たとえばAgとPdとの合金などを用いることができる。焼付け層は、積層された複数の層で構成されていてもよい。焼付け層としては、積層体110に導電性ペーストが塗布されて焼き付けられた層、または、内部電極層140と同時に焼成された層であってもよい。焼付け層の厚さは、10μm以上30μm以下であることが好ましい。
樹脂層は、導電性粒子と熱硬化性樹脂とを含む。樹脂層が設けられる場合は、焼付け層が設けられずに、樹脂層が積層体110上に直接設けられてもよい。樹脂層は、積層された複数の層で構成されていてもよい。樹脂層の厚さは、10μm以上50μm以下であることが好ましい。
薄膜層は、スパッタ法または蒸着法などの薄膜形成法により形成される。薄膜層は、金属粒子が堆積した1μm以下の層である。
めっき層を構成する材料は、Ni、Cu、Ag、Pd、Auからなる群より選ばれる1種の金属、または、この金属を含む合金で構成されており、たとえばAgとPdとの合金などを用いることができる。
めっき層は、積層された複数の層で構成されていてもよい。この場合、めっき層としては、Niめっき層の上にSnめっき層が形成された2層構造であることが好ましい。Niめっき層は、下地電極層がセラミック電子部品を実装する際の半田によって浸食されることを防止する機能を有する。Snめっき層は、セラミック電子部品を実装する際の半田との濡れ性を向上させ、セラミック電子部品の実装を容易にする機能を有する。めっき層の1層当たりの厚さは、1μm以上10μm以下であることが好ましい。
積層セラミックコンデンサ100において、長さ方向Lの外形寸法、幅方向Wの外形寸法および積層方向Tの外形寸法の各々は、たとえば、1.6mm×0.8mm×0.8mm、1.0mm×0.5mm×0.5mm、0.6mm×0.3mm×0.3mm、0.4mm×0.2mm×0.2mm、または、0.2mm×0.1mm×0.1mmである。積層セラミックコンデンサ100の外形寸法は、マイクロメータを用いることにより、または、積層セラミックコンデンサ100を顕微鏡によって観察することにより、測定することができる。
以下、本発明の一実施形態に係る電子部品の製造方法について図を参照して説明する。図6は、本発明の一実施形態に係る電子部品の製造方法を示すフロー図である。
図6に示すように、本発明の一実施形態に係る電子部品の製造方法により積層セラミックコンデンサ100を製造するに際して、まず、セラミック誘電体スラリーが調製される(工程S1)。具体的には、セラミック誘電体粉末、添加粉末、バインダ樹脂および溶解液などが分散混合され、これによりセラミック誘電体スラリーが調製される。セラミック誘電体スラリーは、溶剤系または水系のいずれでもよい。セラミック誘電体スラリーを水系塗料とする場合、水溶性のバインダおよび分散剤などと、水に溶解させた誘電体原料とを、混合することによりセラミック誘電体スラリーを調製する。
次に、セラミック誘電体シートが形成される(工程S2)。具体的には、セラミック誘電体スラリーがキャリアフィルム上においてダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより、セラミック誘電体シートが形成される。セラミック誘電体シートの厚さは、積層セラミックコンデンサ100の小型化および高容量化の観点から、3μm以下であることが好ましい。
次に、マザーシートが形成される(工程S3)。具体的には、セラミック誘電体シートに導電性ペーストが所定のパターンを有するように塗布されることにより、セラミック誘電体シート上に所定の内部電極パターンが設けられたマザーシートが形成される。導電性ペーストの塗布方法としては、スクリーン印刷法、インクジェット法またはグラビア印刷法などを用いることができる。内部電極パターンの厚さは、積層セラミックコンデンサ100の小型化および高容量化の観点から、1.5μm以下であることが好ましい。なお、マザーシートとしては、内部電極パターンを有するマザーシートの他に、上記工程S3を経ていないセラミック誘電体シートも準備される。
図7は、内部電極パターンが設けられたマザーシートの構成を示す平面図である。図7に示すように、マザーシートにおいては、セラミック誘電体シート130g上に、帯状の内部電極パターン140gが互いに間隔をあけて等ピッチで設けられている。
図6に示すように、複数のマザーシートが積層される(工程S4)。具体的には、内部電極パターンが形成されておらず、セラミック誘電体シート130gのみからなるマザーシートが、所定枚数積層される。その上に、内部電極パターン140gが設けられたマザーシートが、長さ方向Lにおいて半ピッチずらして、所定枚数積層される。
図8は、内部電極パターンが設けられたマザーシートを積層した状態を示す分解側面図である。図8に示すように、マザーシートが長さ方向Lにおいて半ピッチずらして積層されることにより、内部電極パターン140gが半ピッチずつずれた状態で積層される。具体的には、第1内部電極層141となる第1内部電極パターン141gと、第2内部電極層142となる第2内部電極パターン142gとが、長さ方向Lにおいて半ピッチずつずれた状態で積層される。
さらにその上に、内部電極パターンが形成されておらず、セラミック誘電体シート130gのみからなるマザーシートが、所定枚数積層される。これにより、マザーシート群が構成される。
次に、マザーシート群が圧着されることで誘電体ブロックが形成される(工程S5)。具体的には、静水圧プレスまたは剛体プレスによってマザーシート群が積層方向に加圧されて圧着されることにより、誘電体ブロックが形成される。
次に、誘電体ブロックが分断されてチップが形成される(工程S6)。具体的には、押し切り、ダイシングまたはレーザカットによって誘電体ブロックがマトリックス状に分断され、複数のチップに個片化される。チップは、後述するように焼成されることにより主部110aとなる。
図9は、誘電体ブロックが分断される分断ラインを示す断面図である。図10は、図9の誘電体ブロックを矢印X方向から見て、分断ラインを示す平面図である。図9においては、長さ方向Lおよび積層方向Tの各々に沿う断面にて断面視して示している。
図9,10に示すように、長さ方向Lにおいて等間隔に分断ラインL10と分断ラインL11とが交互に設けられる。分断ラインL10において、第1内部電極パターン141gが分断される。分断ラインL11において、第2内部電極パターン142gが分断される。幅方向Wにおいて等間隔に分断ラインL20が設けられる。分断ラインL10と分断ラインL11と互いに隣接する2本の分断ラインL20とによって囲まれた部分が、1つのチップとなる。
チップの一方の端面に第1内部電極パターン141gの端部が露出し、チップの他方の端面に第2内部電極パターン142gの端部が露出し、チップの両方の側面に第1内部電極パターン141gおよび第2内部電極パターン142gの各々の側部が露出している。
次に、第1被覆用誘電体シートと第2被覆用誘電体シートとを貼り合わせて、誘電体積層シートを形成する(工程S7)。図11は、第1被覆用誘電体シートと第2被覆用誘電体シートとを貼り合わせて、誘電体積層シートを形成している状態を示す側面図である。図12は、図11の第1被覆用誘電体シートおよび第2被覆用誘電体シートをXII−XII線矢印方向から見た断面図である。
第1被覆用誘電体シートは、後述するように、第1内側被覆部150bおよび第2内側被覆部150cを構成する。第2被覆用誘電体シートは、後述するように、第1外側被覆部151bおよび第2外側被覆部151cを構成する。
図11に示すように、本実施形態においては、第1被覆用誘電体シート150gは、長尺の第1樹脂フィルム160に裏打ちされている。第2被覆用誘電体シート151gは、長尺の第2樹脂フィルム161に裏打ちされている。
第1被覆用誘電体シート150gは、セラミック誘電体スラリーが第1樹脂フィルム160上においてダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより形成される。第1被覆用誘電体シート150gの厚さは、1μm以上5μm以下であることが好ましい。
第2被覆用誘電体シート151gは、セラミック誘電体スラリーが第2樹脂フィルム161上においてダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより形成される。第2被覆用誘電体シート151gの厚さは、4μm以上20μm以下であることが好ましい。
なお、第2被覆用誘電体シート151gは、バインダ樹脂を多く含む第1の被覆用誘電体シート150gより厚い方が、サイドマージンの耐湿性を確保できるため好ましい。また、第1被覆用誘電体シート150gおよび第2被覆用誘電体シート151gの作製に用いられるセラミック誘電体スラリーは、主部110aの誘電体層130となるセラミック誘電体シートの作製に用いられるセラミック誘電体スラリーとは異なる成分を含んでいてもよい。
図12に示すように、第1被覆用誘電体シート150gの幅W1は、第2被覆用誘電体シート151gの幅W2より狭い。
第1被覆用誘電体シート150gおよび第2被覆用誘電体シート151gの各々の材料となるセラミック誘電体スラリーは、上記の工程S1と同様の方法により調整され、バインダとして、ポリビニルブチラールまたはポリビニルアルコールを含む。
第1被覆用誘電体シート150gは、第2被覆用誘電体シート151gより多くのバインダ樹脂を含む。これにより、第1被覆用誘電体シート150gの粘着性は、第2被覆用誘電体シート151gの粘着性より高い。また、第2被覆用誘電体シート151gにおけるセラミック粒子の密度は、第1被覆用誘電体シート150gにおけるセラミック粒子の密度より高い。
図11に示すように、本実施形態においては、第1樹脂フィルム160に裏打ちされた第1被覆用誘電体シート150gが巻き回されているロールR1と、第2樹脂フィルム161に裏打ちされた第2被覆用誘電体シート151gが巻き回されているロールR2とが準備される。
ロールR1から供給された第1樹脂フィルム160に裏打ちされた第1被覆用誘電体シート150gと、ロールR2から供給された第2樹脂フィルム161に裏打ちされた第2被覆用誘電体シート151gとは、図11,12に示すように、第1加圧体170と第2加圧体171とで挟持されて加圧される。第1加圧体170は、第1樹脂フィルム160と接触し、第2加圧体171は、第2樹脂フィルム161と接触する。すなわち、第1加圧体170は、第1被覆用誘電体シート150g側に位置している。第2加圧体171は、第2被覆用誘電体シート151g側に位置している。
本実施形態においては、第1加圧体170は、金属製のローラである。第2加圧体171は、金属製のローラの外周面がシリコーンゴムなどの弾性体によって覆われて構成されている。ただし、第1加圧体170は、金属製のローラに限られず、金属製の平板であってもよい。第2加圧体171は、金属製の平板の表面がシリコーンゴムなどの弾性体によって覆われて構成されていてもよい。
第1加圧体170および第2加圧体171の各々は、軸回りに30m/分以下の回転速度で回転する。第1加圧体170は、矢印1で示すように、左回りに回転する。第2加圧体171は、矢印2で示すように、右回りに回転する。第1加圧体170の温度は、80℃以上100℃以下である。第1加圧体170には、図示しないヒータが設けられている。第1加圧体170および第2加圧体171の各々には、図示しないモータが接続されている。
第1樹脂フィルム160に裏打ちされた第1被覆用誘電体シート150gおよび第2樹脂フィルム161に裏打ちされた第2被覆用誘電体シート151gは、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとが互いに接触した状態において、第1加圧体170と第2加圧体171とで挟持されることにより、図12に示すように、第1加圧体170から矢印1pで示すように加圧され、第2加圧体171から矢印2pで示すように加圧される。第1加圧体170と第2加圧体171との間に作用する線圧は、150N/cm以上300N/cm以下であることが好ましい。
上記のように、第1被覆用誘電体シート150gの幅W1が、第2被覆用誘電体シート151gの幅W2より狭いことにより、幅方向において第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとの互いの位置がずれた場合にも、幅方向における第1被覆用誘電体シート150gの全体を、第2被覆用誘電体シート151gに押し付けやすくすることができる。幅方向における第1被覆用誘電体シート150gの全体を第2被覆用誘電体シート151gに押し付けることにより、第1被覆用誘電体シート150gの未加圧部分がなくなって、第2被覆用誘電体シート151gから第1被覆用誘電体シート150gが剥離することを抑制できる。
第1加圧体170と第2加圧体171とで挟持して加圧した後、第2樹脂フィルム161に裏打ちされている第2被覆用誘電体シート151gと貼り合わされた第1被覆用誘電体シート150gを、矢印3で示すように第1樹脂フィルム160から剥離させる。
その結果、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとが互いに貼り合わされて構成された誘電体積層シートが第2樹脂フィルム161に裏打ちされた状態で巻き回されたロールR3と、第1樹脂フィルム160が巻き回されたロールR4とが形成される。
本実施形態においては、2枚の被覆用誘電体シートを互いに貼り合わせて誘電体積層シートを構成しているが、これに限られず、上記の工程S7を複数回繰り返すことにより、3枚以上の被覆用誘電体シートを互いに貼り合わせて誘電体積層シートを構成してもよい。
次に、チップの側面に、誘電体積層シートを貼り付ける(工程S8)。図13は、弾性体上に載置された誘電体積層シートの上方において、複数のチップを保持板にて保持している状態を示す断面図である。
図13に示すように、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとから構成されている誘電体積層シートは、第2樹脂フィルム161から剥離させられた後、弾性体93上に載置される。弾性体93は、テーブル91上に載置されている。なお、誘電体積層シートが薄くて扱いにくい場合、誘電体積層シートを扱いやすくするために、第2樹脂フィルム161が誘電体積層シートに付着した状態のまま弾性体93上に載置してもよい。
複数のチップ110agの各々は、保持板90の下面に貼り付けられた発泡剥離シート92に、互いに間隔をあけて貼り付けられている。複数のチップ110agの各々の他方の側面が、発泡剥離シート92と接している。複数のチップ110agの各々の一方の側面が、誘電体積層シートと対向している。複数のチップ110agの各々の一方の側面には、接着剤180が塗布されている。ただし、複数のチップ110agの各々の一方の側面に、必ずしも接着剤180が塗布されていなくてもよい。
次に、保持板90が矢印4で示すように下降させられることにより、複数のチップ110agの各々が、誘電体積層シートに押し付けられる。図14は、複数のチップが誘電体積層シートに押し付けられている状態を示す断面図である。図14に示すように、複数のチップ110agの各々は、当該複数のチップ110agに誘電体積層シートを間に挟んで間接的に接触する部分の弾性体93がそれぞれその近傍において弾性変形する程度の押し付け力をもって、誘電体積層シートに押し付けられる。
これにより、誘電体積層シートにおいて複数のチップ110agと弾性体93とによって挟み込まれた部分が、複数のチップ110agの一方の側面にそれぞれ圧着される。さらに、複数のチップ110agの一方の側面を囲む稜線部において剪断力が誘電体積層シートに作用することで誘電体積層シートが打ち抜かれる。
図15は、誘電体積層シートに押し付けられた複数のチップが、引き上げられた状態を示す断面図である。図15に示すように、保持板90が矢印5で示すように上昇させられることにより、複数のチップ110agの各々が、誘電体積層シートから引き上げられる。
この状態において、誘電体積層シートの打ち抜かれた部分が、チップ110agの一方の側面に貼り付けられている。上記と同様の方法にて、チップ110agの他方の側面に、誘電体積層シートを貼り付けることができる。誘電体積層シートのうちの第1被覆用誘電体シート150gが、チップ110agの両方の側面に接触している。
次に、誘電体積層シートがチップに圧着されることで被覆チップが形成される(工程S9)。具体的には、第1被覆用誘電体シート150gおよび第2被覆用誘電体シート151gを、加熱されたテーブル91で保持した状態で、チップ110ag側に押圧することにより、第1被覆用誘電体シート150gおよび第2被覆用誘電体シート151gがチップ110agに熱圧着されて、図4に示す積層体110となる被覆チップが形成される。
次に、被覆チップのバレル研磨が行なわれる(工程S10)。具体的には、被覆チップが、バレルと呼ばれる小箱内に誘電体材料より硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、被覆チップの研磨が行なわれる。これにより、被覆チップの角部および稜線部に丸みがつけられる。
次に、被覆チップの焼成が行なわれる(工程S11)。具体的には、被覆チップが加熱され、これにより被覆チップに含まれる誘電体材料および導電性材料が焼成され、積層体110が形成される。焼成されることにより、第1被覆用誘電体シート150gは、第1内側被覆部150bおよび第2内側被覆部150cとなる。焼成されることにより、第2被覆用誘電体シート151gは、第1外側被覆部151bおよび第2外側被覆部151cとなる。焼成温度は、誘電体材料および導電性材料に対応して適宜設定される。
次に、第1外部電極121および第2外部電極122が形成される(工程S12)。たとえば、積層体110における第1端面115を含む端部および第2端面116を含む端部の両方に塗布された導電ペーストが焼成されることで下地電極層が形成され、下地電極層にNiめっきおよびSnめっきがこの順に施されてめっき層が形成されることにより、積層体110の外表面上に、第1外部電極121および第2外部電極122が形成される。
上述した一連の工程を経ることにより、積層セラミックコンデンサ100を製造することができる。
本実施形態に係る電子部品の製造方法により製造された積層セラミックコンデンサ100は、第1被覆用誘電体シート150gおよび第2被覆用誘電体シート151gからなる誘電体積層シートをチップの側面に貼り付けることにより、第1被覆用誘電体シート150gとチップとの密着性を確保してチップの側面全体に誘電体積層シートを付着させてサイドマージンの耐湿性の低下を抑制することができる。また、第2被覆用誘電体シート151gのセラミック粒子の密度が高いことによっても、サイドマージンの耐湿性の低下を抑制することができる。
上記のように、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとの特性を互いに異ならせることにより、サイドマージンの耐湿性の低下を抑制しつつ誘電体積層シートを薄型化することができる。その結果、積層体110のサイドマージンを薄型化することができる。これにより、積層セラミックコンデンサ100を小型化できる。また、積層体110の主部110aの幅を大きくすることにより、内部電極層140同士の対向面積を増やし、積層セラミックコンデンサ100を大容量化することができる。
ここで、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとを互いに貼り合わせて誘電体積層シートを形成する際の条件を検証した実験例について説明する。
(実験例)
実験条件として、第1加圧体170の温度、第1加圧体170および第2加圧体171の各々の回転速度、および、第1加圧体170と第2加圧体171との間に作用する線圧の各々を変化させて、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとの貼り合わせの安定性を検証した。第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとの貼り合わせの安定性としては、貼り合わせ界面に剥離しているところが認められない場合を良、貼り合わせ界面に剥離しているところが僅かに認められた場合を可、貼り合わせ界面が全体的に剥離している場合を不可として判定した。
表1は、実験結果をまとめた表である。表1に示すように、第1加圧体170の温度が80℃以上100℃以下の範囲、かつ、第1加圧体170および第2加圧体171の各々の回転速度が30m/分以下、かつ、第1加圧体170と第2加圧体171との間に作用する線圧が150N/cm以上300N/cm以下の範囲、である場合に、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとの貼り合わせの安定性が良であった。
上記の条件を満たすように、第1被覆用誘電体シート150gと第2被覆用誘電体シート151gとを互いに貼り合わせて誘電体積層シートを形成することにより、サイドマージンの耐湿性の低下を安定して抑制することができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
90 保持板、91 テーブル、92 発泡剥離シート、93 弾性体、100 積層セラミックコンデンサ、110 積層体、110a 主部、110b 第1被覆部、110c 第2被覆部、111 第1主面、112 第2主面、113 第1側面、113a 一方の側面、114 第2側面、114a 他方の側面、115 第1端面、116 第2端面、121 第1外部電極、122 第2外部電極、130 誘電体層、130g セラミック誘電体シート、140 内部電極層、140g 内部電極パターン、141 第1内部電極層、141g 第1内部電極パターン、142 第2内部電極層、142g 第2内部電極パターン、150b 第1内側被覆部、150c 第2内側被覆部、150g 第1被覆用誘電体シート、151b 第1外側被覆部、151c 第2外側被覆部、151g 第2被覆用誘電体シート、160 第1樹脂フィルム、161 第2樹脂フィルム、170 第1加圧体、171 第2加圧体、180 接着剤、L 長さ方向、L10,L11,L20 分断ライン、R1,R2,R3,R4 ロール。

Claims (7)

  1. 積層された複数の誘電体層と複数の内部電極層とを含み、前記複数の内部電極層が側面に露出しているチップを準備する工程と、
    複数の被覆用誘電体シートを互いに貼り合わせて誘電体積層シートを形成する工程と、
    前記チップの側面に、前記誘電体積層シートを貼り付ける工程とを備える、電子部品の製造方法。
  2. 前記誘電体積層シートは、第1被覆用誘電体シートと第2被覆用誘電体シートとから構成されており、
    前記誘電体積層シートを形成する工程において、前記第1被覆用誘電体シートと前記第2被覆用誘電体シートとを、第1加圧体と第2加圧体とで挟持して加圧することにより、互いに貼り合わせて前記誘電体積層シートを形成する、請求項1に記載の電子部品の製造方法。
  3. 前記第1被覆用誘電体シートは、前記第2被覆用誘電体シートより多くの樹脂成分を含み、
    前記誘電体積層シートを貼り付ける工程において、前記第1被覆用誘電体シートを前記チップの前記側面に接触させる、請求項2に記載の電子部品の製造方法。
  4. 前記第1加圧体および前記第2加圧体の各々がローラである、請求項2または請求項3に記載の電子部品の製造方法。
  5. 前記第1加圧体は、第1被覆用誘電体シート側に位置し、
    前記第2加圧体は、第2被覆用誘電体シート側に位置し、
    前記第1加圧体の温度が、80℃以上100℃以下である、請求項2から請求項4のいずれか1項に記載の電子部品の製造方法。
  6. 前記誘電体積層シートを形成する工程において、前記第1加圧体および前記第2加圧体の各々は、軸回りに30m/分以下の回転速度で回転する、請求項4に記載の電子部品の製造方法。
  7. 前記第1被覆用誘電体シートは、第1樹脂フィルムに裏打ちされており、
    前記第2被覆用誘電体シートは、第2樹脂フィルムに裏打ちされており、
    前記第1被覆用誘電体シートの幅は、前記第2被覆用誘電体シートの幅より狭く、
    前記誘電体積層シートを形成する工程において、前記第1被覆用誘電体シートと前記第2被覆用誘電体シートとを、前記第1加圧体と前記第2加圧体とで挟持して加圧した後、前記第2樹脂フィルムに裏打ちされている前記第2被覆用誘電体シートと貼り合わされた前記第1被覆用誘電体シートを前記第1樹脂フィルムから剥離させる、請求項2から請求項6のいずれか1項に記載の電子部品の製造方法。
JP2016028668A 2016-02-18 2016-02-18 電子部品の製造方法 Active JP6500801B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016028668A JP6500801B2 (ja) 2016-02-18 2016-02-18 電子部品の製造方法
CN201710023519.5A CN107093530B (zh) 2016-02-18 2017-01-12 电子部件的制造方法
KR1020170007090A KR101971870B1 (ko) 2016-02-18 2017-01-16 전자부품의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016028668A JP6500801B2 (ja) 2016-02-18 2016-02-18 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2017147358A true JP2017147358A (ja) 2017-08-24
JP6500801B2 JP6500801B2 (ja) 2019-04-17

Family

ID=59646438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016028668A Active JP6500801B2 (ja) 2016-02-18 2016-02-18 電子部品の製造方法

Country Status (3)

Country Link
JP (1) JP6500801B2 (ja)
KR (1) KR101971870B1 (ja)
CN (1) CN107093530B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106528A (ja) * 2018-09-10 2019-06-27 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
KR20190116150A (ko) 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116132A (ko) 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116149A (ko) 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116131A (ko) 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2020068278A (ja) * 2018-10-24 2020-04-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020188192A (ja) * 2019-05-16 2020-11-19 株式会社村田製作所 電子部品の製造方法
KR20210052242A (ko) 2019-10-30 2021-05-10 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조 방법
CN113053659A (zh) * 2019-12-27 2021-06-29 株式会社村田制作所 层叠陶瓷电容器
KR20210084299A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084296A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084284A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084285A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084286A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11170936B2 (en) 2019-07-01 2021-11-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR20220061842A (ko) 2020-11-06 2022-05-13 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서의 제조 방법
US11610739B2 (en) 2019-06-21 2023-03-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US11862403B2 (en) 2021-12-15 2024-01-02 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
US11961682B2 (en) 2019-08-16 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102145310B1 (ko) 2018-11-19 2020-08-18 삼성전기주식회사 커패시터 부품 및 그 제조 방법
JP7176494B2 (ja) * 2019-08-28 2022-11-22 株式会社村田製作所 積層型電子部品
WO2021038962A1 (ja) * 2019-08-30 2021-03-04 株式会社村田製作所 フィルムコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244405A (ja) * 1985-08-22 1987-02-26 三菱電機株式会社 セラミツクグリ−ンシ−トのラミネ−ト装置
JPH08273973A (ja) * 1995-03-29 1996-10-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2009212261A (ja) * 2008-03-04 2009-09-17 Tdk Corp 積層型電子部品の製造方法
JP2010087370A (ja) * 2008-10-01 2010-04-15 Tdk Corp 積層セラミック電子部品の製造方法
JP2016001721A (ja) * 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06175516A (ja) * 1992-12-07 1994-06-24 Fuji Xerox Co Ltd 画像形成方法及びその装置
DE112013007017T5 (de) * 2013-05-01 2016-01-14 Kojima Industries Corporation Schichtkondensator
JP6179480B2 (ja) * 2013-09-20 2017-08-16 株式会社村田製作所 コンデンサ素子の製造方法および製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244405A (ja) * 1985-08-22 1987-02-26 三菱電機株式会社 セラミツクグリ−ンシ−トのラミネ−ト装置
JPH08273973A (ja) * 1995-03-29 1996-10-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2009212261A (ja) * 2008-03-04 2009-09-17 Tdk Corp 積層型電子部品の製造方法
JP2010087370A (ja) * 2008-10-01 2010-04-15 Tdk Corp 積層セラミック電子部品の製造方法
JP2016001721A (ja) * 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7304686B2 (ja) 2018-09-10 2023-07-07 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP2019106528A (ja) * 2018-09-10 2019-06-27 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP7328749B2 (ja) 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020068278A (ja) * 2018-10-24 2020-04-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020188192A (ja) * 2019-05-16 2020-11-19 株式会社村田製作所 電子部品の製造方法
JP7306051B2 (ja) 2019-05-16 2023-07-11 株式会社村田製作所 電子部品の製造方法
US11875949B2 (en) 2019-05-16 2024-01-16 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component
US11610739B2 (en) 2019-06-21 2023-03-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US11923149B2 (en) 2019-06-21 2024-03-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US11587732B2 (en) 2019-07-01 2023-02-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US11170936B2 (en) 2019-07-01 2021-11-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR20190116131A (ko) 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11869723B2 (en) 2019-07-15 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Multilayered capacitor and board having the same mounted thereon
KR20190116132A (ko) 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11495410B2 (en) 2019-07-15 2022-11-08 Samsung Electro-Mechanics Co., Ltd. Multilayered capacitor and board having the same mounted thereon
US11682528B2 (en) 2019-08-16 2023-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
US11177072B2 (en) 2019-08-16 2021-11-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
KR20220044259A (ko) 2019-08-16 2022-04-07 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11309132B2 (en) 2019-08-16 2022-04-19 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
KR20190116149A (ko) 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11694847B2 (en) 2019-08-16 2023-07-04 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
JP7392587B2 (ja) 2019-08-16 2023-12-06 サムソン エレクトロ-メカニックス カンパニーリミテッド. 積層型キャパシタ及びその実装基板
US11670459B2 (en) 2019-08-16 2023-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
US11961682B2 (en) 2019-08-16 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
KR20190116150A (ko) 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210052242A (ko) 2019-10-30 2021-05-10 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조 방법
US11538636B2 (en) 2019-10-30 2022-12-27 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component
KR20210084296A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084284A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11600446B2 (en) 2019-12-27 2023-03-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11450484B2 (en) 2019-12-27 2022-09-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
CN113053659B (zh) * 2019-12-27 2022-07-12 株式会社村田制作所 层叠陶瓷电容器
US11373810B2 (en) 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11367573B2 (en) 2019-12-27 2022-06-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
CN113053659A (zh) * 2019-12-27 2021-06-29 株式会社村田制作所 层叠陶瓷电容器
US11322307B2 (en) 2019-12-27 2022-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20210084298A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084286A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084285A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210084299A (ko) 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11508524B2 (en) 2019-12-27 2022-11-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11721490B2 (en) 2020-11-06 2023-08-08 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic capacitor
KR20220061842A (ko) 2020-11-06 2022-05-13 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서의 제조 방법
US11862403B2 (en) 2021-12-15 2024-01-02 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor

Also Published As

Publication number Publication date
CN107093530A (zh) 2017-08-25
KR101971870B1 (ko) 2019-04-24
CN107093530B (zh) 2019-10-01
KR20170097551A (ko) 2017-08-28
JP6500801B2 (ja) 2019-04-17

Similar Documents

Publication Publication Date Title
JP6500801B2 (ja) 電子部品の製造方法
JP5751080B2 (ja) 積層セラミック電子部品
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP7359258B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2017168746A (ja) 電子部品及び電子部品の製造方法
JP2010165910A (ja) セラミック電子部品
JPWO2011071143A1 (ja) 積層型セラミック電子部品
JP2017195329A (ja) 積層セラミック電子部品
US10453615B2 (en) Method for manufacturing multilayer ceramic electronic component
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
KR20130091270A (ko) 적층 세라믹 전자부품의 제조방법
JP2015026721A (ja) コンデンサ素子の製造方法
JP2017220524A (ja) 積層セラミック電子部品
KR102620526B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2012009679A (ja) セラミック電子部品及びその製造方法
JP6672786B2 (ja) 積層セラミック電子部品
JP2012009556A (ja) セラミック電子部品及びその製造方法
JP2017220525A (ja) 積層セラミック電子部品
JP2018160500A (ja) 電子部品の製造方法
JP2017220522A (ja) 積層セラミック電子部品
JP6686470B2 (ja) 印刷装置、および、電子部品の製造方法
WO2023089871A1 (ja) 積層セラミック電子部品及びその製造方法
WO2023127469A1 (ja) 積層セラミックコンデンサ
JP2012009680A (ja) セラミック電子部品
KR20160118048A (ko) 적층 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150