KR20170037440A - 실리카 막의 제조방법, 실리카 막 및 전자소자 - Google Patents

실리카 막의 제조방법, 실리카 막 및 전자소자 Download PDF

Info

Publication number
KR20170037440A
KR20170037440A KR1020150137077A KR20150137077A KR20170037440A KR 20170037440 A KR20170037440 A KR 20170037440A KR 1020150137077 A KR1020150137077 A KR 1020150137077A KR 20150137077 A KR20150137077 A KR 20150137077A KR 20170037440 A KR20170037440 A KR 20170037440A
Authority
KR
South Korea
Prior art keywords
silica film
composition
forming
substituted
unsubstituted
Prior art date
Application number
KR1020150137077A
Other languages
English (en)
Other versions
KR101895912B1 (ko
Inventor
이지호
노건배
윤희찬
배진희
임완희
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020150137077A priority Critical patent/KR101895912B1/ko
Priority to TW105114482A priority patent/TWI633577B/zh
Priority to CN201610329591.6A priority patent/CN106558483B/zh
Priority to JP2016106587A priority patent/JP6795331B2/ja
Priority to US15/178,378 priority patent/US9721785B2/en
Publication of KR20170037440A publication Critical patent/KR20170037440A/ko
Application granted granted Critical
Publication of KR101895912B1 publication Critical patent/KR101895912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Paints Or Removers (AREA)

Abstract

기판 위에 탄소 화합물을 포함하는 프리웨팅(pre-wetting)용 액상물질을 도포하는 단계, 프리웨팅용 액상 물질이 도포된 기판 위에 실리카 막　형성용 조성물을 도포하는 단계, 그리고 상기 실리카 막 형성용 조성물이 도포된 기판을 경화하는 단계를 포함하는 실리카 막의 제조방법에 관한 것이다.

Description

실리카 막의 제조방법, 실리카 막 및 전자소자 {METHOD FOR MANUFACTURING SILICA LAYER, SILICA LAYER, AND ELECTRONIC DEVICE}
본 기재는 실리카 막의 제조방법, 이에 따라 제조된 실리카 막, 그리고 상기 실리카 막을 포함하는 전자소자에 관한 것이다.
평판 표시 장치에서는 스위칭 소자로서 게이트 전극, 소스 전극, 드레인 전극 및 반도체를 포함하는 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다. 또한, 반도체와 여러 전극들 사이에는 이들을 구분하기 위한 절연막이 형성되어 있다. 상기 절연막은 규소 성분을 포함하는 실리카 막일 수 있다.
상기 실리카 막은 기판 위에 실리카 막 형성용 조성물을 도포하는 공정을 거쳐 제작될 수 있는데, 이 때 액체 상인 실리카 막 형성용 조성물과 고체 상인 기판 간의 웨팅(wetting)이 잘 이루어지지 않는 경우 코팅되는 막의 균일성이 악화되고 코팅되는 조성물이 다량으로 소요되어 공정의 효율성이 떨어질 수 있다.
일 구현예는 적은 양의 실리카 막 형성용 조성물을 사용하면서도 균일한 막을 형성할 수 있는 실리카 막의 제조방법을 제공한다.
다른 구현예는 상기 방법에 따라 제조된 실리카 막을 제공한다.
또 다른 구현예는 상기 실리카 막을 포함하는 전자 소자를 제공한다.
일 구현예에 따르면, 기판 위에 탄소 화합물을 포함하는 프리웨팅(pre-wetting)용 액상물질을 도포하는 단계, 프리웨팅용 액상물질이 도포된 기판 위에 실리카 막　형성용 조성물을 도포하는 단계, 그리고 상기 실리카 막 형성용 조성물이 도포된 기판을 경화하는 단계를 포함하는 실리카 막의 제조방법을 제공한다.
상기 탄소 화합물은 그 구조 내에 치환 또는 비치환된 벤젠 링을 하나 포함하고, 전체 탄소수는 6 내지 14일 수 있다.
상기 탄소 화합물의 끓는점은 98 ℃ 내지 200 ℃일 수 있다.
상기 탄소 화합물은 치환 또는 비치환된 트리메틸벤젠, 치환 또는 비치환된 디메틸벤젠, 치환 또는 비치환된 디에틸벤젠 또는 이들의 조합을 포함할 수 있다.
상기 실리카 막 형성용 조성물은 규소 함유 중합체 및 용매를 포함할 수 있다.
상기 규소 함유 중합체는 폴리실라잔, 폴리실록사잔, 또는 이들의 조합을포함할 수 있다.
상기 용매는 벤젠, 톨루엔, 자일렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠, 사이클로헥산, 사이클로헥센, 데카히이드로 나프탈렌, 디펜텐, 펜탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 사이클로헥센, p-멘탄, 디프로필에테르, 디부틸에테르, 아니솔, 아세트산 부틸, 아세트산 아밀, 메틸이소부틸케톤 및 이들의 조합으로 이루어진 군에서 선택된 적어도 하나를포함할 수 있다.
상기 실리카 막 형성용 조성물을 도포하는 단계는 스핀-온 코팅 방법에 따라 진행될 수 있다.
상기 경화는 150℃ 이상의 비활성 기체를 포함하는 분위기 하에서 진행될 수 있다.
다른 일 구현예에 따르면, 상기 실리카 막의 제조방법에 의해서 형성된 실리카 막을 제공한다.
또 다른 일 구현예에 따르면, 상기 실리카 막을 포함하는 전자소자를 제공한다.
실리카 막 형성용 조성물의 도포 단계 전에 기판에 소정의 전처리를 가하여 상기 실리카 막 형성용 조성물 및 기판 간의 웨팅(wetting)이 잘 이루어지게 됨에 따라, 소량의 도포액으로도 기판 전체를 효율적으로 코팅하여 균일한 막을 형성할 수 있다.
도 1은 실리카 막의 두께 균일성의 평가 방법을 설명하기 위한 참고도이다.
본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 명세서에서 별도의 정의가 없는 한, '치환된'이란, 화합물 중의 수소 원자가 할로겐 원자(F, Br, Cl, 또는 I), 히드록시기, 알콕시기, 니트로기, 시아노기, 아미노기, 아지도기, 아미디노기, 히드라지노기, 히드라조노기, 카르보닐기, 카르바밀기, 티올기, 에스테르기, 카르복실기나 그의 염, 술폰산기나 그의 염, 인산이나 그의 염, 알킬기, C2 내지 C16의 알케닐기, C2 내지 C16의 알키닐기, 아릴기, C7 내지 C13의 아릴알킬기, C1 내지 C4의 옥시알킬기, C1 내지 C20의 헤테로알킬기, C3 내지 C20의 헤테로아릴알킬기, 사이클로알킬기, C3 내지 C15의 사이클로알케닐기, C6 내지 C15의 사이클로알키닐기, 헤테로사이클로알킬기 및 이들의 조합에서 선택된 치환기로 치환된 것을 의미한다.
또한, 본 명세서에서 별도의 정의가 없는 한, '헤테로'란, N, O, S 및 P에서 선택된 헤테로 원자를 1 내지 3개 함유한 것을 의미한다.
또한, 본 명세서에서　"＊"는 동일하거나 상이한 원자 또는 화학식과 연결되는 부분을 의미한다.
이하 본 발명의 일 구현예에 따른 실리카 막의 제조방법에 관하여 설명한다.
본 발명의 일 구현예에 따른 실리카 막의 제조방법은 기판 위에 프리웨팅(pre-wetting)용 액상물질을 도포하는 단계, 프리웨팅용 액상물질이 도포된 기판 위에 실리카 막　형성용 조성물을 도포하는 단계, 상기 실리카 막　형성용 조성물이 도포된 기판을 경화하는 단계를 포함한다.
상기 프리웨팅(pre-wetting)이란 웨팅(wetting) 단계 이전에 행해지는 사전 처리 공정을 의미하며, RRC (Reduced resist consumption) 공정이라고도 한다.
일 구현예에 따른 실리카 막의 제조방법은 기판 위에 실리카 막　형성용 조성물을 코팅하기 이전에 탄소 화합물을 포함하는 프리웨팅(pre-wetting)용 액상물질을 도포하는 단계를 포함한다. 이에 따라, 상기 실리카 막 형성용 조성물의 도포 특성, 즉 고체인 기판과 액체인 실리카 막 형성용 조성물 간의 웨팅 특성을 향상시킬 수 있다.
상기 탄소 화합물은 그 구조 내에 치환 또는 비치환된 벤젠 링을 하나 포함할 수 있으며, 총 탄소수가 6 내지 14일 수 있다. 상기 탄소 화합물을 포함하는 프리웨팅용 액상물질을 사용하는 경우 후속되는 실리카 막 형성용 조성물의 코팅 공정에서 보다 균일한 박막을 형성할 수 있을 뿐만 아니라, 박막 표면의 홀 디펙트(hole defect) 의 발생을 저감시킬 수 있다.
예를 들어, 상기 탄소 화합물의 끓는점은 98 ℃ 내지 200 ℃일 수 있고, 예컨대 100 ℃ 내지 180 ℃일 수 있으나, 이에 한정되는 것은 아니다.
예를 들어, 상기 탄소 화합물은 치환 또는 비치환된 트리메틸벤젠, 치환 또는 비치환된 디메틸벤젠, 및 치환 또는 비치환된 디에틸벤젠로 이루어진 군에서 선택되는 1종 또는 2종 이상의 조합일 수 있으나, 이에 한정되는 것은 아니다.
상기 프리웨팅용 액상물질은 상기 탄소 화합물 자체, 또는 2종 이상의 탄소 화합물의 혼합물일 수 있고, 혹은 상기 탄소 화합물 이외의 다른 성분이 혼합된 용액일 수도 있다.
상기 프리웨팅용 액상물질은 예컨대 스핀-온 코팅, 슬릿 코팅, 잉크젯 인쇄 등과 같은 방법으로 도포할 수 있으며, 도포 방식에 특별한 제한이 있는 것은 아니다.
상기 프리웨팅용 액상물질의 도포가 완료되면, 기판 위에 실리카 막　형성용 조성물을 도포하는 단계를 거친다.
상기 실리카 막 형성용 조성물은 규소 함유 중합체 및 용매를 포함할 수 있다.
상기 실리카 막 형성용 조성물에 포함된 규소 함유 중합체는 하기 화학식 1로 표현되는 부분(moiety)을 포함할 수 있다.
[화학식 1]
Figure pat00001
상기 화학식 1에서, R1　내지 R3은, 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된 알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고,
상기 "*"은 연결지점을 의미한다.
일 예로, 상기 규소 함유 중합체는 할로실란과 암모니아가 반응하여 생성되는 폴리실라잔일 수 있다.
예를 들어, 상기 실리카 막 형성용 조성물에 포함된 규소 함유 중합체는 상기 화학식 1로 표시되는 부분(moiety) 외에, 하기 화학식 2로 표현되는 부분(moiety)을 더 포함할 수 있다.
[화학식 2]
Figure pat00002
상기 화학식 2의 R4　내지 R7은, 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된 알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고,
상기 "*"은 연결지점을 의미한다.
이 경우, 상기 규소 함유 중합체는그 구조 내에 규소-질소 (Si-N) 결합 부분 외에 규소-산소-규소(Si-O-Si) 결합 부분을 포함하여, 이러한 규소-산소-규소(Si-O-Si) 결합 부분이 열처리에 의한 경화　시 응력을 완화시켜 수축을 줄일 수 있다.
예를 들어, 상기 규소 함유 중합체는 상기 화학식 1로 표현되는 부분, 상기 화학식 2로 표현되는 부분을 포함하고, 나아가 하기 화학식 3으로 표현되는 부분을 더 포함할 수 있다.
[화학식 3]
Figure pat00003
상기 화학식 3으로 표현되는 부분은 말단부가 수소로 캡핑되어 있는 구조로, 이는 상기 폴리실라잔 또는 폴리실록사잔 구조 중 Si-H 결합의 총 함량에 대하여 15 내지 35 중량%로 포함될 수 있다. 상기 화학식 3의 부분이 폴리실라잔 또는 폴리실록사잔 구조 중에 상기 범위로 포함되는 경우, 열처리　시 산화반응이 충분히 일어나면서도 열처리　시 SiH3　부분이 SiH4로 되어 비산되는 것을 방지하여 수축을 방지하고,　이로부터 크랙이 발생하는 것을 방지할 수 있다.
상기 규소 함유 중합체는 상기 실리카 막 형성용 조성물의 총 함량에 대하여 0.1 내지 50　중량%로 포함될 수 있고, 예컨대 0.1 내지 30　중량%로 포함될 수 있다. 상기 범위로 포함되는 경우 적절한 점도를 유지할 수 있으며, 막 형성 시 간극(void) 없이 평탄하고 고르게 형성될 수 있다.
상기 실리카 막 형성용 조성물에 포함되는　용매는 상기 규소 함유 중합체를 녹일 수 있는 용매라면 특별히 제한되지 않으며, 구체적으로는 벤젠, 톨루엔, 자일렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠, 사이클로헥산, 사이클로헥센, 데카히이드로 나프탈렌, 디펜텐, 펜탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 사이클로헥센, p-멘탄, 디프로필에테르, 디부틸에테르, 아니솔, 아세트산 부틸, 아세트산 아밀, 메틸이소부틸케톤 및 이들의 조합으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
상기 실리카 막　형성용 조성물은 열산 발생제(thermal acid generator, TAG)를 더 포함할 수 있다.
열산 발생제는 상기 실리카 막　형성용 조성물의 현상성을 개선하기 위한 첨가제로, 상기 조성물에 포함된 유기 실란계 축중합체가 비교적 낮은 온도에서 현상될 수 있도록 한다.
상기 열산 발생제는 열에 의해 산(H+)을 발생할 수 있는 화합물이면 특히 한정되지 않으나, 90℃ 이상에서 활성화되어 충분한 산을 발생하며 휘발성이 낮은 것을 선택할 수 있다. 　
상기 열산 발생제는 예컨대 니트로벤질토실레이트, 니트로벤질벤젠술포네이트, 페놀 술포네이트 및 이들의 조합에서 선택될 수 있다.
상기 열산 발생제는실리카 막　형성용 조성물의 총 함량에 대하여 0.01 내지 25중량%로 포함될 수 있으며, 상기 범위로 포함되는 경우 비교적 낮은 온도에서 상기 축중합체가 현상될 수 있는 동시에 코팅성을 개선할 수 있다.
상기 실리카 막　형성용 조성물은 계면 활성제를 더 포함할 수 있다.
계면 활성제는 특히 한정되지 않으며, 예컨대 폴리옥시에틸렌라우릴에테르, 폴리옥시에틸렌스테아릴에테르, 폴리옥시에틸렌세틸에테르, 폴리옥시에틸렌올레일에테르 등의 폴리옥시에틸렌알킬에테르류, 폴리옥시에틸렌노닐페놀에테르 등의 폴리옥시에틸렌알킬알릴에테르류, 폴리옥시에틸렌·폴리옥시프로필렌블럭코폴리머류, 솔비탄모노라우레이트, 솔비탄모노팔미테이트, 솔비탄모노스테아레이트, 솔비탄모노올레이에트, 폴리옥시에틸렌솔비탄모노스테아레이트, 폴리옥시에틸렌솔비탄트리올레이에이트, 폴리옥시에틸렌솔비탄트리스테아레이트 등의 폴리옥시에틸렌솔비탄지방산에스테르 등의 비이온성 계면활성제, 에프톱EF301, EF303, EF352((주)토켐프로덕츠 제조), 메가팩F171, F173(다이닛폰잉크(주) 제조), 프로라드FC430, FC431(스미토모쓰리엠(주) 제조), 아사히가드AG710, 샤프론S-382, SC101, SC102, SC103, SC104, SC105, SC106(아사히가라스(주) 제조) 등의 불소계 계면활성제, 오르가노실록산폴리머 KP341(신에쯔카가쿠고교(주) 제조) 등과 기타 실리콘계 계면활성제를 들 수 있다.
계면활성제는 실리카 막 형성용 조성물의 총 함량에 대하여 0.001 내지 10중량%로 포함될 수 있으며, 상기 범위로 포함되는 경우 용액의 분산성을 개선하는 동시에 막 형성시 막 두께의 균일성을 높일 수 있다.
상기 실리카 막 형성용 조성물은 용액 공정으로 도포할 수 있으며, 예컨대 스핀-온 코팅, 슬릿 코팅, 잉크젯 인쇄 등과 같은 방법으로 도포할 수 있다.
상기 기판은 예컨대 반도체, 액정 등의 디바이스 기판일 수 있으나 이에 한정되는 것은 아니다.
상기 실리카 막　형성용 조성물의 도포가 완료되면, 이어서 기판을 건조하고 경화하는 단계를 거친다. 상기 경화는 예컨대 150℃ 이상의 비활성 기체를 포함하는 분위기 하에서 수행될 수 있고, 예컨대 열, 자외선, 마이크로웨이브, 음파, 또는 초음파 등의 에너지를 가하여 수행될 수 있다.
상기 실리카 막의 제조방법은 기판 위에 실리카 막 형성용 조성물을 도포하기 이전에 상술한 탄소 화합물로 이루어진 프리웨팅용 액상물질을 도포함으로써, 후속되는 스핀-온 코팅 방식에 따른 실리카 막 형성용 조성물의 도포 과정에서 보다 적은 양의 조성물로 균일하게 코팅될 수 있도록 한다.
상술한 탄소 화합물로 이루어진 프리웨팅용 액상물질을 도포하는 단계를 거침으로써, 상기 실리카 막 형성용 조성물에 포함된 성분, 예컨대 폴리실라잔 성분이 대기 또는 대기 중 수분과 접촉하여 생기는 가스의 발생을 보다 억제시킬 수 있으며, 기판 위 실리카 막 형성용 조성물 도포 시 실리카 막 형성용 조성물의 물리적 거동을 용이하게 하여 대기의 침투가 최소화된 조밀한 실리카 막을 형성할 수 있다.
이에 따라 최종적으로 제조된 실리카 막의 표면에 발생되는 홀 디펙트(Hole defect)를 저감시킬 수 있다.
본 발명의 다른 구현예에 따르면 상술한 방법에 따라 제조된 실리카 막을 제공한다. 상기 실리카 막은 예컨대 절연막, 분리막, 하드코팅과 같은 보호막 등 일 수 있으나 이에 한정되는 것은 아니다.
본 발명의 또 다른 구현예에 따르면 상술한 방법에 따라 제조된 실리카 막을 포함하는 전자소자를 제공한다. 상기 전자소자는 예컨대 LCD나 LED 등과 같은 디스플레이 소자, 또는 반도체 소자일 수 있다.
이하, 실시예를 통하여 상술한 본 발명의 구현예를 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
제조예 : 실리카막 형성용 조성물의 제조
용량 2Ｌ의 교반, 온도제어장치 부착 반응기의 내부를 건조질소로 치환했다. 그리고 건조 피리딘 1,500g을 주입하여 충분히 혼합한 후에 반응기에 넣고 이를 20?로 보온했다. 이어서 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다. 얻어진 백색 슬러리상의 생성물을 건조질소 분위기 중에서１㎛의 테프론제 여과기를 사용하여 여과했더니 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 로터리 이베포레이터를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 20%로 조정하고, 마지막으로 포어 사이즈 0.03㎛의 테프론제 여과기로 여과했다. 얻어진 폴리실라잔의 산소함유량은 3.8%, SiH3/SiH(total)는 0.22, 중량 평균 분자량은 4,000이었다.
상기에서 얻어진 폴리실라잔을 디부틸에테르(dibutyl ether, DBE)와 혼합하여 고형분 함량 15±0.1 중량%인 실리카 막 형성용 조성물을 준비하였다.
실시예 1
프리웨팅용 액상물질로서 트리메틸벤젠(trimethylbenzene, TMB) 3.0 ㎖을 취하여 우선적으로 직경 12인치 실리콘 웨이퍼의 중앙 부분에 스핀코터(MIKASA社 제, MS-A200)로 2000 rpm에서 20초간 스핀 도포한 다음, 상기 제조예에서 얻어진 실리카 막 형성용 조성물을 3.0 ㎖ 취하여 위와 동일 조건에서 다시금 스핀 도포하였다. 이 후 150?에서 3분간 핫플레이트로 가열하여 박막을 형성하였다.
실시예 2
프리웨팅용 액상물질로서 트리메틸벤젠(trimethylbenzene, TMB) 과 디부틸에테르(dibutylether, DBE)를 7:3의 비율(질량비)로 혼합한 혼합용액 3.0 ㎖을 사용한 것을 제외하고는 실시예 1과 동일하게 하여 박막을 형성하였다.
실시예 3
프리웨팅용 액상물질로서 디에틸벤젠(diethylbenzene, DEB)을 사용한 것을 제외하고는 실시예 1과 동일하게 하여 박막을 형성하였다.
비교예 1
프리웨팅용 액상물질의 도포 과정을 거치지 않은 것을 제외하고는 실시예 1과 동일하게 하여 박막을 형성하였다.
평가 1: 막 두께 균일성 확인
상기 실시예 1 내지 3, 및 비교예 1로부터 제조된 박막이 형성되어 있는 웨이퍼 상에, K-MAC사제 반사분광형 막 두께계(ST-5000)를 사용하여 도 1에 도시된 바와 같이 9개의 포인트를 십자 모양(+)으로 지정하여, 각 지점에서 평균 두께, 두께 범위 (최고 두께 - 최소 두께) 및 두께 균일성을 확인하였다.
막 두께 균일성은 하기 식 1에 의거하여 평가한다.
[식 1]
두께 균일성 = [(최고 두께 - 최소 두께)/2/평균 두께] * 100
그 결과는 하기 표 1에 나타낸다.
평균 두께(Å) 최고 두께 - 최소 두께(Å) 두께 균일성
비교예1 5954 167 1.4
실시예 1 5964 87 0.7
실시예 2 5958 58 0.5
실시예 3 5977 102 0.9
표 1을 참고하면, 소정의 프리웨팅 공정을 거치는 실시예 1 내지 3의 경우, 프리웨팅 공정을 거치지 않은 비교예 1과 비교하여 실리카 막의 두께 균일성이 작은 값을 가짐을 알 수 있다.
실시예 4 내지 6 및 비교예 2
상기 막 두께 균일성을 평가한 실시예 1 내지 3, 및 비교예 1로부터 형성된 박막을 각각 800 ℃에서 고온산화반응을 진행하여 산화 막으로 전환한 후, 식각 과정을 거쳐 실리카 막을 형성하였다.
평가 2: 실리카 막의 홀 디펙트 (hole defect) 발생 여부 확인
상기 실시예 4 내지 6, 및 비교예 2로부터 형성된 실리카 막의 디펙트를 AIT XP(KLA-Tencor社 제, AIT XP Fusion) 및 전자현미경(히타치社 제, S5500)을 이용하여 관측하였다. 전체 디펙트 중에서 패턴 위 직경 150nm 이상 구형의 것을 카운팅하여 이를 홀 디펙트로 간주하였다.
그 결과는 하기 표 2에 나타낸다.
비교예2 실시예 4 실시예5 실시예6
전체 defect 개수 (개) 174 94 64 156
Hole defect 개수 (개) 41 1 0 2
Hole defect 비율(%) 23.56 1.06 0.00 1.28
표 2를 참고하면, 소정의 프리웨팅 공정을 거쳐 실리카막을 제조한 실시예 4 내지 6의 경우, 프리웨팅 공정을 거치지 않은 비교예 2와 비교하여 전체 디펙트 수도 상대적으로 적을 뿐 아니라, 특히 실리카 막의 홀 디펙트(hole defect) 발생이 매우 적은 것을 알 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (11)

  1. 기판 위에 탄소 화합물을 포함하는 프리웨팅(pre-wetting)용 액상 물질을도포하는 단계,
    프리웨팅용 액상물질이 도포된 기판 위에 실리카 막　형성용 조성물을 도포하는 단계, 그리고
    상기 실리카 막 형성용 조성물이 도포된 기판을 경화하는 단계
    를 포함하는
    실리카 막의 제조방법.
  2. 제1항에서,
    상기 탄소 화합물은 그 구조 내에 치환 또는 비치환된 벤젠 링을 하나 포함하고, 전체 탄소수는 6 내지 14인 것인 실리카 막의 제조방법.
  3. 제1항에서,
    상기 탄소 화합물의 끓는점은 98 ℃ 내지 200 ℃인 것인 실리카 막의 제조방법.
  4. 제1항에서,
    상기 탄소 화합물은 치환 또는 비치환된 트리메틸벤젠, 치환 또는 비치환된 디메틸벤젠, 치환 또는 비치환된 디에틸벤젠 또는 이들의 조합을 포함하는 것인 실리카 막의 제조방법.
  5. 제1항에서,
    상기 실리카 막 형성용 조성물은 규소 함유 중합체 및 용매를 포함하는 실리카 막의 제조방법.
  6. 제5항에서,
    상기 규소 함유 중합체는 폴리실라잔, 폴리실록사잔, 또는 이들의 조합을 포함하는 실리카 막의 제조방법.
  7. 제5항에서,
    상기 용매는 벤젠, 톨루엔, 자일렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠, 사이클로헥산, 사이클로헥센, 데카히이드로 나프탈렌, 디펜텐, 펜탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 사이클로헥센, p-멘탄, 디프로필에테르, 디부틸에테르, 아니솔, 아세트산 부틸, 아세트산 아밀, 메틸이소부틸케톤 및 이들의 조합으로 이루어진 군에서 선택된 적어도 하나를 포함하는 실리카 막의 제조방법.
  8. 제1항에서,
    상기 실리카 막 형성용 조성물을 도포하는 단계는 스핀-온 코팅 방법에 의해 진행되는 실리카 막의 제조방법.
  9. 제1항에서,
    상기 경화는 150℃ 이상의 비활성 기체를 포함하는 분위기 하에서 진행되는 실리카 막의 제조방법.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 방법으로 형성된 실리카 막.
  11. 제10항에 따른 실리카 막을 포함하는 전자 소자.
KR1020150137077A 2015-09-25 2015-09-25 실리카 막의 제조방법, 실리카 막 및 전자소자 KR101895912B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150137077A KR101895912B1 (ko) 2015-09-25 2015-09-25 실리카 막의 제조방법, 실리카 막 및 전자소자
TW105114482A TWI633577B (zh) 2015-09-25 2016-05-11 製造二氧化矽層的方法、二氧化矽層以及電子裝置
CN201610329591.6A CN106558483B (zh) 2015-09-25 2016-05-18 制造二氧化硅层的方法、二氧化硅层以及电子装置
JP2016106587A JP6795331B2 (ja) 2015-09-25 2016-05-27 シリカ膜の製造方法、シリカ膜および電子素子
US15/178,378 US9721785B2 (en) 2015-09-25 2016-06-09 Method for manufacturing silica layer, silica layer, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150137077A KR101895912B1 (ko) 2015-09-25 2015-09-25 실리카 막의 제조방법, 실리카 막 및 전자소자

Publications (2)

Publication Number Publication Date
KR20170037440A true KR20170037440A (ko) 2017-04-04
KR101895912B1 KR101895912B1 (ko) 2018-09-07

Family

ID=58409921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150137077A KR101895912B1 (ko) 2015-09-25 2015-09-25 실리카 막의 제조방법, 실리카 막 및 전자소자

Country Status (5)

Country Link
US (1) US9721785B2 (ko)
JP (1) JP6795331B2 (ko)
KR (1) KR101895912B1 (ko)
CN (1) CN106558483B (ko)
TW (1) TWI633577B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133154A (ko) * 2017-06-05 2018-12-13 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192462B1 (ko) * 2017-12-14 2020-12-17 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
KR102395487B1 (ko) * 2019-08-21 2022-05-06 삼성에스디아이 주식회사 실리카 막 형성용 조성물 및 실리카 막
JP7222948B2 (ja) * 2020-04-23 2023-02-15 信越化学工業株式会社 高硬度皮膜形成用コーティング剤組成物

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036290A1 (en) * 2001-08-17 2003-02-20 United Microelectronics Corp. Method for improving the coating capability of low-k dielectric layer
KR20140087643A (ko) * 2012-12-31 2014-07-09 제일모직주식회사 실리카막 제조 방법
KR20150019950A (ko) * 2013-08-16 2015-02-25 제일모직주식회사 실리카 막의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000288458A (ja) 1999-02-03 2000-10-17 Tokyo Electron Ltd 塗布膜形成方法および塗布装置
KR100492157B1 (ko) 2003-02-18 2005-06-02 삼성전자주식회사 반도체 장치의 산화 실리콘막 형성방법
JP3811100B2 (ja) 2001-06-07 2006-08-16 東京エレクトロン株式会社 塗布膜形成方法および塗布膜形成装置
JP2003086489A (ja) 2001-09-11 2003-03-20 Toshiba Corp 平面表示素子の製造方法
JP2003136010A (ja) 2001-11-01 2003-05-13 Tokyo Electron Ltd 塗布処理装置および塗布処理方法
KR20040000933A (ko) 2002-06-26 2004-01-07 삼성전자주식회사 포토레지스트 현상공정에 사용되는 초순수를 이용한초음파 가습식 프리웨팅 장치
US7816863B2 (en) * 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP5133641B2 (ja) 2007-09-27 2013-01-30 東京エレクトロン株式会社 塗布処理方法、塗布処理装置及びコンピュータ読み取り可能な記憶媒体
WO2009055989A1 (en) 2007-10-30 2009-05-07 Acm Research (Shanghai) Inc. Method and apparatus to prewet wafer surface for metallization from electrolyte solution
KR20090045679A (ko) 2007-11-02 2009-05-08 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP5091764B2 (ja) 2008-05-20 2012-12-05 東京エレクトロン株式会社 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
JP5398307B2 (ja) 2009-03-06 2014-01-29 株式会社東芝 半導体装置の製造方法
JP5410207B2 (ja) * 2009-09-04 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜製造方法およびそれに用いるポリシラザン塗膜処理液
KR102113883B1 (ko) 2012-03-13 2020-05-22 노벨러스 시스템즈, 인코포레이티드 관통 레지스트 금속 도금을 위한 웨팅 전처리의 방법들 및 장치
GB201209694D0 (en) 2012-05-31 2012-07-18 Dow Corning Passivation of silicon dielectric interface
KR101491068B1 (ko) 2013-08-12 2015-02-10 주식회사 케이씨텍 수평 분사식 프리웨팅 장치
US20150093545A1 (en) * 2013-10-01 2015-04-02 Samsung Sdi Co., Ltd. Composition for a silica based layer, silica based layer, and method of manufacturing a silica based layer
KR102111592B1 (ko) 2013-11-26 2020-06-08 주식회사 케이씨텍 분사식 웨이퍼의 웨팅 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036290A1 (en) * 2001-08-17 2003-02-20 United Microelectronics Corp. Method for improving the coating capability of low-k dielectric layer
KR20140087643A (ko) * 2012-12-31 2014-07-09 제일모직주식회사 실리카막 제조 방법
KR20150019950A (ko) * 2013-08-16 2015-02-25 제일모직주식회사 실리카 막의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133154A (ko) * 2017-06-05 2018-12-13 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Also Published As

Publication number Publication date
TW201724171A (zh) 2017-07-01
JP6795331B2 (ja) 2020-12-02
TWI633577B (zh) 2018-08-21
US9721785B2 (en) 2017-08-01
JP2017063178A (ja) 2017-03-30
KR101895912B1 (ko) 2018-09-07
US20170092488A1 (en) 2017-03-30
CN106558483B (zh) 2019-12-31
CN106558483A (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
KR101833800B1 (ko) 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
TWI621666B (zh) 用於形成氧化矽層的組成物、製造氧化矽層的方法、氧化矽層及電子裝置
KR101895912B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
KR20160134290A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
JP2018037641A (ja) シリカ膜形成用組成物、およびシリカ膜
KR20150039084A (ko) 실리카계 막 형성용 조성물, 실리카계 막 및 실리카계 막의 제조방법
TWI783248B (zh) 用於形成二氧化矽層的組成物、二氧化矽層和電子裝置
KR101968224B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
KR101868430B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR101998730B1 (ko) 실리카 막 형성용 조성물, 및 실리카 막
KR102194975B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
CN108164711B (zh) 用于形成硅氧层的组成物、制造硅氧层的方法及电子装置
KR101940171B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
KR102255103B1 (ko) 실리카 막 제조방법, 실리카 막 및 전자소자
KR101991696B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102103805B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20170100987A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20230020810A (ko) 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
KR20180056606A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
US20210324235A1 (en) Composition for forming silica layer, silica layer formed therefrom, and electronic device including silica layer
KR20190124999A (ko) 실리카 막 형성용 조성물 및 실리카 막

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)