KR20160094284A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160094284A
KR20160094284A KR1020160008257A KR20160008257A KR20160094284A KR 20160094284 A KR20160094284 A KR 20160094284A KR 1020160008257 A KR1020160008257 A KR 1020160008257A KR 20160008257 A KR20160008257 A KR 20160008257A KR 20160094284 A KR20160094284 A KR 20160094284A
Authority
KR
South Korea
Prior art keywords
pattern
island
metal
patterns
semiconductor element
Prior art date
Application number
KR1020160008257A
Other languages
English (en)
Other versions
KR102538964B1 (ko
Inventor
요시히로 타나카
Original Assignee
가부시키가이샤 제이디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이디바이스 filed Critical 가부시키가이샤 제이디바이스
Publication of KR20160094284A publication Critical patent/KR20160094284A/ko
Application granted granted Critical
Publication of KR102538964B1 publication Critical patent/KR102538964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

땜납 등의 제1 금속을 이용해 반도체 소자를 고정하여 반도체 장치를 제조할 때에, 용해한 땜납이 흐르는 방향 및 퍼지는 방식을 제어하여, 불량의 발생 등을 방지한다. 본 발명의 일 실시 형태로서, 반도체 소자와, 제1 금속을 이용해 반도체 소자를 표면에 고정하는 섬이며, 표면의 일부에, 제1 금속이 용해한 경우에 표면보다 젖음 특성이 큰 제2 금속에 의해 패턴이 형성되어 있는 섬을 갖는 반도체 장치를 제공한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 소자를 재치하는 재치부(섬)에 패턴을 형성한 반도체 장치에 관한 것이다.
　반도체 소자의 실장 방법에 대해서, 연구·개발이 진행되고 있다. 특히, 반도체 소자를 리드 프레임에 재치하는 실장의 한 가지로서, 리드 프레임을 이용하는 리드 프레임 패키지가 알려져 있다. 이러한 리드 프레임 패키지를 이용하는 경우, 특히 파워 반도체 소자를 리드 프레임의 섬에 탑재하여 고정할 때, 땜납을 이용하는 수법이 알려져 있다(예컨대, 특허 문헌 1 내지 5 참조).
특허 문헌 1 - 특개평 8-172154호 공보
특허 문헌 2 - 특개 2006-303216호 공보
특허 문헌 3 - 특개 2008-294172호 공보
특허 문헌 4 - 특개 2012-104709호 공보
특허 문헌 5 - 특개 2012-125786호 공보
반도체 소자를, 섬에 땜납을 이용해 고정하는 경우에는, 용해한 땜납을 섬에 재치(배치)하고, 용해한 땜납 위에 반도체 소자를 재치(배치)한다. 이러한 경우, 용해한 땜납이 흐르는 방향 및 퍼지는 방식을 제어하는 것은 곤란했다. 이 때문에, 땜납이 섬으로부터 유출되어, 오염이 발생하거나 또는, 전기적 특성의 불량이 발생하거나 하는 가능성이 있었다.
거기에서, 본 발명의 목적의 하나로서, 용해한 땜납이 흐르는 방향 및 퍼지는 방식을 제어하고 반도체 소자를 재치한 반도체 장치 등을 제공한다.
본 발명의 일 실시 형태에 의한 반도체 장치는, 반도체 소자와, 제1 금속을 이용해 반도체 소자가 고정되는 표면을 가지는 섬이며, 상기 표면의 일부에, 상기 제1 금속이 용해한 경우에 상기 표면보다 젖음 특성이 큰 제2 금속에 의해 제1 패턴이 형성되어 있는 섬을 갖는다.
상기 제1 금속은 땜납일 수 있고, 상기 제2 금속은 은일 수 있다.
상기 제1 패턴은, 상기 제2 금속의 도금에 의해 형성되어 있을 수 있다.
상기 제1 패턴은, 복수의 직사각형 패턴 또는 직선형의 패턴을 방향을 상이하게 하여 교차한 방사상의 형상을 가질 수 있다.
상기 제1 패턴은, 상기 복수의 직사각형 패턴 또는 직선형의 패턴의 교차하는 위치를 상기 섬의 중심으로부터 오프셋 시킨 패턴일 수 있다.
상기 제1 패턴은, 상기 복수의 직사각형 패턴 또는 상기 직선형의 패턴을 방향을 상이하게 하여 복수의 위치에서 교차시킬 수 있다.
상기 제1 패턴은, 상이한 형상의 복수의 패턴을 가질 수 있다.
상기 제1 패턴은, L자형 모양의 패턴 및 정방형 또는 직사각형의 패턴을 포함할 수 있다.
상기 제1 패턴은, 복수의 원형 형상의 패턴을 가질 수 있다.
상기 제1 패턴은, 소정의 원형 형상의 패턴의 중심과 상기 소정의 원형 형상의 패턴에 인접하는 2개의 원형 형상의 패턴의 중심을 각각 연결하는 2개의 선분의 길이가 동일하고, 또한, 상기 2개의 선분의 연장선이 직각으로 교차하지 않도록 상기 복수의 원형 형상의 패턴을 배치한 패턴일 수 있다.
상기 반도체 장치는, 상기 제 1 패턴을 둘러싸는, 상기 제2 금속에 의해 형성되어 있는 제2 패턴을 가질 수 있다.
본 발명에 의하면, 반도체 장치를 제조할 때에, 용해한 땜납이 흐르는 방향 및 퍼지는 방식을 제어하여, 불량의 발생 등을 방지할 수 있다.
도 1a 본 발명의 일 실시 형태와 관련되는 반도체 장치의 일 제조 공정에 있어서의 상면도, 도 1b 본 발명의 일 실시 형태와 관련되는 반도체 장치의 일 제조 공정에 있어서의 단면 측면도, 도 1c 본 발명의 일 실시 형태와 관련되는 반도체 장치의 다른 제조 공정에 있어서의 단면 측면도
도 2a 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상의 패턴의 일례도, 도 2b 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 용해한 땜납을 재치한 일례도, 도 2c 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 땜납을 이용해 반도체 소자를 고정한 일례도
도 3a 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상의 패턴의 일례도, 도 3b 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 용해한 땜납을 재치한 일례도, 도 3c 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 땜납을 이용해 반도체 소자를 고정한 일례도
도 4a 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상의 패턴의 일례도, 도 4b 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 용해한 땜납을 재치한 일례도, 도 4c 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 땜납을 이용해 반도체 소자를 고정한 일례도
도 5a 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상의 패턴의 일례도, 도 5b 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 용해한 땜납을 재치한 일례도, 도 5c 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 땜납을 이용해 반도체 소자를 고정한 일례도
도 6a 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상의 패턴의 일례도, 도 6b 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 용해한 땜납을 재치한 일례도, 도 6c 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상에 땜납을 이용해 반도체 소자를 고정한 일례도
도 7 본 발명의 일 실시 형태와 관련되는 반도체 장치의 섬 상의 패턴의 일례도
본 발명을 실시하기 위한 형태에 대해서, 복수의 실시 형태에 따라 설명한다. 또한, 본 발명은, 이하에서 설명하는 실시 형태로 한정되는 것은 아니고, 이하에서 설명하는 실시 형태를, 여러 가지로 변형 등을 수행하여 실시할 수 있다. 이러한 변형 등을 수행한 실시의 태양도 본 발명의 기술적 범위에 포함될 수 있다. 또한, 도면에 있어서는, 종횡의 축척은, 본 발명의 실시 물건과는 차이가 있는 경우가 있다.
(실시 형태 1)
도 1a 및 도 1b은, 본 발명의 일 실시 형태와 관련되는 반도체 장치의 일 제조 공정에 있어서의 상면도 및 단면 측면도를 각각 나타낸다.
본 발명의 일 실시 형태와 관련되는 반도체 장치는, 패키지 본체(101)와 패키지 본체(101)에 마련된 복수의 리드(102)와 반도체 소자(104)를 갖는다. 반도체 소자(104)는, 패키지 본체(101)의 표면에 마련된 섬(103)에 고정되어 있다. 이하의 설명에 있어서, 반도체 소자(104)를 섬(103)에 고정하기 위해서는, 주로 금속(제1 금속)이 이용된다. 이용하는 금속으로서는, 융점이 낮은 것이 바람직하다. 예컨대, 이용하는 금속으로는, 땜납을 들 수 있다.
반도체 소자(104)를 섬(103)에 고정하기 위해서는, 용해한 금속(예컨대, 땜납)을 섬(103)에서 반도체 소자(104)가 고정되는 위치에 재치하고, 용해한 금속 상에 반도체 소자(104)를 재치한다. 또는, 고체의 금속을 섬(103)에 재치하고, 가온이나 가압을 가하여 금속을 용해하고, 용해한 금속 상에 반도체 소자(104)를 재치한다.
도 1c는, 도 1b에 도시된 일 제조 공정보다도 이후의 공정에 있어서의 본 발명의 일 실시 형태와 관련되는 반도체 장치의 단면 측면도를 나타낸다. 도 1c에 도시된 것처럼, 와이어 본딩(105)을 이용하여, 반도체 소자(104)와 리드(102)를 전기적으로 접속할 수 있다. 반도체 소자(104)와 리드(102)를 전기적으로 접속한 후에, 봉지 재료(106)로서 수지 재료 등을 이용하여 봉지를 수행한다.
도 2a는, 본 발명의 일 실시 형태에 있어서의 반도체 장치의 섬(103) 상의 패턴의 일례를 나타낸다. 특히, 도 2a는, 반도체 소자(104)를 섬(103)에 고정하기 전의 상면도이다.
도 2a에 도시된 것처럼, 섬(103)에는, 복수의 직사각형 패턴을 방향을 상이하게 하여 교차시킨 형상의 패턴(제1 패턴)(201)이 형성되어 있다. 도 2a에서는, 패턴(201)은, 4개의 직사각형을, 45도씩 방향을 상이하게 하여 교차시키고 있다. 다시 말해, 섬(103)에는, 방사상의 패턴(201)이 형성되어 있다. 또한, 직사각형 패턴의 수는 4에 한정되지 않는다. 또한, 직사각형의 형상, 크기는 같은 필요는 없고, 차이가 있을 수 있다. 패턴(201)의 표면은, 반도체 소자(104)를 섬(103)에 고정하기 위해서 이용하는 금속이 용해한 경우에, 그 젖음 특성이 패턴(201)이 형성되어 있지 않은 섬(103) 표면의 젖음 특성보다 높은 재료에 의해 형성되어 있다. 다시 말해, 반도체 소자(104)를 섬(103)에 고정하기 위해 이용하는 금속의 친화성은, 섬(103) 표면보다 패턴(201)의 표면의 쪽이 높다.
또한, 패턴(201)의 형상을 구성하는 복수의 직사각형 패턴의 각각의 폭이 길이에 비해 무시할 수 있는 경우에는, 패턴(201)은, 복수의 선분(직선형의 패턴)의 방향을 상이하게 한 형상을 가지는 것도 가능하다.
패턴(201)은, 섬(103)의 일부의 영역에 형성된다. 즉, 섬(103)의 전부가 패턴(201)에 의해 덮이는 것은 아니게 되도록 할 수 있다. 또한, 도 2a에서는, 패턴(201)은, 오목 형상을 갖는 형상으로 되어 있다.
반도체 소자(104)를 섬(103)에 고정하기 위해 이용하는 금속이 땜납인 경우에는, 패턴(201)은, 금속(제2 금속)으로서, 예컨대, 은을 이용해 형성할 수 있다. 이러한 경우, 패턴(201)은, 섬(103)에 은 도금을 수행하는 것에 의해 형성될 수 있다. 또는, 패턴(201)은, 섬(103)에 은의 증착을 수행하는 것에 의해서, 형성될 수 있다.
반도체 소자(104)를 섬(103)에 고정하기 위해 용해한 땜납을 이용하는 경우에는, 용해한 땜납을, 패턴(201)의 교차 위치(202)(또는, 패턴(201)을 구성하는 복수의 직사각형 패턴 또는 선분의 교점)에 재치한다. 그렇게 하면, 도 2b에 도시된 것처럼, 용해한 땜납은, 패턴(201) 상을, 교차 위치(202)로부터 직사각형 패턴 또는 선분의 단부를 향해 퍼진다. 또한, 용해한 땜납의 패턴(201) 표면에 대한 젖음 특성이 섬(103)의 표면에 대해서 보다도 높기 때문에, 용해한 땜납이 패턴(201) 이외에 실질적으로 퍼지지 않게 되도록 할 수 있다. 이로 인해, 도 2b에 도시된 것처럼, 용해한 땜납은, 패턴(201) 상에 있어서 서브 패턴(203)을 형성한다.
또한, 고형의 땜납을 패턴(201)의 교차 위치(202)에 배치하고, 가온이나 가압을 수행하여 용해시킬 수도 있다.
그 후, 반도체 소자(104)를 패턴(201)의 교차 위치(202)에 배치하고, 용해한 땜납이 고체화됨으로써, 반도체 소자(104)는 섬(103)에 고정된다. 또한, 반도체 소자(104)는, 엄밀하게 패턴(201)의 교차 위치(202)에 배치할 필요는 없다.
이상과 같이, 본 실시 형태에서는, 섬(103) 상에, 패턴(201)이 배치되어 있다. 패턴(201)은, 반도체 소자(104)를 섬(103)에 고정하기 위해 이용하는 금속이 용해한 경우, 그 젖음 특성이 패턴(201)이 형성되어 있지 않은 섬(103) 표면의 젖음 특성보다 높은 재료에 의해 형성되어 있다.
이것에 의해, 용해한 금속을 패턴(201)에 배치하면, 용해한 금속은, 패턴(201) 상에서 퍼지게 된다. 따라서, 용해한 금속이 흐르는 방향 및 퍼지는 방식을 컨트롤 할 수 있다. 이로 인해, 용해한 금속이 섬(103)으로부터 유출하는 것에 의한, 오염의 발생이나 전기적 특성의 불량의 발생을 방지할 수 있다.
또한, 섬(103)의 표면을 깎아, 용해한 금속이 퍼지는 범위 등을 한정하기 위해, 섬(103)의 표면에 오목부나 도랑을 마련할 필요가 없게 된다. 따라서, 섬(103)의 표면은 평탄하게 될 수 있다. 오히려, 섬(103)의 표면을 깎아, 도 2a에 나타내는 오목 형상 패턴과 같은 도랑을 형성하고, 이 도랑에 금속(제2 금속) 막, 예컨대 은막을 도금이나 증착 등에 의해 형성하여 패턴(201)이라고 할 수 있다.
또한, 도 2c에 도시된 것처럼, 반도체 소자(104)의 코너를 서브 패턴(203) 상에 위치시키는 것에 의해, 반도체 소자(104)의 고정을 보다 확실하게 수행할 수도 있다.
(실시 형태 2)
도 3a은, 본 발명의 일 실시 형태에 있어서의 반도체 장치의 섬(103) 상의 패턴의 일례를 나타낸다.
도 3a에 도시된 것처럼, 섬(103)에는, 복수의 직사각형 패턴을 방향을 상이하게 하여 교차시킨 형상의 패턴(301)이 형성되어 있다. 패턴(301)의 재료나 형성의 방법은 실시 형태 1과 같다. 다만, 실시 형태 1과는 달리, 패턴(301)의 교차 위치(패턴(301)을 구성하는 복수의 직사각형 패턴의 교점)(302)가, 섬(103)의 중심으로부터 오프셋 되어 있다. 또한, 섬(103)의 형상이 정방형, 장방형(직사각형)이나 평행 사각형이면, 섬(103)의 중심은, 대각선의 교점이 된다. 섬(103)의 형상이 평행 사각형이 아니면(예컨대, 사다리꼴 등 평행 사각형 이외의 형상의 경우), 섬(103)의 중심은, 예컨대, 섬(103)의 형상의 중심 등으로서 정의할 수 있다.
반도체 소자(104)를 섬(103)에 고정하는 순서도 실시 형태 1과 같다. 즉, 용해한 땜납을, 패턴(301)의 교차 위치(302)에 재치한다. 그렇게 하면, 도 3b에 도시된 것처럼, 용해한 땜납은, 패턴(301)상을, 패턴(301)의 교차 위치(302)로부터 단부로 퍼져, 서브 패턴(303)을 형성한다.
그 후, 도 3c에 도시된 것처럼, 반도체 소자(104)를 패턴(301)의 교차 위치(302)에 재치하고, 용해한 땜납이 고체화됨으로써 반도체 소자(104)가 섬(103)에 고정된다.
이상과 같이, 본 실시 형태에서는, 반도체 소자(104)를 섬(103)의 중심 이외에도 고정할 수 있다. 또한, 패턴(301)의 교차 위치(302)를 섬(103)의 중심으로부터 오프셋 시켜 패턴(301)을 구성하는 하나의 직사각형 패턴의 일 방향으로 연신하는 길이를 다른 방향으로 연신하는 길이보다 길게함으로써, 그 직사각형 패턴에 대해 상기 일 방향으로 땜납을 보다 많이 흘릴 수 있어, 땜납의 양의 조정을 엄밀하게 수행할 필요가 없어진다.
(실시 형태 3)
도 4a는, 본 발명의 일 실시 형태에 있어서의 반도체 장치의 섬(103) 상의 패턴의 일례를 나타낸다.
도 4a에 도시된 것처럼, 섬(103)에는, 복수의 직사각형 패턴을 방향을 상이하게 하여 교차시킨 형상의 패턴(401)이 형성되어 있다. 패턴(401)의 재료나 형성의 방법은 실시 형태 1과 같다. 다만, 실시 형태 1 및 2와는 달리, 패턴(401)에는 복수의 직사각형 패턴이 교차하는 복수의 교차 위치(402, 403, 404)가 존재한다. 또한, 두 개의 교차 위치(402, 404)는, 섬(103)의 중심으로부터 오프셋되어 있다.
반도체 소자(104)를 섬(103)에 고정하는 순서도 실시 형태 1 및 2와 같다. 즉, 용해한 땜납을, 패턴(401)의 교차 위치 402에 재치한다. 그렇게 하면, 도 4b에 도시된 것처럼, 용해한 땜납은, 패턴(401)의 교차 위치(402)로부터 퍼져, 서브 패턴(405)을 형성한다.
그 후, 도 4c에 도시된 것처럼, 반도체 소자(104)를 패턴(401)의 교차 위치(402)에 재치하고, 용해한 땜납이 고체화됨으로써 반도체 소자(104)가 섬(103)에 고정된다.
본 실시 형태에서, 반도체 소자(104)의 고정 위치는, 교차 위치(402)로 한정되지 않는다. 패턴(401)에는, 교차 위치(402, 403, 404)가 존재하므로, 그 중의 교차 위치(404)에 용해한 땜납을 재치하고, 다른 반도체 소자를 고정할 수도 있다. 또한, 교차 위치(403)에 용해한 땜납을 재치하고, 한층 더 다른 반도체 소자를 고정할 수도 있다. 또한, 복수의 교차 위치(402, 403, 404) 중 2개 이상에, 각각 반도체 소자를 고정할 수도 있다.
본 실시 형태에 의하면, 패턴이(401) 복수의 교차 위치(402, 403, 404)를 가지므로, 복수의 반도체 소자를 고정할 수 있다.
(실시 형태 4)
실시 형태 1 내지 3에서는, 섬(103) 상의 패턴은, 복수의 직사각형 패턴을 방향을 상이하게 하여 교차시킨 형상을 가지고 있었다. 그러나, 본 발명에서는, 섬(103) 상의 패턴 형상은, 실시 형태 1 내지 3에 있어서의 패턴의 형상으로 한정되지 않는다. 예컨대, 도 5a에 도시된 것처럼, 섬(103)의 중심으로 정방형 또는 직사각형의 패턴(501)을 배치한다. 또한, 정방형 또는 직사각형의 패턴(501)의 주위에, 정방형 또는 직사각형의 패턴(501)을 둘러싸는 패턴(502)을 배치한다. 정방형 또는 직사각형의 패턴(501) 및 그것을 둘러싸는 패턴(502)의 주위에는, L자형의 패턴(503, 504)을 배치한다. 또한, L자형의 패턴의 사이에는, 직선형의 패턴도 배치할 수 있다. 이러한 경우, 정방형 또는 직사각형의 패턴(501) 및 그것을 둘러싸는 패턴(502), L자형의 패턴(503, 504), 또한 필요하다면 직선형의 패턴을 제외한 부분(505)에는, 패턴이 형성되어 있지 않게 할 수 있다.
본 실시 형태에서, 반도체 소자(104)를 섬(103)에 고정하는 것에 있어서는, 섬(103) 상의 패턴(501, 502, 503, 504) 상의 임의의 장소에 용해한 땜납을 재치할 수 있다. 그렇게 하면, 도 5b에 도시된 것처럼, 용해한 땜납은, 복수의 패턴(501, 502, 503, 504)에 분산되고, 분산된 서브 패턴을 형성한다. 그리고, 도 5c에 도시된 것처럼, 분산된 서브 패턴 상에, 반도체 소자(104)가 배치된다.
이상과 같이, 본 실시 형태에서는, 반도체 소자(104)를 섬(103)의 패턴 상의 임의의 위치에 고정할 수 있다. 또한, 이러한 경우, 패턴이 차지하는 섬(103) 상의 면적의 비율을 높일 수 있어, 땜납이 필요 이상으로 퍼지는 것을 막을 수 있다.
(실시 형태 5)
본 발명에서, 섬(103) 상의 패턴은, 정방형의 형상, 직사각형의 형상, L자형 또는 직선형의 형상과 같이, 직선적인 형상이나 그러한 조합으로 한정되는 것은 아니다. 복수의 원형의 형상의 패턴(601)이 배치된 패턴이 형성될 수 있다. 이 경우, 예컨대, 복수의 원형의 형상의 패턴(601)을 서로 평행으로 등간격의 복수의 직선 상의 각각에 배치할 수 있다. 또한, 예컨대, 도 6a에 도시된 것처럼, 소정의 원형상의 패턴(601a)의 중심과 해당 소정의 원형상의 패턴(601a)에 인접하는 2개의 원형상의 패턴(601b, 601c)의 중심을 각각 연결하는 2개의 선분(L1, L2)의 길이가 동일하고, 또한, 해당 2개의 선분(L1, L2)의 연장선은 직각으로 교차하기 않도록 할 수 있다. 또한, 도 6a에서, 부호(602)는, 패턴(601)이 형성되어 있지 않은 섬(103)의 부분을 나타낸다.
본 실시 형태에서, 반도체 소자(104)를 섬(103)에 고정하는 것에 있어서는, 섬(103) 상의 패턴(601) 상의 임의의 장소에 용해한 땜납을 재치할 수 있다. 그렇게 하면, 도 6b에 도시된 것처럼, 용해한 땜납이, 부호(602)의 부분을 포함하는 부분에 재치되어도, 원형의 형상의 패턴(601)에 흡인되도록 퍼져, 서브 패턴(603)이 그려진다. 그 후에, 도 6c에 도시된 것처럼, 서브 패턴(603)의 상에 반도체 소자(104)를 고정할 수 있다.
본 실시 형태에 의하면, 섬(103)의 임의의 위치에 반도체 소자(104)를 고정할 수 있다. 또한, 보다 많은 원형의 형상의 패턴(601)을 배치하는 것에 의해 땜납이 필요 이상으로 퍼지는 것을 막을 수 있다.
(실시 형태 6)
도 7은, 본 발명의 일 실시 형태에 있어서의 반도체 장치의 섬(103) 상의 패턴의 일례를 나타낸다. 도 7에서, 패턴(201)의 주위는, 다른 패턴(제2 패턴)(701)에 의해 둘러싸여 있다. 다시 말해, 패턴(701)에 의해 둘러싸인 영역 내에, 실시 형태 1의 패턴(201)이 배치되어 있다. 또한, 도 7에서는, 패턴(201)으로서, 실시 형태 1의 것을 도시했지만, 패턴(201) 대신에, 임의의 패턴, 예컨대 실시 형태 2 내지 5중 어느 하나 또는 조합의 패턴을 이용할 수 있다.
또한, 반도체 소자를 고정하는 것에 있어서는, 패턴(701)에 의해 둘러싸여 있는 영역에, 실시 형태 1 내지 5에서 설명한 것처럼, 용해한 땜납을 재치한다.
본 실시 형태에서는, 땜납이 너무 퍼졌다고 해도, 다른 패턴(701)에 땜납이 퍼지는 것에 의해, 섬(103)으로부터 땜납이 흘러 넘치는 것을 막을 수 있다.
(그 외의 실시 형태)
이상에서, 반도체 소자를, 섬에 금속(예컨대, 땜납)을 이용해 고정하는 경우에 대해 서술했다. 그러나, 본 발명은, 금속을 이용하는 경우에 한정되지 않고, 접착제를 이용해 반도체 소자를 섬에 고정하는 경우에 대해서도 사용될 수 있다. 이러한 경우, 섬에는, 섬의 표면의 접착제에 대한 친화성보다도 접착제에 대한 친화성이 높은 재료에 의해 패턴이 형성된다.
101 패키지 본체
102 리드
103 섬
104 반도체 소자
105 와이어 본딩
106 봉지 재료
201 패턴
202 교차 위치
203 서브 패턴
301 패턴
302 교차 위치
303 서브 패턴
401 패턴
402 교차 위치
403 교차 위치
404 교차 위치
405 서브 패턴
501 패턴
502 패턴
503 패턴
504 패턴
505 부분
601 패턴
602 부분
603 서브 패턴
701 패턴

Claims (11)

  1. 반도체 소자와,
    제1 금속을 이용해 상기 반도체 소자가 고정되는 표면을 갖는 섬(island)이며, 상기 표면의 일부에, 상기 제1 금속이 용해한 경우에 상기 표면보다 젖음 특성이 큰 제2 금속에 의해 제1 패턴이 형성되어 있는 섬을 갖는, 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 금속은 땜납이고, 상기 제2 금속은 은인, 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 패턴은, 상기 제2 금속의 도금에 의해 형성되어 있는, 반도체 장치.
  4. 제1항에 있어서,
    상기 제1 패턴은, 복수의 직사각형 패턴 또는 직선형의 패턴을 방향을 상이하게 하여 교차시킨 방사상의 형상을 갖는, 반도체 장치.
  5. 제4항에 있어서,
    상기 제1 패턴은, 상기 복수의 직사각형 패턴 또는 상기 직선형의 패턴의 교차하는 위치를 상기 섬의 중심으로부터 오프셋시킨 패턴인, 반도체 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 패턴은, 상기 복수의 직사각형 패턴 또는 상기 직선형의 패턴을 방향을 상이하게 하여 복수의 위치에서 교차시킨, 반도체 장치.
  7. 제1항에 있어서,
    상기 제1 패턴은, 상이한 형상의 복수의 패턴을 갖는, 반도체 장치.
  8. 제7항에 있어서,
    상기 제1 패턴은, L자형 모양의 패턴 및 정방형 또는 직사각형의 패턴을 포함하는, 반도체 장치.
  9. 제1항에 있어서,
    상기 제1 패턴은, 복수의 원형 형상의 패턴을 갖는, 반도체 장치.
  10. 제9항에 있어서,
    상기 제1 패턴은, 소정의 원형 형상의 패턴의 중심과 상기 소정의 원형 형상의 패턴에 인접하는 2개의 원형 형상의 패턴의 중심을 각각 연결하는 2개의 선분의 길이가 동일하고, 또한, 상기 2개의 선분의 연장선이 직각으로 교차하지 않도록 상기 복수의 원형 형상의 패턴을 배치한 패턴인, 반도체 장치.
  11. 제1항에 있어서,
    상기 제1 패턴을 둘러싸는, 상기 제2 금속에 의해 형성되어 있는 제2 패턴을 갖는, 반도체 장치.
KR1020160008257A 2015-01-30 2016-01-22 반도체 장치 KR102538964B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015016500A JP6430843B2 (ja) 2015-01-30 2015-01-30 半導体装置
JPJP-P-2015-016500 2015-01-30

Publications (2)

Publication Number Publication Date
KR20160094284A true KR20160094284A (ko) 2016-08-09
KR102538964B1 KR102538964B1 (ko) 2023-06-01

Family

ID=56554660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008257A KR102538964B1 (ko) 2015-01-30 2016-01-22 반도체 장치

Country Status (5)

Country Link
US (1) US9595488B2 (ko)
JP (1) JP6430843B2 (ko)
KR (1) KR102538964B1 (ko)
CN (2) CN105845656B (ko)
TW (2) TWI763005B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366806B1 (ja) * 2017-10-25 2018-08-01 三菱電機株式会社 電力用半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184925A (ja) * 2000-12-12 2002-06-28 Toshiba Corp 半導体モジュール用リード端子部材とその製造方法、およびそれを用いた半導体モジュール
JP2010245161A (ja) * 2009-04-02 2010-10-28 Denso Corp 電子装置およびその製造方法
JP2012125786A (ja) * 2010-12-14 2012-07-05 Denso Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412108B2 (ja) 1994-12-19 2003-06-03 株式会社神戸製鋼所 リードフレーム
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
US20030038366A1 (en) * 1999-03-09 2003-02-27 Kabushiki Kaisha Toshiba Three-dimensional semiconductor device having plural active semiconductor components
JP3495300B2 (ja) * 1999-12-10 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4093818B2 (ja) * 2002-08-07 2008-06-04 三洋電機株式会社 半導体装置の製造方法
WO2006009029A1 (ja) * 2004-07-15 2006-01-26 Dai Nippon Printing Co., Ltd. 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
JP4609172B2 (ja) 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置
JP2008294172A (ja) 2007-05-24 2008-12-04 Panasonic Corp リードフレームおよび半導体装置ならびに半導体装置の製造方法
JP5056325B2 (ja) * 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
JP5577221B2 (ja) 2010-11-11 2014-08-20 新電元工業株式会社 リードフレーム及び半導体装置
JP6032414B2 (ja) * 2012-11-16 2016-11-30 東芝ライテック株式会社 発光モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184925A (ja) * 2000-12-12 2002-06-28 Toshiba Corp 半導体モジュール用リード端子部材とその製造方法、およびそれを用いた半導体モジュール
JP2010245161A (ja) * 2009-04-02 2010-10-28 Denso Corp 電子装置およびその製造方法
JP2012125786A (ja) * 2010-12-14 2012-07-05 Denso Corp 半導体装置

Also Published As

Publication number Publication date
TWI705533B (zh) 2020-09-21
KR102538964B1 (ko) 2023-06-01
US9595488B2 (en) 2017-03-14
US20160225701A1 (en) 2016-08-04
JP6430843B2 (ja) 2018-11-28
TWI763005B (zh) 2022-05-01
JP2016143693A (ja) 2016-08-08
TW202044497A (zh) 2020-12-01
CN112768428A (zh) 2021-05-07
CN105845656A (zh) 2016-08-10
CN105845656B (zh) 2021-02-09
TW201628135A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
DE102012215705A1 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
US11152322B2 (en) Leadframes in semiconductor devices
JP5511125B2 (ja) 半導体モジュール及びその製造方法
KR20000057831A (ko) 반도체 패키지 및 그 제조 방법
JP2010050286A (ja) 半導体装置
TW201642422A (zh) 覆晶封裝結構與晶片
CN104282637B (zh) 倒装芯片半导体封装结构
JP2015072947A (ja) 半導体装置及びその製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20160094284A (ko) 반도체 장치
CN207818564U (zh) 用于引线框架的系统
KR20170053320A (ko) 반도체 패키지 제조용 지그 장치 및 이를 이용한 반도체 칩 부착 방법
US20040212061A1 (en) Electronic circuit device
JP6619119B1 (ja) 半導体装置
JP2011155169A (ja) 電子部品の実装構造およびキャビティ基板の製造方法
JP2010118575A (ja) 半導体装置及び半導体装置の製造方法
JP2008153710A (ja) 半導体装置およびその製造方法
DE102005035083B4 (de) Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren
JP7312814B2 (ja) 電子装置および電子装置の製造方法
JP6984183B2 (ja) 半導体パッケージ、半導体装置および半導体装置の製造方法
DE102020131070B4 (de) Package mit einer erhöhten Leitung und einer Struktur, die sich vertikal vom Boden des Verkapselungsmittels erstreckt, elektronisches Gerät sowie Verfahren zur Herstellung eines Packages
US20220408560A1 (en) Electronic component mounting substrate, electronic component mounted body, and method of manufacturing the same, as well as electronic apparatus
JP2010080732A (ja) 半導体モジュールおよびその製造方法
WO2021124834A1 (ja) 半導体装置の製造方法および半導体装置
JP2022105191A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)