WO2021124834A1 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
WO2021124834A1
WO2021124834A1 PCT/JP2020/044168 JP2020044168W WO2021124834A1 WO 2021124834 A1 WO2021124834 A1 WO 2021124834A1 JP 2020044168 W JP2020044168 W JP 2020044168W WO 2021124834 A1 WO2021124834 A1 WO 2021124834A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
solder
semiconductor device
manufacturing
lead frame
Prior art date
Application number
PCT/JP2020/044168
Other languages
English (en)
French (fr)
Inventor
慶 鈴木
俊 河野
Original Assignee
日立Astemo株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立Astemo株式会社 filed Critical 日立Astemo株式会社
Priority to US17/785,795 priority Critical patent/US20230064063A1/en
Priority to DE112020005309.1T priority patent/DE112020005309T5/de
Priority to JP2021565424A priority patent/JP7346592B2/ja
Priority to CN202080086891.0A priority patent/CN114830305A/zh
Publication of WO2021124834A1 publication Critical patent/WO2021124834A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device and a semiconductor device.
  • Semiconductor elements have been reduced in size, and in solder bonding of semiconductor elements, it is required to prevent the generation of voids inside the solder in order to obtain heat dissipation and short-circuit resistance.
  • Patent Document 1 a concave region defined by a frame-shaped embankment portion is provided on the surface of a lead frame so as to face the semiconductor element, and the supplied molten solder is blocked by the embankment portion to mount the semiconductor element.
  • a technique is described in which the molten solder in a blocked state is wetted and spread to the outside of the embankment portion in the process of performing.
  • Patent Document 1 The above-mentioned technique described in Patent Document 1 could not sufficiently prevent the generation of voids inside the solder and the overflow of the solder.
  • the first surface of the lead frame surrounds the first region and the outer periphery of the first region, and the wettability of the solder is relatively lower than that of the first region.
  • the solder is provided with a third step of wetting and spreading the solder onto the second region.
  • a semiconductor element, a first region, and a second region surrounding the outer periphery of the first region and having a relatively lower wettability of solder than the first region are formed.
  • the solder comprises a lead frame having one surface and a solder for joining the semiconductor element and the lead frame in a state of being wet and spread over the first region and the second region of the lead frame.
  • the outer peripheral edge of the bonding region on the lead frame side of the above substantially coincides with the outer peripheral edge of the second region.
  • FIG. 1 is an exploded perspective view of the semiconductor device 100 according to the present embodiment.
  • the semiconductor device 100 includes a mold resin 101 that seals the semiconductor element 105 (see FIG. 2) inside.
  • a lead frame 102 connected to the semiconductor element 105 by solder 106 (see FIG. 2) is provided on both sides of the mold resin 101.
  • a plurality of connection terminals 103 electrically connected to the semiconductor element 105 project from the upper portion of the mold resin 101.
  • Insulating sheets 104 are arranged on both sides of the lead frame 102.
  • the semiconductor device 100 is housed in the case 201 and sealed with resin.
  • a plurality of heat radiating fins 202 are provided on both sides of the case 201, and the refrigerant (not shown) flows between the heat radiating fins 202 to cool the heat generated from the semiconductor element 105.
  • FIG. 2 is an exploded perspective view of a main part of the semiconductor device 100.
  • the mold resin 101 is not shown.
  • an example in which an IGBT (insulated gate type bipolar transistor) and a diode chip are provided as the semiconductor element 105 will be shown.
  • the semiconductor element 105 is not limited to the IGBT, and may be a MOSFET or SiC.
  • FIG. 2 shows an example in which one IGBT and one diode are arranged in one arm, the number of semiconductor elements 105 mounted may be any number.
  • the semiconductor element 105 is connected to the lead frame 102 via solder 106 on both sides thereof.
  • the present embodiment is characterized in the connection between the semiconductor element 105 and the lead frame 102 by the solder 106, as will be described later.
  • FIG. 3 is a perspective view of the lead frame 102.
  • the lead frame 102 forms a region including a first region 301 and a second region 302 corresponding to one semiconductor element 105. That is, on the first surface of the lead frame 102, a first region 301 and a second region 302 that surrounds the outer circumference of the first region 301 and has a relatively lower wettability and spreadability of the solder 106 than the first region 301 are formed. To do.
  • FIG. 3 shows four regions including the first region 301 and the second region 302. Each region corresponds to two IGBTs and two diode chips as the semiconductor element 105.
  • FIG. 4 is a front view of the lead frame 102.
  • Copper (Cu) is used as the material of the lead frame 102.
  • the lead frame 102 is surface-treated with nickel palladium (NiPd) or nickel plating.
  • NiPd nickel palladium
  • a baking treatment or the like for removing the contained moisture or the like may be performed in advance.
  • the surface treatment of the lead frame 102 is nickel-palladium
  • laser processing is performed on the second region 302. That is, the second region 302 is irradiated with a laser to remove the palladium (Pd) on the surface and expose the nickel (Ni) surface on the surface. As a result, the wetting and spreading of the solder 106 to the second region 302 is suppressed.
  • the surface treatment of the lead frame 102 is nickel plating
  • laser processing is performed on the first region 301. That is, the first region 301 is irradiated with a laser to flatten the roughened nickel surface or expose the base copper. This makes it easier for the solder 106 to get wet with the first region 301.
  • the first step as shown in an example described later, various hatching is performed by laser processing to form a portion where the solder 106 is likely to get wet and spread, and a portion where the solder 106 is difficult to get wet and spread, whereby the solder 106 is wet and spread.
  • the direction in which the solder 106 flows and the speed at which the solder 106 flows are determined. That is, in the first step, the first surface of the lead frame surrounds the first region 301 and the outer periphery of the first region 301, and the second region has a relatively lower wettability and spreadability of the solder 106 than the first region 301.
  • the first region 301 and the second region 302 is hatched by laser machining so that the second region 302 is relatively low in the wettability of the solder 106.
  • the hatching densities, intervals, and directions of the first region 301 and the second region 302 are selected based on the relative difference between the wet spreadability of the solder 106 on the surface and the wet spreadability of the solder 106 due to laser machining on the surface. If the outer circumference of the first region 301 is framed by laser processing or the like, the solder 106 can easily stay in the first region 301.
  • solder 106 is easily wetted and spread in the first region 301.
  • the amount of 106) is stable.
  • the solder 106 is easily separated from the solder transfer tool 401, and the amount of the solder 106 is stabilized. Further, the solder 106 is uniformly wetted and spread over the entire surface of the first region 301. The same applies to the case where the solder 106 is dropped with a syringe.
  • the solder 106 wets and spreads to the first region 301 and then spreads to the second region 302, the solder 106 can be uniformly wet and spread to the second region 302, and the solder 106 gets wet to the second region 302. Prevents air from getting caught when spreading. Since the solder 106 wet and spread in the second region 302 reaches the four sides of the outer peripheral edge 303 of the second region 302 at the same time, the solder 106 is not locally crushed, so that the solder 106 is removed from the outer peripheral edge 303. It becomes difficult to overflow.
  • the outer peripheral edge 303 of the second region 302 forms a barrier by oxidizing the surface or the like. The shape of the outer peripheral edge 303 does not matter whether it is uneven or uneven with respect to the surface. This prevents the solder 106 from overflowing from the soldering regions (first region 301 and second region 302).
  • the second step of the manufacturing method of the semiconductor device 100 is a step of arranging the solder 106 on the first region 301 of the lead frame 102.
  • FIG. 5A and 5 (B) are diagrams illustrating the second step.
  • FIG. 5A shows a state immediately before the solder 106 is transferred from the solder transfer tool 401 to the lead frame 102.
  • FIG. 5B shows a state immediately after the solder 106 is transferred from the solder transfer tool 401 to the lead frame 102.
  • the solder transfer tool 401 is immersed in a solder bath, and as shown in FIG. 5A, the solder 106 is attached to the solder transfer tool 401. Then, the solder transfer tool 401 is arranged at a position facing the central portion of the first region 301 of the lead frame 102.
  • the shape of the solder transfer tool 401 is arbitrary, and may be square (R may be taken) or circular.
  • the solder transfer tool 401 to which the solder 106 is attached is moved downward to transfer the solder 106 to the central portion of the first region 301.
  • the solder 106 wets and spreads to the first region 301.
  • the solder transfer tool 401 may be translated up, down, left, and right when the solder 106 is transferred by the solder transfer tool 401.
  • the first region 301 is a region in which the wettability of the solder 106 is relatively better than that of the second region 302, and the solder 106 is temporarily retained in a narrow region to increase the curvature of the solder 106.
  • the solder 106 remaining in the first region 301 is maintained in a state of high curvature.
  • the curvature of the solder 106 remaining in the first region 301 should be as high as possible. This is because it is desirable that the solder 106 and the semiconductor element 105 come into contact with each other at a point at the apex of the solder 106 in the next third step.
  • the solder 106 Even if the solder 106 flows out from the first region 301, if it does not spread over the entire area of the second region 302, the solder 106 can maintain its curvature, and in the next third step, the solder 106 is exhausted while removing air. Can be crushed, so the effect of reducing voids can be expected.
  • the boundary between the first region 301 and the second region 302 straddles the solder 106 when the solder 106 is crushed through the semiconductor element 105. Further, the solder 106 does not have to spread over the entire area of the first region 301, as long as the curvature is maintained.
  • the third step of the method for manufacturing the semiconductor device 100 is a step of pressing the semiconductor element 105 against the solder 106 arranged on the first region 301 to wet and spread the solder 106 on the second region 302.
  • FIG. 6A and 6 (B) are diagrams for explaining the third step.
  • FIG. 6A shows a state in which the semiconductor element 105 adsorbed by the chip adsorption collet 501 is positioned at the apex of the solder 106.
  • FIG. 6B shows a state in which the semiconductor element 105 is pressed by the chip suction collet 501 to wet and spread the solder 106 onto the second region 302.
  • the solder 106 temporarily staying in the first region 301 has a high curvature, so that the semiconductor element 105 and the solder 106 come into contact with each other at a point. After that, while pressing the semiconductor element 105 against the solder 106, the solder 106 is gradually wetted and spread from the central portion to the peripheral portion from the first region 301 to the second region 302. At this time, the solder 106 gets wet and spreads while excluding air, so that the generation of voids can be suppressed.
  • the semiconductor element 105 is connected to the lead frame 102 in the first region 301 and the second region 302 via the solder 106.
  • the solder 106 wet and spread in the second region 302 stays at the outer peripheral edge 303, and the solder 106 does not overflow.
  • the second region 302 since the solder 106 is difficult to get wet and spread, the flow of the solder 106 is suppressed and the solder 106 is hard to overflow.
  • the semiconductor device 100 manufactured by the above steps includes a semiconductor element 105, a lead frame 102, and a solder 106.
  • the lead frame 102 is formed with a first region 301 and a second region 302.
  • the second region 302 surrounds the outer circumference of the first region 301, and the wettability of the solder 106 is relatively lower than that of the first region 301.
  • the solder 106 joins the semiconductor element 105 and the lead frame 102 in a state of being wet and spread over the first region 301 and the second region 302 of the lead frame 102.
  • the outer peripheral edge of the bonding region on the lead frame 102 side of the solder 106 substantially coincides with the outer peripheral edge 303 of the second region 302.
  • the outer peripheral edge 303 of the second region is a third region that regulates the wet spread of the solder 106.
  • Examples 1 to 13 the case where the surface treatment of the lead frame 102 is nickel-palladium will be described.
  • the hatching in the first region 301 and the second region 302 is opposite to that of Examples 1 to 13 in the case of nickel-palladium.
  • the first region 301 and the second region 302 may be combined, respectively.
  • Examples 1 to 13 of each hatching describe only the lead frame 102 side corresponding to the IGBT, but the lead frame 102 side corresponding to the diode also forms the hatching in the same manner. In this case, it is not necessary that the lead frame 102 side corresponding to the IGBT and the lead frame 102 side corresponding to the diode have the same hatching.
  • FIG. 7A is a diagram showing a hatching example 1 of the lead frame 102.
  • the outer peripheral shape of the first region 301 and the outer peripheral shape of the second region 302 are formed in a similar manner. By making them similar, the distance from the outer periphery of the first region 301 to the outer periphery of the second region becomes constant, and the solder 106 reaches the outer peripheral edge 303 at the same time, so that the solder 106 locally reaches the outer peripheral edge 303. It becomes difficult to overflow.
  • the outer peripheral portion and the outer peripheral edge 303 of the first region 301 may be provided with R at the corners to prevent the solder 106 from overflowing at the corners.
  • FIG. 7B is a diagram showing hatching example 2 of the lead frame 102.
  • the outer peripheral shape of the first region 301 is formed in a circular shape. Due to the circular shape, the surface tension of the solder 106 that stays in the first region 301 is stabilized, the curvature of the solder 106 can be maintained, and the solder 106 easily stays in the first region 301.
  • FIG. 7C is a diagram showing a hatching example 3 of the lead frame 102.
  • the outer peripheral shape of the first region 301 is formed into an elliptical shape. Due to the elliptical shape, the surface tension of the solder 106 that stays in the first region 301 is stabilized, the curvature of the solder 106 can be maintained, and the solder 106 easily stays in the first region. Further, when the semiconductor element 105 has a rectangular shape, the solder 106 is uniformly wetted and spread by forming an elliptical long axis in the y direction shown in the figure in accordance with the long side direction (y direction in the drawing). Can be done.
  • FIG. 8A is a diagram showing a hatching example 4 of the lead frame 102.
  • the boundary between the first region 301 and the second region 302 is formed as a dotted line or a broken line.
  • the hatching in the x-direction shown in the figure is straight in order to align the directions of wettability.
  • the solder 106 Even when the boundary between the first region 301 and the second region 302 is a dotted line or a broken line, the solder 106 temporarily stays in the first region 301 due to the surface tension of the solder 106. When the solder 106 is crushed by the semiconductor element 105, the solder 106 easily flows to the second region 302, and it is possible to prevent the solder 106 from getting wet locally from the first region 301.
  • FIG. 8B is a diagram showing a hatching example 5 of the lead frame 102.
  • the boundary between the first region 301 and the second region 302 is formed as a dotted line or a broken line.
  • the hatching in the x direction shown in the figure is made a broken line or a dotted line.
  • the solder 106 temporarily stays in the first region 301 due to the surface tension of the solder 106.
  • the solder 106 is crushed by the semiconductor element 105, the solder 106 easily flows to the second region 302, and it is possible to prevent the solder 106 from getting wet locally from the first region 301.
  • the hatching of the second region 302 a broken line or a dotted line, the wettability of the solder 106 can be suppressed and the direction can be defined.
  • FIG. 8C is a diagram showing a hatching example 6 of the lead frame 102.
  • hatching by laser processing is formed radially from the center of the first region 301.
  • the hatching density is changed between the first region 301 and the second region 302.
  • the hatching density of the second region 302 is increased.
  • the solder 106 By forming the hatching radially, the solder 106 is smoothly wetted and spread radially from the center of the first region 301. By increasing the hatching density of the second region 302, the solder 106 first stays in the first region 301, and then when the solder 106 is crushed by the semiconductor element 105, the solder 106 wets and spreads in the second region 302.
  • FIG. 9A is a diagram showing a hatching example 7 of the lead frame 102.
  • hatching by laser processing is formed radially from the center of the first region 301.
  • the second region 302 forms the hatching by laser processing into a plurality of similar lines similar to the outer shape (square) of the second region 302.
  • the solder 106 is wetted and spread in the first region 301 by radial hatching, but the second region 302 is hatched in a square shape to suppress the fluidity of the solder 106 and prevent the solder 106 from overflowing from the outer peripheral edge 303. ..
  • FIG. 9B is a diagram showing a hatching example 8 of the lead frame 102.
  • the outer peripheral shape of the first region 301 is formed into a curved shape.
  • the second region 302 is hatched linearly in the x direction shown in the drawing in order to align the directions of wettability.
  • the solder 106 wets and spreads from the first region 301 to the four corners of the second region 302. Further, by forming the first region 301 into a curved shape, it is possible to control the position where the solder 106 gets wet and spread, and reduce shrinkage cavities at the wraparound boundary of the solder 106.
  • FIG. 9C is a diagram showing a hatching example 9 of the lead frame 102.
  • the first region 301 and the second region 302 form the hatching by laser processing into a plurality of similar lines similar to the outer shape (square). Then, the hatching density is changed between the first region 301 and the second region 302. In this example 9, the hatching density of the second region 302 is increased.
  • the solder 106 gets wet and spreads.
  • the hatching density of the second region 302 is high and the solder 106 is hatched in a square shape, the fluidity of the solder 106 is suppressed and the solder 106 is prevented from overflowing from the outer peripheral edge 303.
  • FIG. 10A is a diagram showing a hatching example 10 of the lead frame 102.
  • the first region 301 and the second region 302 form hatching by laser processing in a grid pattern in the xy direction (horizontal line shape, vertical line shape). Then, the hatching density is changed between the first region 301 and the second region 302. In this example 10, the hatching density of the second region 302 is increased.
  • the hatching grid shape is not limited to the xy direction, and may be, for example, a grid shape rotated by 45 ° with respect to the xy direction.
  • FIG. 10B is a diagram showing a hatching example 11 of the lead frame 102.
  • the second region 302 is divided into four regions including each of the four corners, and hatching by laser processing is performed in each region as a combination of + 45 ° / ⁇ 45 ° in the x direction.
  • the direction of hunting is the direction toward each corner of the four corners of the second region 302.
  • the wetting and spreading of the solder 106 can be smoothly performed toward each of the four corners, and shrinkage cavities at the wraparound boundary of the solder 106 can be reduced.
  • the same hatching may be applied to the first region 301. In this case, the hatching density of the second region 302 is increased.
  • FIG. 10C is a diagram showing a hatching example 12 of the lead frame 102.
  • the second region 302 is hatched by laser machining in a vertical line shape in the y direction.
  • the solder 106 can be wetted and spread in the y direction by forming the hatching in the y direction in accordance with the long side direction (y direction in the drawing).
  • the hatching may be performed in a horizontal line in the x direction. In this case, the solder 106 can be uniformly wetted and spread in the x direction.
  • the hatching shown in FIGS. 11 (A) to 11 (C) is an example.
  • the first region 301 is divided into four regions including each of the four corners, and the hatching by laser processing is combined in each region with a combination of + 45 ° / ⁇ 45 ° in the x direction.
  • band-shaped regions are provided in the x-direction and the y-direction, and the x-direction region is subjected to laser-machined x-direction hatching, and the y-direction region is subjected to laser-machined y-direction hatching.
  • the central portion of the first region 301 is divided into four regions including each of the four corners, and hatching by laser processing is performed in each region as a combination of + 45 ° / ⁇ 45 ° in the x direction.
  • the second region 302 forms the hatching by laser processing into a plurality of similar lines similar to the outer shape (square).
  • FIG. 11A shows a state in which the solder 106 is arranged in the central portion of the first region 301.
  • the solder 106 of the solder transfer tool 401 comes into contact with the central portion of the first region 301, the solder 106 is moved in the xy direction and the ⁇ 45 ° direction by the hatching applied to the first region 301.
  • the solder 106 is distributed and spreads wet.
  • FIG. 11B shows a state in which the solder 106 is wet and spread over the first region 301.
  • the solder 106 advances along the line hatched in the xy direction shown in the drawing, the solder 106 advances along the xy direction, and the line hatched in the ⁇ 45 ° direction with respect to the xy direction. (Arrow B in the figure), the solder 106 wets and spreads over the entire area of the first region 301.
  • FIG. 11C shows a state in which the semiconductor element 105 is pressed and the solder 106 is wet and spread.
  • the solder 106 overflows from the first region 301.
  • the wetting spread in the outer peripheral direction is suppressed by the hatching of the square, and it becomes difficult to flow.
  • the solder 106 is blocked by the outer peripheral edge 303 to prevent it from overflowing.
  • the first surface of the lead frame 102 surrounds the first region 301 and the outer periphery of the first region 301, and the wettability of the solder 106 is relative to that of the first region 301.
  • a third step of pressing the semiconductor element 105 to wet and spread the solder 106 onto the second region 302 was provided. As a result, it is possible to prevent the generation of voids and the overflow of solder.
  • the semiconductor device 100 includes a semiconductor element 105, a first region 301, and a second region 302 that surrounds the outer periphery of the first region 301 and has a relatively lower wettability and spreadability of the solder 106 than the first region 301.
  • the outer peripheral edge of the bonding region on the lead frame 102 side of the solder 106 is substantially coincident with the outer peripheral edge 303 of the second region 302. As a result, it is possible to prevent the generation of voids and the overflow of solder.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

第１領域３０１に一時的に留まったはんだ１０６は、曲率が高い状態であるため、半導体素子１０５とはんだ１０６の頂点において点で接触する。その後、半導体素子１０５をはんだ１０６に対して押し付けつつ、はんだ１０６を第１領域３０１から第２領域３０２へ中央部から周辺部へ徐々に濡れ広がらせる。このとき、空気を排斥させながら、はんだ１０６は濡れ広がるのでボイドの発生を抑制できる。

Description

半導体装置の製造方法および半導体装置
　本発明は、半導体装置の製造方法および半導体装置に関する。
　半導体素子は縮小化され、半導体素子のはんだ接合においては、放熱性および短絡耐量を得るために、はんだ内部のボイドの発生を防止することが要求されている。
　特許文献１には、リードフレームの表面に、半導体素子と対向して、枠状の堤防部によって画定された凹状領域を設け、供給された溶融はんだを堤防部で塞き止め、半導体素子を搭載する工程で、塞き止められた状態の溶融はんだを堤防部の外側まで濡れ広げる技術が記載されている。
特開２０１５－１０９２９４号公報
　上述した、特許文献１に記載の技術では、はんだ内部のボイドの発生やはんだ溢れを十分に防止することができなかった。
　本発明による半導体装置の製造方法は、リードフレームの第１面に、第１領域と、前記第１領域の外周を囲むとともに前記第１領域よりもはんだの濡れ広がり性が相対的に低い第２領域と、を形成する第１工程と、前記リードフレームの前記第１領域上に前記はんだを配置する第２工程と、前記第１領域上に配置された前記はんだに対して半導体素子を押圧して、前記はんだを前記第２領域上へ濡れ広がらせる第３工程と、を備えた。
　本発明による半導体装置は、半導体素子と、第１領域と、前記第１領域の外周を囲み前記第１領域よりもはんだの濡れ広がり性が相対的に低い第２領域と、が形成された第１面を有するリードフレームと、前記リードフレームの前記第１領域および前記第２領域に跨って濡れ広がった状態で、半導体素子と前記リードフレームとの間を接合するはんだと、を備え、前記はんだの前記リードフレーム側の接合領域の外周縁は、前記第２領域の外周縁と略一致する。
　本発明によれば、ボイドの発生やはんだ溢れを防止することができる。
半導体装置の分解斜視図である。 半導体装置の要部の分解斜視図である。 リードフレームの斜視図である。 半導体装置の製造方法の第１工程を説明する図である。 （Ａ）、（Ｂ）半導体装置の製造方法の第２工程を説明する図である。 （Ａ）、（Ｂ）半導体装置の製造方法の第３工程を説明する図である。 （Ａ）、（Ｂ）、（Ｃ）リードフレームのハッチング例１、例２、例３を示す図である。 （Ａ）、（Ｂ）、（Ｃ）リードフレームのハッチング例４、例５、例６を示す図である。 （Ａ）、（Ｂ）、（Ｃ）リードフレームのハッチング例７、例８、例９を示す図である。 （Ａ）、（Ｂ）、（Ｃ）リードフレームのハッチング例１０、例１１、例１２を示す図である。 （Ａ）、（Ｂ）、（Ｃ）リードフレームのハッチング例１３によるはんだの濡れ広がりを示す図である。
　以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
　図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
　図１は、本実施形態に係わる半導体装置１００の分解斜視図である。
　図１に示すように、半導体装置１００は、内部に半導体素子１０５（図２参照）を封止するモールド樹脂１０１を備える。そして、モールド樹脂１０１の両面には、半導体素子１０５とはんだ１０６（図２参照）で接続されるリードフレーム１０２を有する。モールド樹脂１０１の上部から半導体素子１０５と電気的に接続される複数の接続端子１０３が突出している。リードフレーム１０２の両面には、絶縁シート１０４が配置される。
　絶縁シート１０４がリードフレーム１０２の両面に接着された後に、半導体装置１００は、ケース２０１に収容され、樹脂封止される。ケース２０１の両面には複数の放熱フィン２０２が設けられ、図示省略した冷媒が放熱フィン２０２の間を流通することで半導体素子１０５より生じる発熱を冷却する。
　図２は、半導体装置１００の要部の分解斜視図である。
　図２において、モールド樹脂１０１は図示を省略した。また、本実施形態では、半導体素子１０５として、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）とダイオードチップとを設けた例を示す。なお、半導体素子１０５は、ＩＧＢＴに限らず、ＭＯＳＦＥＴ、ＳｉＣでもよい。図２では、１アームにＩＧＢＴとダイオードをそれぞれ１個配置した例を示すが、搭載する半導体素子１０５の数は幾つであってもよい。
　図２に示すように、半導体素子１０５は、その両面に、はんだ１０６を介してリードフレーム１０２と接続される。本実施形態では、後述するように、はんだ１０６による半導体素子１０５とリードフレーム１０２との接続に特徴がある。
　図３は、リードフレーム１０２の斜視図である。
　図３に示すように、リードフレーム１０２には、１個の半導体素子１０５に対応して、第１領域３０１と第２領域３０２から成る領域を形成する。すなわち、リードフレーム１０２の第１面に、第１領域３０１と、第１領域３０１の外周を囲むとともに第１領域３０１よりもはんだ１０６の濡れ広がり性が相対的に低い第２領域３０２とを形成する。図３では、第１領域３０１と第２領域３０２からなる領域を４個示している。各領域は、半導体素子１０５として、２個のＩＧＢＴと２個のダイオードチップに対応している。
<第１工程：半導体装置１００の製造方法>
　半導体装置１００の製造方法の第１工程について説明する。図４は、リードフレーム１０２の正面図である。
　リードフレーム１０２の材質は、銅(Cu)を使用する。リードフレーム１０２はニッケルパラジウム(NiPd)あるいはニッケルメッキで表面処理を行う。なお、リードフレーム１０２の表面は、第１領域３０１と第２領域３０２とを分けるため、含有水分などを飛ばすベーク処理等を予め施してもよい。
　リードフレーム１０２の表面処理がニッケルパラジウムの場合は、第２領域３０２にレーザ加工を施す。すなわち、第２領域３０２にレーザを照射し、表面のパラジウム(Pd)を除去して、表面のニッケル（Ni）面を露出させる。これにより、第２領域３０２へのはんだ１０６の濡れ広がりを抑制する。
　また、リードフレーム１０２の表面処理がニッケルメッキの場合は、第１領域３０１にレーザ加工を施す。すなわち、第１領域３０１にレーザを照射し、粗化ニッケル面を平坦にし、または素地の銅を露出させる。これにより、第１領域３０１へはんだ１０６が濡れ易くする。
　第１工程において、後述の例で示すように、レーザ加工により種々のハッチングを施すことにより、はんだ１０６が濡れ広がり易い箇所とはんだ１０６が濡れ広がり難い箇所を形成することで、はんだ１０６の濡れ広がり方、はんだ１０６が流動する方向、流動する速度を決定する。すなわち、第１工程において、リードフレームの第１面に、第１領域３０１と、第１領域３０１の外周を囲むとともに第１領域３０１よりもはんだ１０６の濡れ広がり性が相対的に低い第２領域３０２とを形成する。具体的には、はんだ１０６の濡れ広がり性において第２領域３０２が相対的に低くなるように、少なくとも第１領域３０１および第２領域３０２の一方に、レーザ加工によるハッチングを施す。第１領域３０１や第２領域３０２のハッチングの密度や間隔や方向は、表面におけるはんだ１０６の濡れ広がり性と表面にレーザ加工したことによるはんだ１０６の濡れ広がり性の相対的な差によって選択する。なお、第１領域３０１の外周はレーザ加工等による枠取りをした方が、第１領域３０１にはんだ１０６が留まり易くなる。
　第１領域３０１をはんだ１０６が濡れ広がり易くする利点について述べる。
　後述のはんだ転写ツール４０１を使用して、はんだ１０６をリードフレーム１０２に配置する際、第１領域３０１を濡れ広がりが良い領域とすることで、リードフレーム１０２へ転写するはんだ１０６の転写量(はんだ１０６の量)が安定する。具体的には、はんだ転写ツール４０１からはんだ１０６が離れやすくなり、はんだ１０６の量が安定する。また、第１領域３０１内全面にはんだ１０６が均一に濡れ広がる。シリンジではんだ１０６を滴下する場合も同様である。
　そして、はんだ１０６が第１領域３０１へ濡れ広がった後に、第２領域３０２へはんだ１０６が濡れ広がるとき、第２領域３０２へ均一に濡れ広がらせることができ、はんだ１０６が第２領域３０２へ濡れ広がる際に空気を巻き込むことを防ぐ。第２領域３０２で濡れ広がったはんだ１０６は、第２領域３０２の外周縁３０３の４辺に同時に到達することで、局所的にはんだ１０６が押しつぶされることがなくなるため、はんだ１０６が外周縁３０３から溢れにくくなる。第２領域３０２の外周縁３０３は、表面を酸化等によりバリアを形成する。外周縁３０３の形状は、表面に対して凹凸を問わない。これにより、はんだ付け領域（第１領域３０１および第２領域３０２）からはんだ１０６が溢れることを抑制する。
<第２工程：半導体装置１００の製造方法>
　半導体装置１００の製造方法の第２工程は、リードフレーム１０２の第１領域３０１上にはんだ１０６を配置する工程である。
　図５（Ａ）、図５（Ｂ）は、第２工程を説明する図である。図５（Ａ）は、はんだ転写ツール４０１からはんだ１０６をリードフレーム１０２に転写する直前の状態を示す。図５（Ｂ）は、はんだ転写ツール４０１からはんだ１０６をリードフレーム１０２へ転写した直後の状態を示す。
　まず、はんだ転写ツール４０１をはんだ槽に浸漬し、図５（Ａ）に示すように、はんだ転写ツール４０１にはんだ１０６を付着させる。そして、はんだ転写ツール４０１をリードフレーム１０２の第１領域３０１の中央部に対向する位置に配置する。なお、はんだ転写ツール４０１の形状は任意であり、方形(Ｒを取っても構わない)、円形を問わない。
　次に、図５（Ｂ）に示すように、はんだ１０６を付着させたはんだ転写ツール４０１を下方に移動して、はんだ１０６を第１領域３０１の中央部に転写する。はんだ１０６は第１領域３０１へ濡れ広がる。なお、はんだ１０６を第１領域３０１へ濡れ広がらせるために、はんだ転写ツール４０１ではんだ１０６を転写する際に、はんだ転写ツール４０１を上下左右に平行移動してもよい。
　第１領域３０１は、はんだ１０６の濡れ広がり性が第２領域３０２より相対的によい領域であって、一時的にはんだ１０６を狭い領域に留まらせ、はんだ１０６の曲率を上げる。第１領域３０１に留まったはんだ１０６は曲率が高い状態で維持される。この時、第１領域３０１に留まるはんだ１０６の曲率は可能な限り高い方がよい。次の第３工程で、はんだ１０６と半導体素子１０５がはんだ１０６の頂点において点で接触することが望ましいためである。
　第１領域３０１からはんだ１０６が流出しても、第２領域３０２の全域に広がっていなければ、はんだ１０６は曲率を保つことができ、次の第３工程で、空気を排斥しながら、はんだ１０６を押しつぶすことができるため、ボイドの低減の効果が見込める。第１領域３０１と第２領域３０２の境界は、半導体素子１０５を介してはんだ１０６を押しつぶした時に、はんだ１０６が跨る。また、はんだ１０６は第１領域３０１に全域に広がっていなくても、曲率が保たれていれば構わない。
<第３工程：半導体装置１００の製造方法>
　半導体装置１００の製造方法の第３工程は、第１領域３０１上に配置されたはんだ１０６に対して半導体素子１０５を押圧して、はんだ１０６を第２領域３０２上へ濡れ広がらせる工程である。
　図６（Ａ）、図６（Ｂ）は、第３工程を説明する図である。図６（Ａ）は、チップ吸着コレット５０１で吸着した半導体素子１０５をはんだ１０６の頂点に位置させた状態を示す。図６（Ｂ）は、チップ吸着コレット５０１で半導体素子１０５を押圧して、はんだ１０６を第２領域３０２上へ濡れ広がらせた状態を示す。
　図６（Ａ）に示すように、第１領域３０１に一時的に留まったはんだ１０６は、曲率が高い状態であるため、半導体素子１０５とはんだ１０６の頂点において点で接触する。その後、半導体素子１０５をはんだ１０６に対して押し付けつつ、はんだ１０６を第１領域３０１から第２領域３０２へ中央部から周辺部へ徐々に濡れ広がらせる。このとき、空気を排斥させながら、はんだ１０６は濡れ広がるのでボイドの発生を抑制できる。
　図６（Ｂ）に示すように、半導体素子１０５ははんだ１０６を介して、第１領域３０１および第２領域３０２において、リードフレーム１０２と接続される。第２領域３０２に濡れ広がったはんだ１０６は、外周縁３０３で留まり、はんだ１０６が溢れない。第２領域３０２は、はんだ１０６が濡れ広がり難い為、はんだ１０６が流動することを抑制し、はんだ１０６が溢れにくくなる。
　以上の工程により製造された半導体装置１００は、半導体素子１０５と、リードフレーム１０２と、はんだ１０６とを備える。リードフレーム１０２には、第１領域３０１と第２領域３０２とが形成されている。第２領域３０２は、第１領域３０１の外周を囲み第１領域３０１よりもはんだ１０６の濡れ広がり性が相対的に低い。はんだ１０６は、リードフレーム１０２の第１領域３０１および第２領域３０２に跨って濡れ広がった状態で、半導体素子１０５とリードフレーム１０２との間を接合する。はんだ１０６のリードフレーム１０２側の接合領域の外周縁は、第２領域３０２の外周縁３０３と略一致する。第２領域の外周縁３０３は、はんだ１０６の濡れ広がりを規制する第３領域である。
　次に、前述した第１工程において、リードフレーム１０２の第１領域３０１もしくは第２領域３０２に、レーザ加工により施すハッチングの例を説明する。既に述べたように、ハッチングにより、はんだ１０６が濡れ広がり易い箇所とはんだ１０６が濡れ広がり難い箇所を形成することで、はんだ１０６の濡れ広がり方、はんだ１０６が流動する方向、流動する速度を決定することができる。
　以下の例１～例１３では、リードフレーム１０２の表面処理がニッケルパラジウムの場合を説明する。なお、リードフレーム１０２の表面処理がニッケルメッキの場合は、第１領域３０１と第２領域３０２におけるハッチングが、ニッケルパラジウムの場合の例１～例１３と逆になる。また、各ハッチングの例１～例１３において、第１領域３０１と第２領域３０２は、それぞれ組み合わせてもよい。各ハッチングの例１～例１３は、ＩＧＢＴと対応するリードフレーム１０２側のみ記載するが、ダイオードと対応するリードフレーム１０２側も同様にハッチングを形成する。この場合、ＩＧＢＴと対応するリードフレーム１０２側と、ダイオードと対応するリードフレーム１０２側が同じハッチングである必要はない。
（リードフレーム１０２のハッチング例１）
　図７（Ａ）は、リードフレーム１０２のハッチング例１を示す図である。この例１では、第１領域３０１の外周形状と第２領域３０２の外周形状とを相似に形成する。相似にすることで、第１領域３０１の外周から第２領域の外周へと濡れ拡がる距離が一定になり、はんだ１０６が外周縁３０３に同時に到達する為、はんだ１０６は外周縁３０３から局所的に溢れにくくなる。また、第１領域３０１の外周部及び、外周縁３０３には角部にＲをつけ、角部ではんだ１０６が溢れ出ることを抑制してもよい。
（リードフレーム１０２のハッチング例２）
　図７（Ｂ）は、リードフレーム１０２のハッチング例２を示す図である。この例２では、第１領域３０１の外周形状を円形に形成する。円形により、第１領域３０１内で留まるはんだ１０６の表面張力が安定し、はんだ１０６の曲率を保つことができ、また、第１領域３０１にはんだ１０６が留まり易くなる。
（リードフレーム１０２のハッチング例３）
　図７（Ｃ）は、リードフレーム１０２のハッチング例３を示す図である。この例３では、第１領域３０１の外周形状を楕円形に形成する。楕円形により、第１領域内３０１で留まるはんだ１０６の表面張力が安定し、はんだ１０６の曲率を保つことができ、また、第１領域にはんだ１０６が留まり易くなる。さらに、半導体素子１０５が長方形状である場合に、その長辺方向（図示ｙ方向）に合わせて、楕円形の長軸を図示ｙ方向に形成することにより、はんだ１０６を均一に濡れ広がらせることができる。
（リードフレーム１０２のハッチング例４）
　図８（Ａ）は、リードフレーム１０２のハッチング例４を示す図である。この例４では、第１領域３０１と第２領域３０２との境界を点線または破線に形成する。第２領域３０２は濡れ広がり性の方向を揃える為、図示ｘ方向のハッチングを直線にする。
　第１領域３０１と第２領域３０２の境界を点線または破線にした場合であっても、はんだ１０６は一時的にはんだ１０６の表面張力により第１領域３０１に留まる。半導体素子１０５ではんだ１０６を押しつぶす際、第２領域３０２へはんだ１０６が流動しやすくなり、第１領域３０１から局所的にはんだ１０６が濡れるのを防ぐことができる。
（リードフレーム１０２のハッチング例５）
　図８（Ｂ）は、リードフレーム１０２のハッチング例５を示す図である。この例５では、第１領域３０１と第２領域３０２との境界を点線または破線に形成する。第２領域３０２は濡れ広がり性の抑制、方向を変える為、図示ｘ方向のハッチングを破線または点線にする。
　例４と同様に、第１領域３０１と第２領域３０２の境界を点線または破線にした場合であっても、はんだ１０６は一時的にはんだ１０６の表面張力により第１領域３０１に留まる。半導体素子１０５ではんだ１０６を押しつぶす際、第２領域３０２へはんだ１０６が流動しやすくなり、第１領域３０１から局所的にはんだ１０６が濡れるのを防ぐことができる。また、第２領域３０２のハッチングを破線または点線にすることにより、はんだ１０６の濡れ広がり性を抑制したり、方向を規定することができる。
（リードフレーム１０２のハッチング例６）
　図８（Ｃ）は、リードフレーム１０２のハッチング例６を示す図である。この例６では、レーザ加工によるハッチングを第１領域３０１の中心から放射状に形成する。この場合、ハッチングの密度を第１領域３０１と第２領域３０２で変える。この例６では、第２領域３０２のハッチングの密度を高くする。
　ハッチングを放射状に形成することにより、第１領域３０１の中心からはんだ１０６が放射状に滑らかに濡れ広がる。第２領域３０２のハッチングの密度を高くすることにより、まず、はんだ１０６が第１領域３０１に留まり、その後、半導体素子１０５ではんだ１０６を押しつぶす際に、第２領域３０２へはんだ１０６が濡れ広がる。
（リードフレーム１０２のハッチング例７）
　図９（Ａ）は、リードフレーム１０２のハッチング例７を示す図である。この例７では、レーザ加工によるハッチングを第１領域３０１の中心から放射状に形成する。第２領域３０２は、レーザ加工によるハッチングを第２領域３０２の外形形状（四角）に相似した複数の相似線状に形成する。
　第１領域３０１は放射状のハッチングによって、はんだ１０６が濡れ広がるが、第２領域３０２は四角にハッチングされることで、はんだ１０６の流動性を抑制し、外周縁３０３からはんだ１０６が溢れることを防ぐ。
（リードフレーム１０２のハッチング例８）
　図９（Ｂ）は、リードフレーム１０２のハッチング例８を示す図である。この例８では、第１領域３０１の外周形状を湾曲した形状に形成する。第２領域３０２は濡れ広がり性の方向を揃える為、図示ｘ方向に直線状のハッチングを行う。
 第１領域３０１の四隅が突出した湾曲した形状にすることにより、はんだ１０６は第１領域３０１から第２領域３０２の四隅へ濡れ広がる。また、第１領域３０１を湾曲した形状にすることにより、はんだ１０６が濡れ広がる位置をコントロールし、はんだ１０６の回り込み境界での引け巣を低減できる。
（リードフレーム１０２のハッチング例９）
　図９（Ｃ）は、リードフレーム１０２のハッチング例９を示す図である。この例９では、第１領域３０１および第２領域３０２は、レーザ加工によるハッチングを外形形状（四角）に相似した複数の相似線状に形成する。そして、ハッチングの密度を第１領域３０１と第２領域３０２で変える。この例９では、第２領域３０２のハッチングの密度を高くする。
　第１領域３０１のハッチングの密度は、第２領域３０２と比較して低いので、はんだ１０６が濡れ広がる。一方、第２領域３０２のハッチングの密度を高く、四角にハッチングされているので、はんだ１０６の流動性を抑制し、外周縁３０３からはんだ１０６が溢れることを防ぐ。第１領域３０１と第２領域３０２の密度を変えることで、濡れ広がり方、流動性を規定することができる。
（リードフレーム１０２のハッチング例１０）
　図１０（Ａ）は、リードフレーム１０２のハッチング例１０を示す図である。この例１０では、第１領域３０１および第２領域３０２は、レーザ加工によるハッチングをｘ－ｙ方向（横線状、縦線状）の格子状に形成する。そして、ハッチングの密度を第１領域３０１と第２領域３０２で変える。この例１０では、第２領域３０２のハッチングの密度を高くする。
　第１領域３０１のハッチングの密度は、第２領域３０２と比較して低いので、はんだ１０６は第１領域３０１を濡れ広がる。一方、第２領域３０２のハッチングの密度を高く、四角にハッチングされているので、はんだ１０６の流動性を抑制し、外周縁３０３からはんだ１０６が溢れることを防ぐ。第１領域３０１と第２領域３０２の密度を変えることで、濡れ広がり方、流動性を規定することができる。ハッチングの格子状は、ｘ－ｙ方向に限らず、例えばｘ－ｙ方向に対して、４５°回転させた格子状でもよい。
（リードフレーム１０２のハッチング例１１）
　図１０（Ｂ）は、リードフレーム１０２のハッチング例１１を示す図である。この例１１では、第２領域３０２を四隅の各隅を含む４個の領域に区分し、各領域にレーザ加工によるハッチングをｘ方向＋４５°/－４５°の組み合わせとする。各領域においてハンチングの方向は第２領域３０２の四隅の各隅に向けた方向になる。
　第２領域３０２においてはんだ１０６の濡れ広がりを四隅の各隅に向け円滑に行うことができ、はんだ１０６の回り込み境界での引け巣を低減する。なお、第１領域３０１にも同様なハッチングを施してもよい。この場合は、第２領域３０２のハッチングの密度を高くする。
（リードフレーム１０２のハッチング例１２）
　図１０（Ｃ）は、リードフレーム１０２のハッチング例１２を示す図である。この例１２では、第２領域３０２にレーザ加工によるハッチングをｙ方向である縦線状に施す。
　半導体素子１０５が長方形状である場合に、その長辺方向（図示ｙ方向）に合わせて、ハッチングをｙ方向に形成することにより、はんだ１０６をｙ方向に濡れ広がらせることができる。なお、ハッチングをｘ方向である横線状に施してもよい。この場合は、はんだ１０６をｘ方向に均一に濡れ広がらせることができる。
（リードフレーム１０２のハッチング例１３）
　図１１（Ａ）～図１１（Ｃ）は、ハッチングを施したリードフレーム１０２上でのはんだ１０６の濡れ広がりを示す図である。
　図１１（Ａ）～図１１（Ｃ）に示すハッチングは一例である。第１領域３０１のハッチングは、第１領域３０１を四隅の各隅を含む４個の領域に区分し、各領域にレーザ加工によるハッチングをｘ方向＋４５°/－４５°の組み合わせとする。さらに、ｘ方向およびｙ方向に帯状の領域を設け、ｘ方向の領域にレーザ加工によるｘ方向のハッチングを、ｙ方向の領域にレーザ加工によるｙ方向のハッチングを施す。さらに、第１領域３０１の中央部には、中央部を四隅の各隅を含む４個の領域に区分し、各領域にレーザ加工によるハッチングをｘ方向＋４５°/－４５°の組み合わせとする。第２領域３０２は、レーザ加工によるハッチングを外形形状（四角）に相似した複数の相似線状に形成する。
　図１１（Ａ）は、はんだ１０６を第１領域３０１の中央部に配置した状態を示す。図１１（Ａ）に示すように、はんだ転写ツール４０１のはんだ１０６が第１領域３０１の中央部に接すると、第1領域３０１に施されたハッチングにより、はんだ１０６はｘｙ方向及び±４５°方向へはんだ１０６が分配されつつ、濡れ広がる。
　図１１（Ｂ）は、はんだ１０６が第１領域３０１に濡れ広がった状態を示す。図１１（Ｂ）に示すように、はんだ１０６は図示ｘｙ方向にハッチングされた線に沿って、はんだ１０６はｘｙ方向に沿って進むとともに、ｘｙ方向に対して±４５°方向にハッチングされた線に沿って濡れ広がり（図示矢印Ｂ）、第１領域３０１の全域へはんだ１０６が濡れ広がる。
　図１１（Ｃ）は、半導体素子１０５を押しつけてはんだ１０６が濡れ広がった状態を示す。図１１（Ｃ）に示すように、半導体素子１０５をはんだ１０６に対して押しつけることで、はんだ１０６は第１領域３０１から溢れ出る。この時、第２領域３０２では、四角のハッチングにより、外周方向への濡れ広がりが抑制され、流動し難くなる。そして、はんだ１０６は外周縁３０３によって堰き止められ、溢れることを防ぐ。
　以上説明した実施形態によれば、次の作用効果が得られる。
（１）半導体装置１００の製造方法は、リードフレーム１０２の第１面に、第１領域３０１と、第１領域３０１の外周を囲むとともに第１領域３０１よりもはんだ１０６の濡れ広がり性が相対的に低い第２領域３０２と、を形成する第１工程と、リードフレーム１０２の第１領域３０１上にはんだ１０６を配置する第２工程と、第１領域３０１上に配置されたはんだ１０６に対して半導体素子１０５を押圧して、はんだ１０６を第２領域３０２上へ濡れ広がらせる第３工程と、を備えた。これにより、ボイドの発生やはんだ溢れを防止することができる。
（２）半導体装置１００は、半導体素子１０５と、第１領域３０１と、第１領域３０１の外周を囲み第１領域３０１よりもはんだ１０６の濡れ広がり性が相対的に低い第２領域３０２と、が形成された第１面を有するリードフレーム１０２と、リードフレーム１０２の第１領域３０１および第２領域３０２に跨って濡れ広がった状態で、半導体素子１０５とリードフレーム１０２との間を接合するはんだ１０６と、を備え、はんだ１０６のリードフレーム１０２側の接合領域の外周縁は、第２領域３０２の外周縁３０３と略一致する。
これにより、ボイドの発生やはんだ溢れを防止することができる。
　本発明は、上記の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述の実施形態に示した各例を組み合わせた構成としてもよい。
　１００・・・半導体装置、１０１・・・モールド樹脂、１０２・・・リードフレーム、１０３・・・接続端子、１０４・・・絶縁シート、１０５・・・半導体素子、１０６・・・はんだ、２０１・・・ケース、２０２・・・放熱フィン、３０１・・・第１領域、３０２・・・第２領域、３０３・・・外周縁、４０１・・・はんだ転写ツール、５０１・・・チップ吸着コレット。

Claims (15)

  1. 　リードフレームの第１面に、第１領域と、前記第１領域の外周を囲むとともに前記第１領域よりもはんだの濡れ広がり性が相対的に低い第２領域と、を形成する第１工程と、
    　前記リードフレームの前記第１領域上に前記はんだを配置する第２工程と、
    　前記第１領域上に配置された前記はんだに対して半導体素子を押圧して、前記はんだを前記第２領域上へ濡れ広がらせる第３工程と、を備えた半導体装置の製造方法。
  2. 　請求項１に記載の半導体装置の製造方法において、
    　前記第１工程は、前記第１領域および前記第２領域の少なくとも一方を、レーザ加工により形成する半導体装置の製造方法。
  3. 　請求項２に記載の半導体装置の製造方法において、
    　前記第１工程は、前記第１面にニッケルパラジウムによる表面処理が形成された前記リードフレームに対して、前記レーザ加工により前記第２領域を形成する半導体装置の製造方法。
  4. 　請求項２に記載の半導体装置の製造方法において、
    　前記第１工程は、前記第１面にニッケルメッキによる表面処理が形成された前記リードフレームに対して、前記レーザ加工により前記第１領域を形成する半導体装置の製造方法。
  5. 　請求項２に記載の半導体装置の製造方法において、
    　前記第１工程は、前記第１領域の外周形状と前記第２領域の外周形状とを相似に形成する半導体装置の製造方法。
  6. 　請求項２に記載の半導体装置の製造方法において、
    　前記第１工程は、前記第１領域の外周形状を円形または楕円形に形成する半導体装置の製造方法。
  7. 　請求項２に記載の半導体装置の製造方法において、
    　前記第１工程は、前記第１領域の外周形状を湾曲した形状に形成する半導体装置の製造方法。
  8. 　請求項２に記載の半導体装置の製造方法において、
    　前記第１工程は、前記第１領域と前記第２領域との境界を点線または破線に形成する半導体装置の製造方法。
  9. 　請求項２に記載の半導体装置の製造方法において、
    　前記第１工程は、前記レーザ加工によりハッチングをそれぞれ施すことにより、前記第１領域と前記第２領域とを形成する半導体装置の製造方法。
  10. 　請求項９に記載の半導体装置の製造方法において、
    　前記第１工程は、前記レーザ加工による前記ハッチングの密度を前記第１領域と前記第２領域で変える半導体装置の製造方法。
  11. 　請求項９に記載の半導体装置の製造方法において、
    　前記第１工程は、前記レーザ加工による前記ハッチングを前記第１領域の中心から放射状に形成する半導体装置の製造方法。
  12. 　請求項９に記載の半導体装置の製造方法において、
    　前記第１工程は、前記レーザ加工による前記ハッチングを横線状または/および縦線状に形成する半導体装置の製造方法。
  13. 　請求項９に記載の半導体装置の製造方法において、
    　前記第１工程は、前記レーザ加工による前記ハッチングを前記第２領域の外形形状に相似した相似線状に形成する半導体装置の製造方法。
  14. 　半導体素子と、
    　第１領域と、前記第１領域の外周を囲み前記第１領域よりもはんだの濡れ広がり性が相対的に低い第２領域と、が形成された第１面を有するリードフレームと、
    　前記リードフレームの前記第１領域および前記第２領域に跨って濡れ広がった状態で、半導体素子と前記リードフレームとの間を接合するはんだと、を備え、
    　前記はんだの前記リードフレーム側の接合領域の外周縁は、前記第２領域の外周縁と略一致する半導体装置。
  15. 　請求項１４に記載の半導体装置であって、
    　前記第２領域の外周縁は、前記はんだの濡れ広がりを規制する第３領域である半導体装置。
PCT/JP2020/044168 2019-12-16 2020-11-27 半導体装置の製造方法および半導体装置 WO2021124834A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/785,795 US20230064063A1 (en) 2019-12-16 2020-11-27 Manufacturing method for semiconductor device and semiconductor device
DE112020005309.1T DE112020005309T5 (de) 2019-12-16 2020-11-27 Herstellungsverfahren für eine halbleitervorrichtung und halbleitervorrichtung
JP2021565424A JP7346592B2 (ja) 2019-12-16 2020-11-27 半導体装置の製造方法および半導体装置
CN202080086891.0A CN114830305A (zh) 2019-12-16 2020-11-27 半导体装置的制造方法及半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019226537 2019-12-16
JP2019-226537 2019-12-16

Publications (1)

Publication Number Publication Date
WO2021124834A1 true WO2021124834A1 (ja) 2021-06-24

Family

ID=76477371

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/044168 WO2021124834A1 (ja) 2019-12-16 2020-11-27 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US20230064063A1 (ja)
JP (1) JP7346592B2 (ja)
CN (1) CN114830305A (ja)
DE (1) DE112020005309T5 (ja)
WO (1) WO2021124834A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174730A (ja) * 1985-01-30 1986-08-06 Nec Kansai Ltd 半導体ペレツトのマウント方法
JP2012125786A (ja) * 2010-12-14 2012-07-05 Denso Corp 半導体装置
JP2014145030A (ja) * 2013-01-29 2014-08-14 Sumitomo Bakelite Co Ltd 樹脂組成物及び樹脂組成物を使用して作製した半導体装置
JP2014203947A (ja) * 2013-04-04 2014-10-27 株式会社デンソー 半導体装置
JP2019195009A (ja) * 2018-05-01 2019-11-07 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2019197803A (ja) * 2018-05-09 2019-11-14 株式会社デンソー 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423147B2 (ja) 2013-12-03 2018-11-14 三菱電機株式会社 電力用半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174730A (ja) * 1985-01-30 1986-08-06 Nec Kansai Ltd 半導体ペレツトのマウント方法
JP2012125786A (ja) * 2010-12-14 2012-07-05 Denso Corp 半導体装置
JP2014145030A (ja) * 2013-01-29 2014-08-14 Sumitomo Bakelite Co Ltd 樹脂組成物及び樹脂組成物を使用して作製した半導体装置
JP2014203947A (ja) * 2013-04-04 2014-10-27 株式会社デンソー 半導体装置
JP2019195009A (ja) * 2018-05-01 2019-11-07 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2019197803A (ja) * 2018-05-09 2019-11-14 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP7346592B2 (ja) 2023-09-19
JPWO2021124834A1 (ja) 2021-06-24
US20230064063A1 (en) 2023-03-02
CN114830305A (zh) 2022-07-29
DE112020005309T5 (de) 2022-08-04

Similar Documents

Publication Publication Date Title
JP2005516402A (ja) 側面に電気接続を有する半導体ダイを使用する半導体ダイパッケージ
TW201241943A (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
JP2003086737A (ja) 半導体装置
US10297534B2 (en) Integrated circuit (IC) package with a solder receiving area and associated methods
JP6350364B2 (ja) 接続構造体
US10937727B2 (en) Semiconductor module and method for manufacturing semiconductor module
JP2011204886A (ja) 半導体装置及びその製造方法
EP2849220A2 (en) Semiconductor package and semiconductor device
CN112701087B (zh) 一种封装结构及封装方法
KR20180106957A (ko) 반도체 장치와 그 제조 방법 및 전극판
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2010050286A (ja) 半導体装置
JP2023509241A (ja) 選択的成形を伴うメッキ用パッケージ化方法
WO2021124834A1 (ja) 半導体装置の製造方法および半導体装置
JP5579148B2 (ja) 電力用半導体装置
JP3841007B2 (ja) 半導体装置
CN111937127B (zh) 功率半导体芯片上的材料减少的金属板
JP4305424B2 (ja) 半導体装置及びその製造方法
JP2003037236A (ja) 半導体装置の製造方法、およびこの方法により製造された半導体装置
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP7156172B2 (ja) 半導体装置
US11552065B2 (en) Semiconductor device
JP5734493B2 (ja) 電力用半導体装置
US20240170373A1 (en) Semiconductor device
JP7451455B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20901804

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021565424

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20901804

Country of ref document: EP

Kind code of ref document: A1